陳慶瀚國立中央大學資工系 2014 年 4 月 16 日 a2 vhdl combinational logic design

24

陳陳陳陳陳陳陳陳陳陳陳陳 2014 陳 4 陳 16 陳 A2 VHDL Combinational Logic Design

Upload: derek-watkins

Post on 19-Jan-2016

243 views

Category:

Documents

0 download

Report

Download

Embed Size (px):

TRANSCRIPT

Page 1: 陳慶瀚國立中央大學資工系 2014 年 4 月 16 日 A2 VHDL Combinational Logic Design

陳慶瀚國立中央大學資工系2014 年 4 月 16日

A2 VHDL Combinational Logic Design

Page 2: 陳慶瀚國立中央大學資工系 2014 年 4 月 16 日 A2 VHDL Combinational Logic Design

Decoder

Page 3: 陳慶瀚國立中央大學資工系 2014 年 4 月 16 日 A2 VHDL Combinational Logic Design

Decoder

Page 4: 陳慶瀚國立中央大學資工系 2014 年 4 月 16 日 A2 VHDL Combinational Logic Design

Encoder

Page 5: 陳慶瀚國立中央大學資工系 2014 年 4 月 16 日 A2 VHDL Combinational Logic Design

Priority Encoder

Page 6: 陳慶瀚國立中央大學資工系 2014 年 4 月 16 日 A2 VHDL Combinational Logic Design

8-3 Priority EncoderENTITY ENCODER8_3 ISPORT ( ENABLE: IN STD_LOGIC;

D_IN: IN STD_LOGIC_VECTOR(7 DOWNTO 0); D_OUT: OUT STD_LOGIC_VECTOR(2 DOWNTO 0) );

END ENCODER8_3;ARCHITECTURE ENCODER_ARCH OF ENCODER8_3 ISBEGIN

PROCESS(ENABLE,D_IN)BEGIN

IF ( ENABLE = '1') THEND_OUT <= "000";

ELSECASE D_IN ISWHEN "00000001" => D_OUT <= "000";WHEN "0000001X " => D_OUT <= "001";WHEN "000001XX " => D_OUT <= "010";WHEN "00001XXX " => D_OUT <= "011";WHEN "0001XXXX " => D_OUT <= "100";WHEN "001XXXXX " => D_OUT <= "101";WHEN "01XXXXXX" => D_OUT <= "110";WHEN "1XXXXXXX" => D_OUT <= "111";WHEN OTHERS => NULL;END CASE;END IF;

END PROCESS;END ENCODER_ARCH;

Page 7: 陳慶瀚國立中央大學資工系 2014 年 4 月 16 日 A2 VHDL Combinational Logic Design

Multiplexer

Page 8: 陳慶瀚國立中央大學資工系 2014 年 4 月 16 日 A2 VHDL Combinational Logic Design

8-to-1 Multiplexer Implementation

3-to-8 decoder + AND/OR gate

Page 9: 陳慶瀚國立中央大學資工系 2014 年 4 月 16 日 A2 VHDL Combinational Logic Design

VHDL: 8-to-1 Multiplexer

Page 10: 陳慶瀚國立中央大學資工系 2014 年 4 月 16 日 A2 VHDL Combinational Logic Design

Tri-state Buffer

Page 11: 陳慶瀚國立中央大學資工系 2014 年 4 月 16 日 A2 VHDL Combinational Logic Design

1-bit full adder

Page 12: 陳慶瀚國立中央大學資工系 2014 年 4 月 16 日 A2 VHDL Combinational Logic Design

1-bit full adder

Page 13: 陳慶瀚國立中央大學資工系 2014 年 4 月 16 日 A2 VHDL Combinational Logic Design

VHDL ： 4-bit ripple-carry adder

Page 14: 陳慶瀚國立中央大學資工系 2014 年 4 月 16 日 A2 VHDL Combinational Logic Design

VHDL ： 4-bit ripple-carry adder(cont.)

Page 15: 陳慶瀚國立中央大學資工系 2014 年 4 月 16 日 A2 VHDL Combinational Logic Design

ex ： 8-bit ripple-carry adder

Page 16: 陳慶瀚國立中央大學資工系 2014 年 4 月 16 日 A2 VHDL Combinational Logic Design

Carry-Lookahead Adder

Page 17: 陳慶瀚國立中央大學資工系 2014 年 4 月 16 日 A2 VHDL Combinational Logic Design

Carry-Lookahead Adder

Page 18: 陳慶瀚國立中央大學資工系 2014 年 4 月 16 日 A2 VHDL Combinational Logic Design

VHDL: 8-bit Carry-Lookahead AdderENTITY c_l_addr IS PORT ( x_in : IN STD_LOGIC_VECTOR(7 DOWNTO 0); y_in : IN STD_LOGIC_VECTOR(7 DOWNTO 0); carry_in : IN STD_LOGIC; sum : OUT STD_LOGIC_VECTOR(7 DOWNTO 0); carry_out : OUT STD_LOGIC );END c_l_addr;

ARCHITECTURE behavioral OF c_l_addr IS

SIGNAL h_sum : STD_LOGIC_VECTOR(7 DOWNTO 0);SIGNAL carry_generate : STD_LOGIC_VECTOR(7 DOWNTO 0);SIGNAL carry_propagate : STD_LOGIC_VECTOR(7 DOWNTO 0);SIGNAL carry_in_internal : STD_LOGIC_VECTOR(7 DOWNTO 1);

BEGIN h_sum <= x_in XOR y_in; carry_generate <= x_in AND y_in; carry_propagate <= x_in OR y_in; PROCESS (carry_generate,carry_propagate,carry_in_internal) BEGIN carry_in_internal(1) <= carry_generate(0) OR (carry_propagate(0) AND carry_in); inst: FOR i IN 1 TO 6 LOOP carry_in_internal(i+1) <= carry_generate(i) OR (carry_propagate(i) AND carry_in_internal(i)); END LOOP; carry_out <= carry_generate(7) OR (carry_propagate(7) AND carry_in_internal(7)); END PROCESS;

sum(0) <= h_sum(0) XOR carry_in; sum(7 DOWNTO 1) <= h_sum(7 DOWNTO 1) XOR carry_in_internal(7 DOWNTO 1);END behavioral;

Page 19: 陳慶瀚國立中央大學資工系 2014 年 4 月 16 日 A2 VHDL Combinational Logic Design

VHDL ： 8-bit adder / subtractor

Page 20: 陳慶瀚國立中央大學資工系 2014 年 4 月 16 日 A2 VHDL Combinational Logic Design

VHDL ： 8-bit adder / subtractor

Page 21: 陳慶瀚國立中央大學資工系 2014 年 4 月 16 日 A2 VHDL Combinational Logic Design

VHDL ： 8-bit adder / subtractor

Page 22: 陳慶瀚國立中央大學資工系 2014 年 4 月 16 日 A2 VHDL Combinational Logic Design

4-bit ALU提示：--使用 process--使用 CASE-WHEN語法請模擬出以下波形：

Page 23: 陳慶瀚國立中央大學資工系 2014 年 4 月 16 日 A2 VHDL Combinational Logic Design

4-bit ALU提示：--使用 process--使用 CASE-WHEN語法請模擬出以下波形：

Page 24: 陳慶瀚國立中央大學資工系 2014 年 4 月 16 日 A2 VHDL Combinational Logic Design

VHDL : 4-bit ALU

Combinational Logic - National Chiao Tung Universityviplab.cs.nctu.edu.tw/course/DCD2012_Fall/DCD_Lecture_04.pdf · Digital Circuit Design Lan-Da Van DCD-04-4 Combinational Circuits

1 SPECIFICATION OF COMBINATIONAL · PDF filespecification of combinational systems 1 high-level and binary-level specifications ... character ascii ebcdic

Combinational Logic - National Chiao Tung Universityviplab.cs.nctu.edu.tw/course/DCD2011_Fall/DCD_Lecture_04.pdf · Combinational Circuits A combinational circuits 2 n possible combinations

5 . VHDL 설계설계 구성구성pds4.egloos.com/pds/200704/11/49/ch5.pdf · ii. vhdl 설계부 4장. vhdl 개요 5장. vhdl 설계설계 구성구성 6장. vhdl 객체및타입

VHDL-Einführung / HDL-Übersicht - uni- · PDF fileVHDL VHDL - Konzepte VHDL-Einführung VHDL VHSICHardwareDescriptionLanguage VeryHighSpeedIntegratedCircuit I digitaleSysteme I Modellierung/Beschreibung

Outline Combinational Element - Hebrew University of … • Combinational & sequential logic • Single-cycle CPU • Multi-cycle CPU Combinational Element Examples of Combinational

Combinational Logic Circuitcontents.kocw.net/KOCW/document/2015/mokwon/choyongheui/... · 2016-09-09 · Combinational Logic Circuit Yong Heui Cho @ Mokwon University . 2 Basic Computer

3. VHDL 문법기초 한동일 - dasan.sejong.ac.krdasan.sejong.ac.kr/~dihan/vhdl/VHDL03_full.pdf · vhdl 프로그래밍 3. vhdl 문법기초 한동일 학습목표 vhdl언어를구성하는문자세트를배운다

3. VHDL 문법기초 한동일 - PLDWorld.com · 2016-01-14 · VHDL 프로그래밍 3. VHDL 문법기초 한동일 학습목표 VHDL언어를구성하는문자세트를배운다

4장 Combinational Logic Circuitartoa.hanbat.ac.kr/lecture_data/digital_system/08.pdf · 2012-08-02 · Combinational Logic Circuit qDigital Logic Circuit uCombinational logic circuit)

Chapter4 Combinational Logiciris.kaist.ac.kr/.../dd/chapter4_combinational_logic.pdf · 2019-12-30 · Procedure to design a combinational circuit 1. Determine the required number

Combinational Logic - National Chiao Tung Universityviplab.cs.nctu.edu.tw/course/DCD2017_Fall/DCD_Lecture_04.pdf · Combinational Logic Circuit n input variables m output variables

陳慶瀚機器智慧與自動化技術 (MIAT) 實驗室國立中央大學資工系 2009 年 10 月 15 日 ESD-05 Grafcet-to-VHDL 硬體合成 Grafcet-to-VHDL Hardware Synthesis

VHDL - cin.ufpe.brcin.ufpe.br/~ammlf/vhdl_ronhuse.pdf · Ronaldo Hüsemann Apostila de VHDL - Página 3 1- Elementos Básicos em VHDL

VHDL Introduction - Εθνικόν και Καποδιστριακόν ...users.uoa.gr/~akolovou/VHDL-Introduction.pdf · 2012. 11. 26. · VHDL Introduction •Ένα VHDL design

VHDL - Logique programmable · VHDL – Logique programmable Partie 2 – La structure d’un programme VHDL © D.Giacona 1/47 VHDL - Logique programmable Partie 2- …

1 Combinational Logic Lecture #6. 모바일컴퓨터특강 2 강의순서 Combinational Circuit 개요 Multiplexer Decoder Half Adder Full Adder Ripple carry Adder Carry-Lookahead

Introduction au VHDL - pv.meyne.free.frpv.meyne.free.fr/VHDL/VHDL.pdf · Introduction au VHDL Philippe Meyne – [email protected] 2 Structure du langage VHDL ... with

1 SPECIFICATION OF COMBINATIONAL SYSTEMSweb.cs.ucla.edu/Logic_Design/SLPDF/ch2.pdf · specification of combinational systems 1 ... character ascii ebcdic ... table 2.4: switching

Chapter 5 Larger combinational system Contents Delay in combinational logic circuit Analysis of combinational circuits Design of combinational circuits

VHDL VHSIC Hardware Description Language Very High Speed Integrated Circuits VHDL-87 VHDL-93

98-1 Under-Graduate Project Synthesis of Combinational Logic

Introduzione al linguaggio VHDL - unife.it · 1 VHDL Introduzione 1 Introduzione al linguaggio VHDL VHDL Introduzione 2 Motivazioni Introdurre i costrutti base del VHDL Introdurre

VHDL Circuitos Combinacionais - Instituto de Computaçãocortes/mc602/slides/VHDL/VHDL_2... · VHDL Circuitos Combinacionais. MC602 – 2011 2 IC-UNICAMP ... VHDL . MC602 – 2011

VHDL - formal.iti.kit.eduformal.iti.kit.edu/.../ko-seminarSS05-vhdl-slides.pdf · VHDL Geschichte von VHDL Man benötigte eine Sprache die nicht nur maschinen-, sondern auch menschenlesbar

Combinational Function and Circuit1

제 장 조합논리회로4 (Combinational Logic Circuits) · 2016. 10. 31. · -1-제 장 조합논리회로4 (Combinational Logic Circuits)-:조합논리회로 출력은 입력의

Combinational Logic

MẠCH TỔ HỢP (Combinational Circuits)

IELTS SPEAKING 屌师黄瀚生 Frank. 新浪微博：黄瀚生 frank 公共微信： HHSyasikouyu

VHDL - univ-brest.frpagesperso.univ-brest.fr/~bounceur/cours_pdf/vhdl/vhdl_partie3_4.pdf · VHDL par Ahcène Bounceur TP 1 ... Synthèse et Placement/Routage . VHDL par Ahcène Bounceur

Chapter 0 - reVieW Combinational Logic Circuit, Combinational Logic Circuit, Propagation Delay, Propagation Delay, Programmable Logic. Programmable Logic

1 Combinational Logic Lecture #8. Combinational Logic 2 Combination Logic - 강의순서 Decoder 3x8 Process – Case Statement Mux 4x1 Signal Assignment,

VHDL-Einführung / HDL-Übersicht · VHDL–sequenziell VHDL - sequenzieller Code VHDL-Einführung I Typen,Untertypen,Alias-Deklarationen > skalar integer,real,character,boolean,bit,

Introdução ao VHDL - dcc.ufrj.brdcc.ufrj.br/~gabriel/circlog/VHDL-1.pdf · Introdução ao VHDL. VHDL • É uma linguaguem de descrição de “hardware”, ou seja, uma forma