数字电子技术认识实验——数字钟

1. 检查译码显示电路的功能。

2. 测试 74LS161 计数器的功能。

3. 分别连接 10 进制和 6 进制计数器。

4. 连接 60 进制或 24 进制计数器。

实验内容

实验目的

1. 了解数字电路的基本组成，认识数字信号、逻辑电平和逻辑关系。

2. 接触数字电路的调试过程，对数字电路达到一个大体的感性认识。

3. 掌握数制、码制及相互间的转换。

实验原理

1. 数字钟的基本组成

译码器 74LS247

LT RBIBI/RBO

公共阳极 abcd

e f g h公共阳极

共阳极数码管

译码器、数码管

二极管应连电阻以防电流过大烧坏。

实验箱上已将译码器和数码管连接好。

实验箱上数码管为共阴极，但原理是相同的。

译码显示电路

L

74LS161 计数器

74LS161 计数器时序图

74LS161 计数器功能表

输入计数脉冲

顺序

计数器输出 对应十进制数

输入计数脉冲

顺序

计数器输出 对应十进制数QD QC QB QA QD QC QB QA

0 0 0 0 0 0 8 1 0 0 0 8

1 0 0 0 1 1 9 1 0 0 1 92 0 0 1 0 2 10 1 0 1 0 10

3 0 0 1 1 3 11 1 0 1 1 11

4 0 1 0 0 4 12 1 1 0 0 12

5 0 1 0 1 5 13 1 1 0 1 13

6 0 1 1 0 6 14 1 1 1 0 14

7 0 1 1 1 7 15 1 1 1 1 15

计数

清零：清零端加负向脉冲。未用时接电源！

74LS161 接成 10 进制计数器

74LS161 接成 6 进制计数器

与非门用 74LS00

10 进制、 6 进制计数器

与非门 74LS00 引脚

书上第 298 页

六十进制计数器（显示秒或分）

用 74LS00

24 进制计数器（显示小时）

1. 检查译码显示电路的功能。

2. 测试 74LS161 计数器的功能。

3. 分别连接 10 进制和 6 进制计数器。

4. 连接 60 进制和 24 进制计数器。

实验内容

检查译码显示电路的功能

在实验箱上译码显示电路部分的 DCBA 端依次输入 0000~1111 代码，列表记录数码管所显示的数字或形状。

在 CP( 时钟 ) 端加入手控的逻辑电平信号，输出端(QD 、 QC 、 QB 、 QA) 接发光二极管，观察并记录发光二极管亮、暗情况与 CP 端手动脉冲个数的关系。

L 实验中 A 、 B 、 C 、

D 悬空， P 、 L 、 T可悬空，但最好接高电平。

测试 74LS161 计数器的功能。

分别连接 10 进制和 6 进制计数器

首先用手动的方法，向 CP端送入计数脉冲，检查功能是否正确。

手动检查无误后，再用实验箱上的 CP方波作为输入脉冲。

用示波器观察并记录计数器的 CP端和 QD 、 QC 、QB 、 QA 端的波形，对计数器进行动态测试。

计数器输出连显示译码电路。

异步 60 进制（或 24 进制）计数器

将十进制和六进制连接起来，然后再分别将十进制的输出（ Qd 、 Qc 、 Qb 、 Qa ）和六进制的输出 (Qd 、 Qc 、 Qb 、Qa ）分别与两个显示器电路（ D 、 C 、 B 、 A ）连接、测试。完成能显示分的电路。

Qa Qb Qc Qd Qa Qb Qc Qd

同步 60 进制（或 24 进制）计数器

将十进制和六进制连接起来，然后再分别将十进制的输出（ Qd 、 Qc 、 Qb 、 Qa ）和六进制的输出 (Qd 、 Qc 、 Qb 、Qa ）分别与两个显示器电路（ D 、 C 、 B 、 A ）连接、测试。完成能显示分的电路。

秒脉冲输入

16 15 14 13 12 11 10

7654321

VCC

GND

9

8

16 15 14 13 12 11 10

7654321

VCC

GND

9

8D A

edcg a bf

CB6

6

15

1

16VCC

2 3 4 5

14 13 12 11

15

1B

VCC16

2C

3 4 5D

af g

14 13

b c

12 11

8GND

7

10 9

87A GND

d e

10 9

清除

Qa Qb Qc QdQa Qb Qc Qd

时钟清除时钟74LS161

74LS24774LS247

74LS161CTt

CTp

Qa Qb Qc Qd Qa Qb Qc Qd

有些同学在 10 进制和 6 进制都正确且接线经检查无误后，仍然出现 60 进制计数错误的情况。其原因可能是：实验箱的因素（ 5V 电源稳压性能、时钟边沿特性不佳、芯片矩离太远等）

接线布局等因素引入干扰（接线太长、层叠太多、引脚悬空等）

60 进制可能遇到的问题

60 进制遇到问题的解决方法

在十位计数器的 2 脚（ CP 端）或 1 脚（清零端）接滤波电容；

改善接线布局以减少干扰（换短的电线、层叠在 3

层以下、置数 L 接高电平、芯片电源处接滤波电容，或重新接一次）；

改变设计（ ）；BDH QQCP

由于异步电路存在“毛刺”，容易产生误动作，因此，解决这一问题的根本方法是采用同步时序电路来设计 60 进制计数器。

在调试时，应分阶段连接调试，一步一步地进行。例如，先连接好个位的十进制计数器，电路工作正确后，再接十位的计数器。两者都正常后，再将 60 进制计数器连接起来。采用这种步步为营的接线和调试方法（称为自下而上），能较容易地发现问题并排除故障。

注意事项

10 进制计数器输出波形

实验报告

实验目的、实验所需器材。 记录实验数据。

实验体会。

译码显示电路的功能测试结果；

记录实验调试过程、遇到问题及解决情况。

74LS161 的功能测试结果；

10 进制和 6 进制计数器的测试结果；

数字钟分、时计数器的测试结果。

0.1µF

在十位计数器的 2 脚 (CP 端 ) 或 1 脚 ( 清零端 ) 接滤波电容

BDH QQCP