第二章微处理器与系统结构

微机系统原理与接口技术微机系统原理与接口技术

电子科技大学

第二章微处理器与系统结构第二章微处理器与系统结构 2.1 2.1 微处理器性能指标微处理器性能指标 2.2 80862.2 8086 微处理器结构微处理器结构 2.3 80862.3 8086 总线操作及时序总线操作及时序 2.4 80862.4 8086 存储器与存储器与 I/OI/O 组织结构组织结构 2.5 80X862.5 80X86 微处理器结构微处理器结构


电子科技大学

2.1 2.1 微处理器性能指标微处理器性能指标字长：字长：决定微处理器与外部存储器、输入决定微处理器与外部存储器、输入 // 输出部件输出部件

之间一次交换的二进制数据位数，即之间一次交换的二进制数据位数，即数据总线的宽度数据总线的宽度。。如如 88 、、 1616 、、 3232 、、 6464 位。位。

指令数：指令数： 80868086 的指令集为基本指令集，扩充指令的指令集为基本指令集，扩充指令运算速度：运算速度：寄存器加法指令的执行时间寄存器加法指令的执行时间

主频主频：即微处理器：即微处理器时钟频率时钟频率。如。如 Pentium4 2GHzPentium4 2GHz 同系列的微处理器，主频越高，速度越快。同系列的微处理器，主频越高，速度越快。但主频相同的微处理器，速度不一定都相同，因结构有但主频相同的微处理器，速度不一定都相同，因结构有

差异差异外频外频：微处理器：微处理器外部总线工作频率外部总线工作频率。如。如 Pentium4 2GHzPentium4 2GHz

的外频为的外频为 400MHz400MHz

访存空间：访存空间：决定访存空间。如决定访存空间。如 3636 位地址线访问位地址线访问 223636==664GB4GB 存储单元，存储单元，地址线宽度决定了访存空间地址线宽度决定了访存空间。。


电子科技大学

微处理器主要性能指标微处理器主要性能指标高速度缓存高速度缓存 (CACHE)(CACHE) ：： L1/L2L1/L2

Write-throughWrite-through 缓存，只对读有效缓存，只对读有效 write-backwrite-back 缓存，对读写都有效缓存，对读写都有效

虚拟存储空间虚拟存储空间多处理器系统多处理器系统超标量结构超标量结构：一个时钟周期内执行一条以上的指令。：一个时钟周期内执行一条以上的指令。

低标量结构：一条指令至少需要一个以上的时钟周期低标量结构：一条指令至少需要一个以上的时钟周期工作电压工作电压：微处理器正常工作所需要的电压，早期：微处理器正常工作所需要的电压，早期

为为 5V5V ，后来有，后来有 3.3V,2.8V,1.5V3.3V,2.8V,1.5V 等。等。制造工艺制造工艺：晶体管之间的最小线距，：晶体管之间的最小线距， 0.350.35m, 0.2m, 0.2

55m, 0.18m, 0.18m, 0.13m, 0.13mm 等等


电子科技大学

微处理器标识微处理器标识


电子科技大学

微处理器微处理器


电子科技大学

2.22.2 8086 8086 微处理器结构微处理器结构 INTEL78INTEL78 年推出（年推出（ 7979 年推出年推出 8088 8088 ）） 44 万多个晶体管万多个晶体管 (8088(8088 为为 2.92.9 万个晶体管万个晶体管 ))

时钟频率时钟频率 4.77MHZ4.77MHZ

数据线数据线 1616 位（位（ 80888088 的数据线的数据线 88 位）位）地址线地址线 2020 位位 4040 脚脚 DIPDIP 封装封装 8181 年推出年推出 Personal ComputerPersonal Computer （个人计算（个人计算

机、微机）机、微机）


电子科技大学

2.2.12.2.1 8086C

PU

8086CP

U

功能结构

功能结构

图图EU控制器

ALU

暂存器

标志寄存器

8 位队列总线

总

线

控

制

逻

辑

内部总线 16位

地址加法器

20 位地址总线

16位数据总线

执行部件EU

总线接口部件

BIU

1 2 3 4 5 6指令队列

通用寄存器AX AH ALBX BH BLCX CH CLDX DH DL

SP BP DI SI

CSDSSSES

8088808880868086

IP暂存器

80868086

总线总线


电子科技大学

一、一、 80868086 执行部件执行部件 EUEU

算术逻辑单元算术逻辑单元 ALUALU(Arithmetic and Logic Unit)(Arithmetic and Logic Unit) 进行所有的算术和逻辑运算进行所有的算术和逻辑运算计算寻址单元的十六位偏移地址计算寻址单元的十六位偏移地址 EA(Effect AdEA(Effect Ad

dress)dress)

EUEU 控制器控制器接收指令队列中的指令，进行指令译码、分析，接收指令队列中的指令，进行指令译码、分析，

形成各种控制信号，实现形成各种控制信号，实现 EUEU 各个部件完成规各个部件完成规定动作的控制定动作的控制

标志寄存器标志寄存器 FF 通用寄存器通用寄存器


电子科技大学

二、二、 80868086 总线接口部件总线接口部件 BIU(BIU(Bus InterBus Interface Unit)face Unit)

BIU 负责与 M 、 I/O 端口传送数据、地址。访问存储器时，需要生成 20 位的物理地

址；要不断从内存中取指令并送到指令队列； CPU 执行指令时，要配合执行部件从指

定的内存单元或者外设端口中取数据，并将数据传送给执行部件；或把执行部件的操作结果传送给指定的 M 或 I/O 口


电子科技大学

指令队列缓冲器 8088 为 4 字节， 8086 为 6 字节。为 FIFO( 先进

先出 ) 结构指令队列至少保持有一条指令，且只要有一条指

令， EU 就开始执行；指令队列只要有空， BIU 自动执行取指操作，直

到填满为止；若 EU 要进行 M/IO 存取数据， BIU 在执行完现

行取指操作周期后进行。当执行转移指令时， EU 要求 BIU 从新的地址中

重新取指。队列中原有指令被清除。新取得的第一条指令直接送 EU 执行，随后取得的指令填入队列


电子科技大学

BIUBIU 的段寄存器的段寄存器 4 个 16 位段寄存器 CS 、 DS 、 SS 、 ES 用来识

别当前可寻址的四个段，每个段的功能各不相同 CS ： Code Segment Register 代码段寄存器，

指示当前执行程序所在存储器的区域 DS ： Data Segment Register 数据段寄存器，

指示当前程序所用之数据的存储器区域。 SS ： Stack Segment Register 堆栈段寄存器，

指示当前程序所用之堆栈位于的存储器区域 ES ： Extra Segment Register 附加段寄存器，

指示当前程序所用之数据位于的另外存储器区域，在字符串操作中常用到


电子科技大学

指令指针指令指针 IP—Instruction Pointer 指令指针寄存器

用来存储代码段中的偏移地址 ;

程序运行过程中 IP 始终指向下一次要取出的指令偏移地址

通常不能被直接访问，也不能直接赋值，指令中不会出现 IP 。

总线控制逻辑总线控制逻辑处理器与外界总线联系的转接电路。包括三组总线： 20 位地址总线， 16/8 位双向

数据总线，一组控制总线


电子科技大学

地址生成器地址生成器

CS 左移 4位 20 位

+ 地址加法器

CS

16 位

物理地址20 位

IPIP 或偏移地址


电子科技大学

三、三、 EUEU 与与 BIUBIU 的协同工作的协同工作

在一条指令的执行过程中可以取出下一条（或多条）指令，指令在指令队列中排队；

在一条指令执行完成后，就可以立即执行下一条指令，减少 CPU 为取指令而等待的时间，提高 CPU 的利用率和整个运行速度。


电子科技大学

2.2.2 8086/80882.2.2 8086/8088 的寄存器结构的寄存器结构

数据寄存器

地址指针及变址寄存器

控制寄存器组

段寄存器组

AX AH AL 累加器BX BH BL 基址寄存器CX CH CL 计数寄存器DX DH DL 数据寄存器通用寄存器组 SP 堆栈指针 BP 基址指针 SI 源变址指针 DI 目的变址指针 IP 指令指针 FLAG 标志寄存器 CS 代码段寄存器 DS 数据段寄存器 SS 堆栈段寄存器 ES 附加段寄存器

15 8 7 0


电子科技大学

AXBXCXDX

80868086 的通用寄存器的通用寄存器

目的变址指针 (Destination Index)DI源变址指针 (Source Index)SI基址指针 (Base Pointer)BP堆栈指针 (Stack Pointer)SP数据寄存器 (Data)DLDHDX计数寄存器 (Count)CLCHCX基址寄存器 (Base)BLBHBX累加器 (Accumulator)ALAHAX 数据寄存器可

分为两个 8位，主要用于数据操作

地址指针主要用于地址操作

1616位位88 88


电子科技大学

通用寄存器通用寄存器一般，通用寄存器可以用于任何指令的任一般，通用寄存器可以用于任何指令的任

意操作，可以相互替换意操作，可以相互替换 1616 位的位的数据寄存器数据寄存器可分解为可分解为 22 个个 88 的使用，的使用，

是同一个物理介质。如果存储了一个是同一个物理介质。如果存储了一个 1616 位位的数据，不能同时存储另外的的数据，不能同时存储另外的 11 个或个或 22 个个 88位数位数

地址寄存器地址寄存器不能分解为不能分解为 88 位使用位使用有些操作规定只能使用某个寄存器，即寄有些操作规定只能使用某个寄存器，即寄

存器的特殊用法存器的特殊用法


电子科技大学

通用寄存器的特殊用法通用寄存器的特殊用法 (( 默认用默认用法法 ))寄存器寄存器特殊用法特殊用法

AXAX ，， AALL

乘法乘法 // 除法指令，作累加器；除法指令，作累加器； I/OI/O 操作时，作数据寄存器操作时，作数据寄存器

AHAH 在在 LAHFLAHF 指令中用作目的寄存器指令中用作目的寄存器 ((AH)((AH)←← 标志标志 ))ALAL 在在 BCDBCD 码及码及 ASCIIASCII 码运算指令中作为累加器；码运算指令中作为累加器；

在在 XLATXLAT 指令中作为累加器（指令中作为累加器（ ALAL ）←）← ((AL)((AL) ＋（＋（ BXBX ））))

BXBX 在间接寻址中作为基址寄存器和变址寄存器在间接寻址中作为基址寄存器和变址寄存器CXCX 在循环程序中，作循环次数计数器在循环程序中，作循环次数计数器CLCL 在移位和循环移位指令中，作为移位位数和循环移位次在移位和循环移位指令中，作为移位位数和循环移位次

数的计数寄存器（指令执行后，（数的计数寄存器（指令执行后，（ CLCL ）不变））不变）DXDX I/OI/O 指令间接寻址时，作为地址寄存器；在乘法指令中作指令间接寻址时，作为地址寄存器；在乘法指令中作

为辅助累加器（当乘积或被除数为为辅助累加器（当乘积或被除数为 3232 位时，存放高位时，存放高 1616位数）位数）

BPBP 在间接寻址中，作为基址寄存器在间接寻址中，作为基址寄存器SPSP 在堆栈操作中，作为堆栈指针在堆栈操作中，作为堆栈指针SISI 间接寻址时，作为地址寄存器或变址寄存器；在串操作间接寻址时，作为地址寄存器或变址寄存器；在串操作

指令中作为源变址寄存器指令中作为源变址寄存器DIDI 在间接寻址时，作为地址寄存器或变址寄存器；在串操在间接寻址时，作为地址寄存器或变址寄存器；在串操

作指令中作为目的变址寄存器作指令中作为目的变址寄存器


电子科技大学

标志寄存器标志寄存器 FF

唯一能按位操作的寄存器只定义了其中 9 位，另外 7 位未定义（不

用） 6 位状态标志： OF 、 SF 、 ZF 、 PF 、 CF 、

AF

3 位控制标志： DF 、 IF 、 TF

OF DF IF TF SF ZF AF PF CF

D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0


电子科技大学

状态标志状态标志反映指令对数据作用之后，结果的状态（不是结反映指令对数据作用之后，结果的状态（不是结

果本身）。这些状态将控制后续指令的执行果本身）。这些状态将控制后续指令的执行 OF(Overflow Flag) ：溢出标志 ( 指补码 ) ， F.11

OF=1 ：在运算过程中，如操作数超过了机器表示的范围称为溢出。

OF=0 ：在运算过程中，如操作数未超过了机器能表示的范围称为不溢出。

求解方法：最高位进位次高位进位字节允许范围： -128—+127

字允许范围： -32768—+32767


电子科技大学

状态标志状态标志 CF （ Carry Flag ）：进位 / 借位标志， F.

0 CF=1 ：最高位需要向前产生进位 / 借位。 CF=0 ：最高位不会向前产生进位 / 借位。

AF （ Auxiliary Carry Flag ）：辅助进位标志， F.4 AF=1 ：数据的第 3 位（半个字节）需要向前

产生进位 / 借位。 AF=0 ：数据的第 3 位（半个字节）不会向前

产生进位 / 借位。


电子科技大学

状态标志状态标志 SF （ Sign Flag ）：符号标志， F.7

SF=1 ：运算结果的最高位为 1 ，如果为带符号数，则为负数。

SF=0 ：运算结果的最高位为 0 ，如果为带符号数，则为正数。

带符号数的最高位为符号位；而无符号数的最高位为数值位。

ZF （ Zero Flag ）：全零标志， F.6 ZF=1 ：运算结果为全 0 。不包括进位的情况 ZF=0 ：运算结果不为 0 。


电子科技大学

状态标志状态标志 PF(Parity Flag) ：奇偶标志

PF=1: 结果的低 8 位中有偶数个 1 。 PF=0: 结果的低 8 位中有奇数个 1 。

有些运算操作将影响全部状态标志，如加法、减法运算

有些操作影响部分状态标志，如移位操作有些指令的操作不影响任何状态标志，如

数据传送指令


电子科技大学

1 0 0 0 1 1 0 1 0 0 1 1 0 110

0 0 1 1 0 0 1 0 0 0 0 1 1 0 0 1+

0110011010101001

运算结果最高位为 1 SF=1∴ ；

例：例： 22 个数相加后，分析各标志位的值个数相加后，分析各标志位的值

第三位向第四位有进位 ∴ AF=1；

次高位向最高位有进位，最高位向前没有进位，∴ OF=10=1

最高位没有进位 ∴CF=0；

低 8 位中 1 的个数为偶数个 ∴PF=1；

运算结果本身≠ 0 ZF=0∴ ；


电子科技大学

1 0 0 0 1 1 0 1 0 0 1 1 0 110

0 0 1 1 0 0 1 0 0 0 0 1 1 0 0 1-

0010110010001100

运算结果最高位为 0 SF=0∴ ；

例：例： 22 个数相减后，分析各标志位的值个数相减后，分析各标志位的值

第三位向第四位没有借位 ∴ AF=0；次高位向最高位没有借位，最高位向前没有借位，∴ OF=00=0

最高位没有借位 ∴CF=0；

低 8 位中 1 的个数为奇数个 ∴PF=0；

运算结果本身≠ 0 ZF=0∴ ；


电子科技大学

控制标志控制标志控制标志位的值不由数据运算的结果决定，而由控制标志位的值不由数据运算的结果决定，而由

指令直接赋值指令直接赋值控制标志控制标志决定后续指令的执行决定后续指令的执行情况情况 DF(Direction Flag) ：方向控制标志位

用于串处理指令，控制从前往后、还是从后往前对字符串进行操作处理

DF=1 ，每次串处理操作后使变址寄存器 SI 和 DI 的值递减，使串处理从高地址向低地址方向处理。

DF=0 ，每次串处理操作后使变址寄存器 SI 和 DI 的值递增，使串处理从低地址向高地址方向处理。


电子科技大学

控制标志控制标志 IF(Interupt Flag) ：中断允许 /禁止标志位

IF=1, 允许外部可屏蔽中断。 CPU 可以响应可屏蔽中断请求。

IF=0, 关闭中断。 CPU禁止响应可屏蔽中断请求。 IF 的状态对不可屏蔽中断和内部软中断没有影响。

TF(Trap Flag) ：跟踪 (陷阱 ) 标志位 TF=1 ，每执行一条指令后，自动产生一次内部中断，

使 CPU 处于单步执行指令工作方式，便于进行程序调试，用户能检查程序。

TF=0, CPU正常工作，不产生陷阱。


电子科技大学

控制标志与状态标志的区别控制标志与状态标志的区别控制标志的值：由系统程序或用户程序根据需要

用指令设置。状态信息：由中央处理器执行运算指令，并根据

运算结果而自动设置。 X86 CPU 也提供了直接设置状态标志之值的指令

标志名标志为 1 标志为 0OF 溢出 ( 是 / 否） OV NV

DF 方向（减量 / 加量 ) DN UP

IF 中断 ( 允许 / 关闭 ) EI DI

SF 符号 ( 负 / 正 ) NG PL

ZF 零 ( 是 / 否） ZR NZ

AF 辅助进位 ( 是 / 否） AC NA

PF 奇偶标志 ( 偶 / 奇 ) PE PO

CF 进位标志 ( 是 / 否） CY NC

调试状态时，标

调试状态时，标

志位之值的符号

志位之值的符号

表示表示


电子科技大学

2.2.3 8086/80882.2.3 8086/8088 引脚信号引脚信号 ADAD00～～ ADAD1515 地址地址 // 数据复数据复

用引脚用引脚 ((双向、三态双向、三态 )) AA1616/S/S33～～ AA1919/S/S66 地址地址 // 状态状态复用引脚复用引脚 (( 输出、三态输出、三态 ))

123456789

1011121314151617181920

4039383736353433323130292827262524232221

GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGND

VCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD*HLDA*WR*M/IO*DT/R*DEN*ALE*INTA*TESTREADYRESET

8086

/S7/S7 总线高位允许总线高位允许 // 状状态态 (( 输出，三态输出，三态 ))

读信号读信号 (( 输出，低电平输出，低电平有效，三态有效，三态 ))

测试信号测试信号 ((输入、输入、低电平有效低电平有效 ))

一、通用信号一、通用信号

READY READY 准备就绪准备就绪 (( 输入、输入、高电平有效高电平有效 ))


电子科技大学

状态信号指示当前使用段状态信号指示当前使用段

S4 S3 当前正在使用的段寄存器0 0 ES

0 1 SS

1 0 CS 或未使用任何段寄存器1 1 DS


电子科技大学

一、一、 80868086 通用引脚信号通用引脚信号 INTRINTR 可屏蔽中断请求可屏蔽中断请求

信号信号 (( 输入、高有效输入、高有效 ))

NMINMI非屏蔽中断请求非屏蔽中断请求(( 输入，上升沿触发输入，上升沿触发 ) )

RESETRESET复位信号复位信号 (( 输输入，高电平有效入，高电平有效 ))

CLKCLK 时钟输入端时钟输入端

123456789

1011121314151617181920

4039383736353433323130292827262524232221



8086

MN/ MN/ 最小最小 // 最大模最大模式控制输入端式控制输入端


电子科技大学

复位后相关寄存器的初始状态复位后相关寄存器的初始状态

寄存器寄存器初始状态初始状态寄存器寄存器初始状态初始状态

状态标志寄存状态标志寄存器器

清清 00 IPIP 0000H0000H

CSCS FFFFHFFFFH DSDS 0000H0000H

SSSS 0000H0000H ESES 0000H0000H

指令队列寄存指令队列寄存器器

清空清空其他寄存器其他寄存器 0000H0000H


电子科技大学

二、二、 80868086 最小模式引脚信号最小模式引脚信号123456789

1011121314151617181920

4039383736353433323130292827262524232221



8086

写信号写信号 ((输出、低电输出、低电平有效平有效 ))

中断响应信号中断响应信号 ((输输出、三态、低电平有效出、三态、低电平有效 ))

DT/ DT/ 数据发送数据发送 // 接收控接收控制信号输出制信号输出 (( 输出、三态输出、三态 ))

数据允许信号数据允许信号 ((输出、输出、三态、低电平有效三态、低电平有效 ))

M/ M/ 存储器存储器 /IO/IO 控制信控制信号号 (( 输出、三态输出、三态 ))

ALEALE 地址锁存允许信号地址锁存允许信号(( 输出输出 ))

HOLDHOLD 总线保持请求信号总线保持请求信号(( 输入、高电平有效输入、高电平有效 ))

HLDAHLDA 总线保持响应信号总线保持响应信号(( 输出、高电平有效输出、高电平有效 ))


电子科技大学

三、三、 80868086 最大模式引脚信号最大模式引脚信号123456789

1011121314151617181920

4039383736353433323130292827262524232221


VCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDRQ/GT0*RQ/GT1*LOCK*S2*S1*S0*QS0*QS1*TESTREADYRESET

8086

总线周期状态总线周期状态信号（输出、三态信号（输出、三态 ))

，总线，总线请求请求 ((输入输入 )/)/总线总线请求允许信号请求允许信号 ((输输出出 )()( 双向、均为低双向、均为低电平有效电平有效总线封锁信号总线封锁信号((输出、三态、低电输出、三态、低电平有效平有效 ))

QSQS00,QS,QS11 指令队列状指令队列状态信号态信号 ((输出输出 ))


电子科技大学

四、四、 80888088 引脚信号引脚信号 AD0-AD7:AD0-AD7: 数据数据 //低低 88 位地址复用线位地址复用线

SS0SS0 ：状态信号：状态信号

123456789

1011121314151617181920

4039383736353433323130292827262524232221

GNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGND

VCCA15A16/S3A17/S4A18/S5A19/S6SS0MN/MXRDHOLD*HLDA*WR*IO/M*DT/R*DEN*ALE*INTA*TESTREADYRESET

8088

IO/ IO/ 存储器存储器 // 地址地址选择线选择线


电子科技大学

2.2.6 8088/80862.2.6 8088/8086 两种工作模式两种工作模式

最小模式最小模式：系统只有：系统只有 80868086 或或 80888088 一个微处理器。一个微处理器。所有控制信号直接由所有控制信号直接由 CPUCPU提供提供

最大模式最大模式：由两个或多个微处理器：由两个或多个微处理器 (( 主处理器和协主处理器和协处理器处理器 )) 组成中组成中 ((大大 )) 规模系统，规模系统， CPUCPU并不直接向并不直接向外界提供全部控制信号，而由外界提供全部控制信号，而由 SS00SS11SS22 通过通过 Intel 82Intel 828888 总线控制器提供总线控制器提供

不同的工作模式下，不同的工作模式下， CPUCPU 有一部分引脚具有不同有一部分引脚具有不同的功能的功能

由第由第 3333 号引脚（号引脚（ MN/ MN/ ）控制）控制


电子科技大学

数字逻数字逻辑器件辑器件

8282DI1DI2DI3DI4DI5DI6DI7

DO1DO2DO3DO4DO5DO6DO7

D Q DOCLK

DI0 0

STB OE

地址锁存器

地址锁存器8282

8282

内部结构

内部结构


电子科技大学

地址锁存器地址锁存器 88282282 引脚信号引脚信号

STBSTB

DI0DI0

DI1DI1

直通直通保持保持高阻高阻

DO0DO0

DO1DO1

DO0DO1DO2DO3DO4DO5DO6DO7STB

VCC

8282

1

2

3

4

5

6

7

8

9

10

20

19

18

17

16

15

14

13

12

11

DI1DI2DI3DI4DI5DI6DI7OE

GND

DI0

OEOE


电子科技大学

地址锁存功能地址锁存功能 STBSTB 为高电平期间，输出等于输入；为下为高电平期间，输出等于输入；为下降沿时，输出锁存，与输入无关降沿时，输出锁存，与输入无关

ALEALE 为为 8088/80868088/8086 地址锁存允许地址锁存允许 , , 高电平高电平有效有效 , , 输出输出 ,, 复用线上出现地址时为高电平复用线上出现地址时为高电平

锁存器的锁存器的 DI0-DI7DI0-DI7 与与 CPUCPU 的地址的地址 // 数据复数据复用线相连，用线相连， STBSTB 与与 ALEALE 相连。相连。 ALEALE 为正为正脉冲时，输出地址；为低电平时，输出锁脉冲时，输出地址；为低电平时，输出锁存，与数据无关存，与数据无关

OEOE 为有效电平（低电平）时，正常输出；为有效电平（低电平）时，正常输出；为无效电平（高电平）时，输出高阻为无效电平（高电平）时，输出高阻


电子科技大学

双向数据收发双向数据收发器器 82868286 内部内部

结构结构

A0 B08286

OE T

A1A2A3

A5A4

A6A7

B1B2B3

B5B4

B6B7

OE T 传送方向0 1 Ai→Bi

0 0 Bi→Ai

1 1 高阻状态1 0 高阻状态

功能表功能表


电子科技大学

双向数据双向数据收发器收发器 82828686 引脚信引脚信

号号

B0A1A2A3A4A5A6A7OE

GND

B1B2B3B4B5B6B7T

VCC

A0

8286

12345678910

20191817161514131211


电子科技大学

两方面的两方面的功能功能⑴⑴ 、三态输出直接驱动总线、三态输出直接驱动总线⑵⑵ 、具有数据收和发两个方向的传输、隔、具有数据收和发两个方向的传输、隔离控制功能。离控制功能。

常用芯片：常用芯片： Intel8286Intel8286 ，， Intel8287Intel8287 和和74LS24574LS245 82868286 输入输出同相输入输出同相 82878287 输入输出反相输入输出反相 74LS24574LS245 的功能与的功能与 82868286 相同相同

双向数据总线收发器双向数据总线收发器


电子科技大学

最最小小模模式式总总线线连连接接


电子科技大学

80868086 最小工作模式下控制核心单元的组成最小工作模式下控制核心单元的组成

地

＋ 5V

读写控制

读写控制

读写控制

CSH奇地址存

储体

8284时钟

发生器

RESET

READY

CB

D7 ~ D0

D15 ~ D8

DB

CSL偶地址存

储体

CSI/O

接口

AB

A0

A1 ~ A19

BHE

STB OE8282

锁存器

8086CPUMN/MX

INTA RD

CLK WRREADY M/IORESET

ALEBHE

A19-A16

AD15-AD0

DEN DT/R

TOE 8286

收发器

D15~

D0


电子科技大学

最小模式总线状态及操作最小模式总线状态及操作

无效110

写存储器010

读存储器100

取指令000

暂停111

写 I/O011

读 I/O101

中断响应001

操作SS0DT/RIO/M


电子科技大学

82888288 总线控制器总线控制器多多 CPU 8086/8088CPU 8086/8088 系统系统

由总线控制器由总线控制器 82888288 产生总线控制信号产生总线控制信号基本功能基本功能

根据根据 SS22 、、 SS11 、、 SS00 信号译出对应的状态命令信号译出对应的状态命令产生地址锁存信号和双向数据驱动器控制信号产生地址锁存信号和双向数据驱动器控制信号使总线控制信号浮空，以允许其他总线控制单使总线控制信号浮空，以允许其他总线控制单

元控制总线元控制总线产生简单或级联中断逻辑所需的控制信号产生简单或级联中断逻辑所需的控制信号


电子科技大学

82888288内部内部结构结构

状态译码器

控制逻辑

控制信号发生器

命令信号发生器

S0

S1

S2

AMWC

IORC

IOWC

AIOWC

INTA

MWTC

MRDC

CLK

AEN

CEN

IOB

DT/R

DEN

ALE

MCE/PDEN

+5V GND

8086状态信息

控制输入


电子科技大学

82888288引脚引脚信号信号

IOB

CLK

S1

DT/R

ALE

AEN

MRDC

AMWC

MWTC

GND

VCC

S0

S2

MCE/PDEN

DEN

CEN

INTA

IORC

AIOWC

IOWC

8288总线控制器

1

2

3

4

5

6

7

8

9

10

20

19

18

17

16

15

14

13

12

11


电子科技大学

80868086 最大工作模式下控制核心单元的最大工作模式下控制核心单元的组成组成

地

地

读写控制

读写控制

读写控制

CS

I/O接口

STB OE8282

锁存器

TOE

8286TOE 8286

收发器

8284时钟

发生器

RESET

READY

A1 ~ A19

A0BHE

AB

D7 ~ D0

D15 ~ D8

DB

CB

D15~

D0 CSH

奇地址存储体

CSL

偶地址存储体

8288S0 INTAS1 MRDCS2

MWTCDEN IORCDT/R IOWC ALE

8086CPUS0S1S2

MN/MX

CLK READY RESET

BHE A19-A16

AD15-AD0


电子科技大学

最大模式总线状态最大模式总线状态 SS00SS11SS22 总线周期状态信号（输出、三态），经过总线周期状态信号（输出、三态），经过 828828

88 总线控制器译码产生对存储器、总线控制器译码产生对存储器、 I/OI/O 端口访问所需端口访问所需的控制信号的控制信号

8288 输出命令CPU 状态

中断响应读 I/O 端口写 I/O 端口

暂停取指令

读存储器写存储器无源状态

INTAIORC

IOWCAIOWC无

MRDC

MRDCMWTC,AMWC

无

0 0 00 0 1

1 1 11 1 0

1 0 00 1 10 1 0

1 0 1

S2 S 1 S 0


电子科技大学

80868086 最小组态和最大组态的比较最小组态和最大组态的比较11 ）不同之处）不同之处最小模式下最小模式下系统控制信号系统控制信号直接由直接由 8086CPU8086CPU 提提供；最大模式下因系统复杂，芯片数量较多，供；最大模式下因系统复杂，芯片数量较多，为提高驱动能力和改善总线控制能力，大多为提高驱动能力和改善总线控制能力，大多数的系统控制信号由总线控制器数的系统控制信号由总线控制器 82888288提供提供

最小模式下 8086 的 31 、 30 脚提供一组总线请求 / 响应信号（ HOLD 、 HLDA ），而最大模式下 8086 的 31 、 30 脚将提供两组总线请求 /响应信号（ RQ/GT0 、 RQ/GT1 ）。


电子科技大学

22 ）相同之处：）相同之处： 80868086 的低位地址线与数据线复用，为保证的低位地址线与数据线复用，为保证

地址信号维持足够的时间，需使用地址信号维持足够的时间，需使用 ALEALE 信信号将低位号将低位地址线锁存地址线锁存（通过锁存器（通过锁存器 82828282 ），），以形成真正的系统地址总线；以形成真正的系统地址总线；

8086 的数据线通过数据收发器 8286 后形成系统数据总线，以增大驱动能力，数据收发器主要由 DEN 和 DT/R 两个信号控制。

80868086 最小组态和最大组态的比较最小组态和最大组态的比较


电子科技大学

2.3 80862.3 8086 总线操作及时序总线操作及时序

T1 T2 T3 Tw T4 T1 T2 T3 T4 Ti Ti T1 T2 T3 Tw Tw T4 Ti T1

在两个总线周期T之间执行空闲周期 i

Tw I / O状态用来等待内存或接口的响应

8086典型的总线周期序列

总线周期总线周期

时钟周期

时序图时序图：描述某一操作过程中，芯片：描述某一操作过程中，芯片 // 总线上有总线上有关引脚信号随时间发生变化的关系图关引脚信号随时间发生变化的关系图总线周期总线周期：：执行一个执行一个总线操作总线操作所需要的时间所需要的时间一个基本的总线周期通常包含一个基本的总线周期通常包含 4 4 个个 TT 状态状态


电子科技大学

M/IO 高 M 低 IO

CLK

T1 T2 T3 T4

A15~0

ALE

A19~A16/S6~S3 S6 ~ S3A19~A16

AD15~AD0 A15 ~ 0 D15~ 0

存储器存储器 /IO/IO 读时序读时序

RD

DT/R

DEN


电子科技大学

CLK

T1 T2 T3 T4

WR

A19~A16 S6 ~ S3A19~A16/S6~S3

高 M 低 IOM/IO

A15~A0

DT/R

DEN

A15 ~ A0 D15 ~ D0AD15~AD0

ALE

存储器存储器 /IO/IO 写时序写时序


电子科技大学

单单 CPUCPU 系统系统 80868086 读操作读操作总线周期时序总线周期时序


电子科技大学

单单 CPUCPU 系统系统 80868086 写操作写操作总线周期时序总线周期时序


电子科技大学

80868086 最大模式下的读总线周期时序最大模式下的读总线周期时序


电子科技大学( DS )=3000H, (BX)=500CH, (3500CH)=9AH

1.1.IO/MIO/M 变低，变低， CPUCPU 将对内存进行将对内存进行

操作操作 2.2. A19~A0A19~A0 上出现地上出现地

址信号址信号 0011 0101 0000011 0101 0000 0000 11000 0000 1100

3.3. ALE ALE 上出现正脉冲上出现正脉冲信号信号

4.4. DT/RDT/R变低，变低，数据收发器处于数据收发器处于

接受状态接受状态

执行指令 MOV AL,[BX] 的时序图T1

A19~A16

T1 T2 T3 T4

A19~A16/S6~S3

M/IO

A15~A8

RD

DT/R

DEN

CLK

S6 ~ S3

D15 ~D0AD15~AD0

ALE

A15 ~ A0


电子科技大学

5.5.A19~A16A19~A16 上出现上出现状态信号状态信号 SS66SS55S4S444SS33==

0 IF 1 10 IF 1 1 ，使用，使用 DSDS6.6.AD7~AD0AD7~AD0 变高阻变高阻

态态7.7.RDRD 变低，变低， CPUCPU

将进行读操作将进行读操作8.8. DEN DEN 变低，允许变低，允许

数据收发器进行数数据收发器进行数据传送据传送


A19~A16

T1 T2 T3 T4

A19~A16/S6~S3

M/IO

A15~A8

RD

DT/R

DEN

CLK

S6 ~ S3

D15 ~D0AD15~AD0

ALE

A15 ~ A0


电子科技大学( DS )=3000H, (BX)=500CH, (3500CH)=9AH

9.AD7~AD0 上出现数据信号 1 0 0

1 1 0 1 0


A19~A16

T1 T2 T3 T4

A19~A16/S6~S3

M/IO

A15~A8

RD

DT/R

DEN

CLK

S6 ~ S3

D15 ~D0AD15~AD0

ALE

A15 ~ A0


电子科技大学

10. RD变高， CP

U从数据线上读数据 , 数据 9AH读到 AL 中11. DEN变高，数据收发器与总线断开， AD7~AD0

变高阻态


A19~A16

T1 T2 T3 T4

A19~A16/S6~S3

M/IO

A15~A8

RD

DT/R

DEN

CLK

S6 ~ S3

D15 ~D0AD15~AD0

ALE

A15 ~ A0


电子科技大学

2.4 2.4 存储器与存储器与 I/OI/O 组织结构组织结构 80868086 有有 2020条地址线，寻址能力为条地址线，寻址能力为 1MB1MB

字节地址：能存储一个字节的存储单元的地址字节地址：能存储一个字节的存储单元的地址字地址：占用两个相邻字节单元的地址数值较小的单元地址字地址：占用两个相邻字节单元的地址数值较小的单元地址

（低字节地址）（低字节地址）字符串地址：存放在最低地址单元的第一个字节地址字符串地址：存放在最低地址单元的第一个字节地址字的存储：低字节在较低地址单元，高字节在较高的相邻地字的存储：低字节在较低地址单元，高字节在较高的相邻地

址单元址单元指针的存储：偏移地址在低地址字单元，段地址在较高地址指针的存储：偏移地址在低地址字单元，段地址在较高地址

单元单元

内存单元既可以存放数据，也可以存放地址指针（包括偏移地址和段地址），此时地址也可以看成是数据


电子科技大学

2.4.1 2.4.1 信息存放方式示意图信息存放方式示意图地址内容 19H 0CH 1AH 1FH 1BH 01H 1CH 23H 1DH 74H 1EH ABH 1FH 41H 20H 42H 21H 43H 22H 44H 23H 45H

地址为 1AH的字节数据 1

FH1AH 1FH

地址为 1BH 的非规则字数据 2301

H

1BH 01H1CH 23H

地址为 1EH 的规则字数据 41ABH

1EH ABH1FH 41H

首地址为 1FH 的字符串“ ABCDE”

21H 43H

23H 45H

20H 42H

22H 44H

1FH 41H

地址为 1AH 的双字数据 7423011FH ；如解释为指针数据，则段基址为 7423H ，偏移量为 011FH

1AH 1FH1BH 01H1CH 23H1DH 74H


电子科技大学

2.4.2 80862.4.2 8086 奇偶存储器和总线连接奇偶存储器和总线连接

a ）存储器地址空间分配

D7 ~D0

D15 ~D8

A0

A19 ~A1

DB

AB

b ）存储体与总线的连接

地址地址内容内容内容内容地址地址00000H00000H 00001H00001H00002H00002H 00003H00003H

FFFFEHFFFFEH

偶地址偶地址存储体存储体512K*8512K*8

bitbitAA00 ＝＝ 00

奇地址奇地址存储体存储体512K*8512K*8

bitbitBHEBHE ＝＝

00

FFFFFHFFFFFH

BHE

D7 ~D0

奇地址存储体SEL A18 ~ A0

D7 ~D0

偶地址存储体SEL A18 ~ A0


电子科技大学

存储单元的访问存储单元的访问A1-A19

D15—D8

D7—D0

SEL A0-A18

高位（奇）库

512KD0-D7

SEL A0-A18

低位（偶）库

512KD0-D7

A0

BHE

AA00 读读 // 写的字节写的字节00 00 高低两个字节高低两个字节00 11 奇数地址的高位字节奇数地址的高位字节11 00 偶数地址的低位字节偶数地址的低位字节11 11 不传送不传送

BHE


电子科技大学


电子科技大学

2.4.3 2.4.3 存储器分段存储器分段分段原因 :8086 有 20 根地址线，但其内部可以表示的地址最多只能是 16位。为了能寻址 1MB空间， 8086 对存储器进行逻辑分段，每个段最大为 64KB ，最小为 16B （此时最多 64K 个段）。

连续

逻辑段

A段B段 C

段D段

E段

00000H

10000H

20000H

30000H

40000H

……

实际（物理）存储器

分离

完全重叠

部分重叠


电子科技大学

2.4.4 2.4.4 存储器的逻辑地址和物理地址存储器的逻辑地址和物理地址

加法器

8086 物理地址 PA 的形成，其中的 16 位偏移量也称为

有效地址 EA( 出现在指令中)

段寄存器15 0

16 位偏移量015

20 位物理地址019

段基址1123H

偏移量13H

段基址1124H

偏移量03H

物理地址 PA与逻辑地址 LA的对应

存储单元物理地址 11230H 11231H 11232H …… 1123FH 11240H 11241H 11242H 11243H

0000


电子科技大学

存储器段操作存储器段操作

四个段寄存器四个段寄存器 (CS(CS 、、 DSDS 、、 SSSS 、、 ES)ES) 指示四指示四个现行段的段地址。段和段之间可以相互个现行段的段地址。段和段之间可以相互分分离、连接、部分重叠或完全重叠离、连接、部分重叠或完全重叠。。

存储器操作存储器操作默认段基址默认段基址可使用段基址可使用段基址偏移地址偏移地址取指令取指令 CSCS —— IPIP堆栈操作堆栈操作 SSSS —— SPSP变量变量 DSDS CSCS 、、 ESES 、、

SSSS有效地址有效地址 **

源数据串源数据串 DSDS CSCS 、、 ESES 、、SSSS

SISI

目的数据串目的数据串 ESES —— DIDI堆栈中的变量堆栈中的变量 SSSS —— BPBP* 由指令给的出寻址方式所指定的地址

逻辑地址源


电子科技大学

物理地址的生成物理地址的生成取指令时取指令时：由代码段寄存器：由代码段寄存器 CSCS ，再加上，再加上 IPIP

的的 1616 位偏移量位偏移量堆栈操作堆栈操作时：由堆栈段寄存器时：由堆栈段寄存器 SSSS ，再加上，再加上 SS

PP 所决定的所决定的 1616 位偏移量位偏移量取数据取数据：： ESES 或或 DSDS再加寻址的再加寻址的偏移地址偏移地址程序所需的存储空间不超过程序所需的存储空间不超过 64KB(64KB( 包括程序、包括程序、

堆栈和数据堆栈和数据 )) ，可使，可使 CSCS 、、 SSSS 、、 DSDS 、、 ESES相等相等

任务的程序、堆栈以及数据分别不超过任务的程序、堆栈以及数据分别不超过 64KB64KB ，， CSCS ，，DSDS ，， SSSS 可分别置初值，否则用子程序结构可分别置初值，否则用子程序结构


电子科技大学

2.4.5 2.4.5 80868086 系统堆栈操作系统堆栈操作堆栈堆栈：后进先出的的一段内存：后进先出的的一段内存栈顶栈顶：永远由地址指针：永远由地址指针 (SS(SS ：： SP)SP) 指示指示栈底栈底：最初始的地址指针：最初始的地址指针 (SS(SS ：： SP)SP) 指示处指示处堆栈深度堆栈深度：最大：最大 64KB64KB 堆栈的作用堆栈的作用：调用子程序：调用子程序 (( 或转向中断服务程序或转向中断服务程序 ))

时，把断点及有关的寄存器、标志位及时正确地时，把断点及有关的寄存器、标志位及时正确地保存下来，并保证逐次正确返回保存下来，并保证逐次正确返回

堆栈操作指令堆栈操作指令：入栈指令：入栈指令 PUSHPUSH 与出栈指令与出栈指令 POPPOP 入入 // 出栈操作数出栈操作数：是一个字，而不是一个字节：是一个字，而不是一个字节子程序调用指令或中断响应自动完成时，恢复断子程序调用指令或中断响应自动完成时，恢复断点地址由返回指令（点地址由返回指令（ RETRET 或或 IRETIRET ）完成）完成


电子科技大学

堆栈初始化操作堆栈初始化操作

堆栈段起始地址

栈底及初始栈顶

地址存储单元10200H10202H10204H10206H10208H1020AH1020CH……10230H 00 11

SS 10 20

SP初值 00 30


电子科技大学

入入栈操作栈操作

栈顶

PUSH AX 12 34PUSH BX 1A B110200H10202H10204H10206H10208H……1022CH1022EH10230H 00 11

SS 10 20

SP 00 30

栈底

00 2E00 30

堆栈段起始地

址

12 341A B1

00 2E00 2C


电子科技大学

出栈操作出栈操作

栈顶

POP AX

POP BX

10200H10202H10204H10206H10208H……1022CH 1A B11022EH 12 3410230H 00 11

SS 10 20

SP 00 2C

( 栈底)

堆栈段起始地

址

00 2E00 30

1A B1

12 34


电子科技大学

2.4.7 2.4.7 I/OI/O 端口组织端口组织

存储单元地址

00000H00001H

……FF0FFH

I/O 端口地址

FF100HFF101H

……FFFFFH

（ a ）存储器映像编址方式

特点：将端口看作存储单元，仅以地址范围的不同来区分两者。优点：对端口的操作和对存储单元的操作完全一样，因此系统简单，并且对端口操作的指令种类较多。缺点： CPU 对存储单元和 I/O 端口的实际寻址空间都小于其最大寻址空间。


电子科技大学

存储单元地址

00000H00001H

……FF0FFHFF100HFF101H

……FFFFFH

I/O端口地址

0000H0001H……

F0FFHF100HF101H……

FFFFH

特点：系统视端口和存储单元为不同的对象。优点：系统中存储单元和 I/O 端口的数量可以达到最大。缺点：需要专门的信号来指示系统地址线上出现的是存储单元地址还是端口地址；专用的端口操作指令一般比较单一。

X86X86 的编址方式的编址方式


电子科技大学

输入输入 // 输出输出 80868086 系统通过系统通过 I/OI/O 端口访问外部设备，端口访问外部设备，既可以接收外部信息，又可以把信息既可以接收外部信息，又可以把信息送往外设，并可发出命令控制外部设送往外设，并可发出命令控制外部设备备

8086 CPU8086 CPU具有读端口信息和写端口信具有读端口信息和写端口信息的专用息的专用 I/OI/O 指令，可寻址指令，可寻址 221616＝＝ 64K64K个字节端口个字节端口


电子科技大学

2.5 80X862.5 80X86 微处理器结构微处理器结构 80186/8018880186/80188 ：嵌入式微处理器：嵌入式微处理器 8028680286

独立的独立的 1616 位数据总线位数据总线独立的独立的 2424条地址总线条地址总线具有实地址（具有实地址（ 1MB1MB 空间）和保护虚地址两种空间）和保护虚地址两种

存储器方式存储器方式具有具有 44级流水线结构级流水线结构增加了标志位增加了标志位


电子科技大学

386386 微处理器微处理器 3232 位微处理器，执行速度快位微处理器，执行速度快 33 倍倍 3232 条地址线，可寻址条地址线，可寻址 4GB4GB （实模式）和（实模式）和 66

4GB4GB （虚拟模式）（虚拟模式） 66 个并行模块个并行模块寄存器扩展为寄存器扩展为 3232 位位


电子科技大学

486486 微处理器微处理器主频提高主频提高集成浮点处理器集成浮点处理器集成高速缓存器集成高速缓存器

奔腾奔腾数据总线数据总线 6464 位位分支预测等技术分支预测等技术更快处理器速度更快处理器速度更优化的高速缓存器更优化的高速缓存器多媒体处理功能多媒体处理功能

P2P2 、、 P3P3 、、 P4P4

第二章 微处理器与系统结构

Documents

第二章微处理器与系统结构