控制理论基础 (ii)

School of Mechanical & Power Engineering 上海交通大学机械与动力工程学院

控制理论基础 (II) 第十四章单片机的系统扩展

控制理论基础控制理论基础 (II)(II)

交交通通大大学学精精品品课课程程系系列列20072007

课程负责人：杨汝清教授课程负责人：杨汝清教授

曹其新教授曹其新教授

顾问：王显正教授顾问：王显正教授



14.1 复位14.2 访问外部程序存储器的时序14.3 三总线结构14.4 总线扩展的地址信号锁存器14.5 常用程序存储器芯片

14.6 典型单片 EPROM 扩展电路14.7 多片 EPROM 的扩展电路14.8 数据存储器扩展基本电路14.9 CPU 访问外部数据存储器的时序14.10 常用静态 RAM 芯片14.11 8031 单片机与数据存储器 6116 的连接电路14.12 I/O 口的扩展14.13 利用 74LS165/74LS164 扩展输入 / 输出口（串行）



14.1 复位• 复位信号 : 在 RST 引脚输入 10ms 以上的高电

平，单片机即实现复位。• 复位状态：PC=0000H PSW=00H SP=07H

TL0=TL1=TH0=TH1=0 TMOD=00H

TCON=00H IE=00H IP=00H

P0~P3=0FFH

复位后片内的 RAM 的内容不受影响。• 复位方式：上电复位、按键复位。



复位电路

Vss

Vcc

RST

+5V

1K

12up



1K

200 欧 22up

Vcc

RST

Vss

+5V



14.2 访问外部程序存储器的时序P1 P2

S1 S2 S3 S4 S5 S6 S1

ALE

PESN

PCHPCH PCH

PCL指令

PCL指令


控制理论基础 (II) 第十四章单片机的系统扩展14.3 三总线结构



1 、作用：数据与低 8 位地址线进行分离；2 、方法：利用 ALE 的下降沿将地址信号锁存到锁存器中；3 、常用芯片： 8D 触发器 74LS273 、 74LS377 8 位锁存器 74LS373 、 8282

14.4 总线扩展的地址信号锁存器



LS373 的应用

OE

输出控制端

G

使能端

D

输入端

Q

输出端

L H H H

L H L L

L L × Q0

保持

H × × Z

高阻

LS373 的功能表


控制理论基础 (II) 第十四章单片机的系统扩展14.5 常用程序存储器芯片


控制理论基础 (II) 第十四章单片机的系统扩展14.6 典型单片 EPROM 扩展电路

注： OE 输出容许端低电平有效；

CE 片选信号端低电平有效；

编址范围：0000H~0FFFH;


控制理论基础 (II) 第十四章单片机的系统扩展14.7 多片 EPROM 的扩展电路

线选法：所谓线选法就是把单根的高地址线直接接到存储器的片选端典型扩展电路： 8051 与三片 2764 （ 8K ）的连接

P2.5P2.6P2.7

PSEN

P2.0~P2.3

P0.0~P0.7

A8~A125

D0~D7

A0~A7锁存器

OECE

A8~A12

OECE

OECE

A8~A12

OE

CE

A0~A7 A0~A7D0~D7 D0~D7

IC1 IC2 IC3

IC1 地址： 6000H ～ 7FFFH IC2 地址： A000H~BFFFH IC3 地址 C000H~DFFFH

P2.5P2.6P2.7

PSEN

P2.0~P2.4

P0.0~P0.7



A8~A12 A8~A12

CE

A8~A12

P2.5P2.6P2.7

PSEN

P2.0~P2.4

P0.0~P0.7

Y1Y2Y3

~Y8

ABC

CE CE

地址锁存器 D0~D7 D0~D7 D0~D7

A0~A7 A0~A7 A0~A7

E1E2E3

VSS

VCC

IC1 地址 0000H ～ 1FFFH 、 IC2 地址 2000H~3FFFH 、 IC3 地址 4000H~5FFFH

IC1IC2IC3

译码法



EEPROM 的应用特性EEPROM 无需外加编程电源和编程脉冲即可完成写入工作。 EEPROM 作为程序存储器使用时， EEPROM 应按程序存储器连接方法编址，如作为数据存储器使用，即可按数据存储器或 I/O 口编址，也可通过扩展 I/O 口与系统总线连接。



引脚方式

CE OE WE RDY/BUSY I/O

读 VIL VIL VIH 高阻 DOUT

维持 VIH 任意任意高阻高阻

字节写入 VIL VIH VIL VIL DIN

2817A 工作方式选择

在擦、写操作期间， RDY/BUSY 脚为低电平，当字节擦写完毕时， RDY/BUSY 脚为高电平。


控制理论基础 (II) 第十四章单片机的系统扩展14.8 数据存储器扩展基本电路


控制理论基础 (II) 第十四章单片机的系统扩展14.9 CPU 访问外部数据存储器的时序


控制理论基础 (II) 第十四章单片机的系统扩展14.10 常用静态 RAM 芯片

6116 为静态 RAM ，存储容量为 2K×8 ，控制引脚 CE 为片选端OE 为读信号端， WE 为写信号端。



14.11 8031 单片机与数据存储器 6116 的连接电路


控制理论基础 (II) 第十四章单片机的系统扩展14.12 I/O 口的扩展

• 利用可编程器件扩展

芯片名称扩展内容8255 并行口扩展

8155/8156 RAM/IO 扩展8243 I/O 扩展8279 键盘 / 显示器扩展8251 通讯口扩展8253 定时器 / 计数器扩展


控制理论基础 (II) 第十四章单片机的系统扩展利用 TTL 电路芯片扩展利用 74LS377(8 位 D 触发器）

扩展输出口的电路CP ：时钟输入端E ：锁存允许端

当 E=0 CP 为上升沿则Q0.0~Q0.7=D0.0~D0.7

接收端 E

时钟端 CP

输入 D0~D7

输出Q0 ～ Q7

H × × Q0

L H H

L L L

× L × Q0MOV DPTR , #7FFFH;

MOV A, #DATA;MOVX @DPTR, A;


控制理论基础 (II) 第十四章单片机的系统扩展SN54AHCT244, SN74AHCT244

OCTAL BUFFERS/DRIVERSWITH 3-STATE OUTPUTS



利用 74LS244 （三态门）扩展 8 位并行输入口（稳态数据）

G1/G2 为门控位，低电平有效

244 的地址为： BFFFH ，只有 P2.6 和 RD 都为低时 CPU

才对输入口进行操作，其对应的程序为：

MOV DPTR, #0BFFFH;MOVX A, @DPTR;



利用锁存器 74LS373 扩展 8 位输入口（瞬态数据）

OE输出控制端

G使能

端

D输入

端

Q输出端

L H H H

L H L L

L L × Q0保持

H × × Z高阻



14.13 利用 74LS165/74LS164 扩展输入 /输出口（串行）

8051 单片机具有一个可编程的全双工的串行口以及用于通信的两个缓冲器 SBUF ，其工作方式和状态由特殊寄存器 SCON 控制。

RISM0 SM1 SM2 REN TB8 RB8 TI



1) 串行口工作在同步移位寄存器输入 / 输出方式（方式 0 ）时， TXD 用于输出移位时钟脉冲，串行数据通过 RXD 输入 / 输出。2) 收发的数据为 8 位，低位在前。波特率固定为 FOSC/12 。3) 发送是以写 SBUF 寄存器的指令开始， 8 位输出后 TI 被置 1 。4) 接收是在 REN ＝ 1 和 RI ＝ 0 同时满足时开始，接收的数据装入 SBUF 中，结束时 RI 被置 1 。



• TI ：发送中断标志。在方式 0 中，第 8位发送结束时，由硬件置位。在其它方式的发送停止位前，由硬件置位。 TI 置位既表示一帧信息发送结束，同时也是申请中断，可根据需要，用软件查询的方法获得数据已发送完毕的信息，或用中断的方式来发送下一个数据。 TI必须用软件清 0 。



• RI ：接收中断标志位。在方式 0 ，当接收完第 8 位数据后，由硬件置位。在其它方式中，在接收到停止位的中间时刻由硬件置位（例外情况见于 SM2 的说明）。 RI 置位表示一帧数据接收完毕，可用查询的方法获知或者用中断的方法获知。 RI 也必须用软件清 0 。



将片内 RAM 缓冲区 30H 、 31H 的数据经串口由 74LS164 并行输出的子程序：

START: MOV R7, #02H;

MOV R0, #30H;

MOV SCON, #00H;

SEND: MOV A, @R0;

MOV SBUF, A

WAIT: JNB TI, WAIT; CLR TI; INC R0;

DJNZ R7, SEND;RET



This is End of Chapter 14This is End of Chapter 14

控制理论基础 (ii)

Documents