Curso de digitales 02/05/15

IC 4553 (contador de 3 dígitos BCD multiplexado) & IC 4543 (Decodificador por multiplexado para 3 displays de 7 segmentos)

Técnica de multiplexor de tiempo

Las salidas ABCD van al IC 4543 que realiza la visualización con los 3 displays de 7 segmentos, se conectan transistores a las entradas de alimentación de los displays conectados a un decoder para Multiplexar los dígitos, pareciera que todos reaccionaran en tiempo real, pero en realidad están cambiando tan rápido que no se alcanza a ver el cambio de cada uno, por lo que solo se requiere una resistencia por cada segmento. En el 4553 es necesario ponerle un capacitor con pocos uf para poder trabajar a la suficiente velocidad para que sea imperceptible el cambio de estados de multiplexados de cada digito.

LE -> LATCH ENABLE (habilitador de latch para congelar el número actual en los displays).

DIS -> DISABLE (en 1 se deshabilita la entrada de reloj)

MR -> MASTER RESET (reseteo maestro que limpia los registros).

OF -> OVERFLOW (Como tipo acarreo)

*Decodificadores:

Un decodificador lógico es un circuito combinatorio capaz de activar una de sus salidas disponibles dependiendo de la combinación binaria de entrada

-Lógicos (Lógica combinacional pura):

Se una para seleccionar uno varios circuitos

Aplicación para seleccionar alguna de las 4 memorias RAM de 4x4 ( JK x 8 Cap. De memoria, J = cantidad de direcciones x multiplicador).

Utilizando un decodificador de 2 a 4 líneas

Decodificador con compuertas de 2 a 4 líneas:

Las entradas 4, 5,6 son simplemente para habilitar el integrado, de otra manea todas las salidas estarán en estado alto.

Diagrama completo y aplicación práctica: