13_4.mito 100 nf

7/25/2019 13_4.mito 100 nF

1/6

68 REE Abril 2013

Condensadores de desacoplo

El mito del condensador de 100 nF

Muchos diseadores de hardwareusan, por inercia desde hace aos,

condensadores de desacoplo de 100nF, sin analizar las frecuencias involu-cradas en su placa de circuito impreso

(PCI). Este valor se usa desde hacetiempo, pero slo es vlido para fre-cuencias por debajo de los 40 MHz.

Hoy en da hay muchos diseos queexceden estas frecuencias en sus se-ales y por ello se debe reconsiderar

el valor a usar en los condensadoresde desacoplo.

La tecnologa electrnica ha cam-biado mucho en los ltimos 20 aos,

aumentando la frecuencia de trabajoy reduciendo los tiempos de conmu-tacin de las seales digitales. Ello

obliga a replantearse las tcnicas dediseo del trazado de las pistas delos circuitos impresos junto con las

estrategias de desacoplo, para ase-gurar la integridad de las seales y elcumplimiento de los requerimientos

de compatibilidad electromagntica(CEM).

Es importante comprender que

decidir los condensadores de des-acoplo no es solo el proceso de lo-calizar condensadores adyacentes a

los circuitos integrados (CI) o en lafuente de alimentacin, para que lascorrientes transitorias debidas a las

conmutaciones queden filtradas.Se trata del proceso de seleccio-

nar sus valores, sus dielctricos y sus

localizaciones condensadores de for-ma coherente con el diseo del bus

de alimentacin desde la fuente de

www.cemdal.com

Artculo cedido por Cemdal

alimentacin hasta llegar a cada unode los circuitos a desacoplar.

Frecuencias y tiempos

a considerar

Para disear el sistema de des-acoplo en nuestra PCI debemos con-

siderar s sus frecuencias mximas ylos tiempos mnimos de conmutacinde las seales que van a circular por

ella. Pero, a efectos de la integridadde las seales y de la compatibilidad

electromagntica, en este anlisis, es

ms importante considerar los tiem-pos de subida y bajada mnimos de

las seales digitales que la frecuenciafundamental mxima. Por ejemplo,la frecuencia del reloj del microcon-

trolador o de alguna otra seal demayor frecuencia en nuestra PCI queusualmente tendrn los tiempo de

conmutacin ms pequeos. Paraempezar la tarea vamos a considerar,como ejemplo fcil, una onda trape-

zoidal simtrica y veremos su conte-nido harmnico y su envolvente.

La figura 1 muestra su espectro de

Fourier y la frmula de clculo paraesta onda trapezoidal simtrica. Enel caso usual donde el tiempo de

subida tr = ts es mucho menor queel periodo T de la seal, la envolventede los armnicos decrece con una

pendiente de -20dB/dcada hasta elpunto f = 1 / tr , a partir del que lapendiente aumenta a -40 dB/dcada.

A partir de este punto, la amplitudde los harmnicos siguientes decrececonsiderablemente. Esto muestra que

conforme el tiempo de subida decre-

ce, la energa de los harmnicos demayor frecuencia aumenta.

Debemos tener en cuenta que laenerga de los harmnicos de la seal

de mayor frecuencia, normalmentecon el menor tiempo de conmuta-cin, nunca superar esta envolvente.

As pues, esta envolvente nos ayuda aconocer los lmites mximos posiblesde todas las frecuencias de todos

los harmnicos de todas las sealescirculantes en nuestra PCI.

Por ejemplo, con un tr = 1 ns, el

punto de inflexin queda en: f = 1 /

tr = 1 / 1*109 9= 318,3 MHz.En seales LVDS, donde tr = 300 ps,

se llega a anchos de banda de 1 GHz.Conviene pues seleccionar la tecno-

loga con la menor frecuencia de lasseales y con los mayores tiempos desubida que sea posible.

Los diseadores de software tien-den a querer disponer de las mxi-mas frecuencias de reloj posibles de

las CPU ms rpidas sin considerarlas consecuencias en el diseo dehardware relativas a la CEM y a la

integridad de las seales. De formaprctica, seria conveniente considerarhasta el 7 harmnico como mnimo

en los clculos. Por ejemplo, parauna frecuencia de 50 MHz de reloj,deberamos considerar frecuencias

de cmo mnimo 350 MHz en la PCI.Los diseadores de software tiendena querer disponer de las mximas fre-

cuencias de reloj posibles de las CPUms rpidas sin considerar las con-

secuencias en el diseo de hardwarerelativas a la CEM y a la integridad delas seales. Para ponderar esta ten-

dencia conviene que los diseadoresde hardware seleccione la tecnologacon la menor frecuencia de las se-

ales y con los mayores tiempos desubida que sea posible.

Los condensadores de

desacoplo y sus cone-xiones

En el diseo de la placa de circuito

impreso, un aspecto importante aconsiderar es la estrategia del sistemade desacoplo general, donde se de-

ber tener en cuenta las frecuencias,los tiempos de conmutacin de las

seales y el comportamiento real delos condensadores.

Cualquier condensador real siem-pre tiene unos elementos parsitos

(resistencia serie (ESR) e inductanciaserie (ESL). El elemento parsito msimportante a tener en cuenta es su

inductancia serie interna, junto conla inductancia serie debida a sus co-nexiones a la PCI.

La figura 2 muestra las grficasde la impedancia en funcin de lafrecuencia, de un condensador ideal,

un condensador real y un conden-

sador real soldado en una PCI. Enel condensador real, el circuito LC

Autor: Francesc Daura

Luna, Ingeniero Indus-

trial, experto en compati-

bilidad electromagntica.

Director de CEMDAL

Figura 1: Espectro de

Fourier de una onda tra-

pezoidal simtrica. I es la

amplitud de la onda, tr, ts

son los tiempos de subida

y bajada, iguales, d es el %

de modulacin = ((tr + t0)

/ T )(aqu el 50%), T es el

periodo y n es el nmero

de harmnico, entero des-

de 1 a . Al ser una onda

simtrica solo aparecen los

harmnicos impares.

7/25/2019 13_4.mito 100 nF

2/6

69


REE Abril 2013

Figura 2. Comparativa entre un condensador ideal, un condensador real y un condensador soldado enuna placa de circuito impreso. Grficas de la impedancia del condensador en funcin de la frecuencia.

A partir de la frecuencia de resonancia, el condensador real cambia su comportamiento capacitivo a

inductivo.

equivalente tiene una frecuencia de

resonancia:fr = 1 / 2 LC

La impedancia caracterstica de un

condensador real esw = 1 / LC

A partir de la frecuencia de reso-nancia, el comportamiento del con-densador cambia segn sea ideal o

real. En el condensador ideal, la im-pedancia caracterstica sigue siendomnima a partir de la frecuencia de

resonancia. En el condensador real,en cambio, la reactancia inductivase vuelve importante y el condensa-

dor deja de comportarse como unacapacidad y es equivalente a unainductancia. En la frecuencia de reso-

nancia la impedancia caracterstica esmuy baja y igual a la resistencia serieequivalente (ESR), al anularse entre si

las reactancias capacitiva e inductiva,

al ser iguales y de signo contrario.La ESR tiene valores muy bajos, del

orden de 0,4 . Debido a este valortan bajo, en la frecuencia de reso-nancia, la efectividad del desacoplo

es mxima.Por debajo de la frecuencia de

resonancia, el condensador real se

comporta como tal, correctamente.El condensador, al ser conectado a

la PCI aade la inductancia serie delas conexiones y desplaza hacia aba-jo la frecuencia de resonancia. De

aqu que sea importante conectar el

condensador a la PCI con pistas muycortas para mantener su frecuencia

de resonancia lo ms alta posible. Por

encima de la frecuencia de resonanciael circuito es inductivo y su impedan-cia se incrementa con la frecuencia.

La inductancia interna de un con-densador de desacoplo de montajesuperficial tiene un valor de 1 a 2

nH. Teniendo en cuenta la inductan-cia de las conexiones de las pistas

de la PCI y sus vas, se aaden de5 a 20 nH o ms, dependiendo desu trazado. Una va estndar tiene

aproximadamente 0,7 nH. Adems,las conexiones internas en el circuitointegrado (CI), hasta llegar al die de

silicio pueden tener de 3 a 15 nH deinductancia, dependiendo del tipo deencapsulado del CI. Las inductancias

de las pistas en la PCI estn bajo el

control del diseador. Es importantereducirlas trazando estas pistas lo

ms cortas y lo ms anchas que seaposible, de forma que el condensador

tenga la mnima inductancia totalserie. As pues, vemos que la induc-

tancia serie puede variar entre 10 nHy 40 nH, aunque tpicamente puedequedar en un margen de 15 a 30 nH.Como hemos visto antes, esta induc-

tancia es la que limita la efectividadde los condensadores de desacoplo.

La figura 3 muestra la impedancia

en funcin de la frecuencia de varioscondensadores de desacoplo (100,10 y 1 nF) cuando se conectan cada

uno en serie con unas pistas de 12mm. Las lneas de puntos muestrancmo sera el comportamiento de los

condensadores ideales donde su im-pedancia decrece continuamente alincrementar la frecuencia, asumiendo

que no tienen inductancia serie. Laslneas slidas muestran el comporta-miento de los condensadores reales

de montaje superficial (SMD), tenien-do en cuenta su inductancia serietotal, sumando la inductancia de sus

conexiones. Los puntos de menorimpedancia son los correspondientes

a las frecuencias de resonancia decada uno de los condensadores consus conexiones. El condensador de

100 nF tiene en estas circunstanciasuna frecuencia de resonancia de unos4 MHz, que es demasiado baja. El

condensador de 10 nF llega a los 30MHz, que es todava baja conside-rando las frecuencias tpicas de hoy

en da. El condensador de 1 nF llegaun poco por encima de los 100 MHz,ms aceptable. Realizando un mejor

trazado, acortando las pistas para

Figura 3: impedancia en

funcin de la frecuencia

de varios condensadoresde desacoplo. Las lneas

de puntos muestran cmo

sera el comportamiento

de los condensadores idea-

les Las lneas slidas mues-

tran el comportamiento

de los condensadores

reales.

7/25/2019 13_4.mito 100 nF

3/6

70 REE Abril 2013


reducir la inductancia serie, podemos

obtener una frecuencia de resonanciamayor. As pues, vemos que dispo-niendo de un solo condensador de

desacoplo de 100 o 10 nF al lado delcircuito integrado, no es un mtodoefectivo para desacoplar circuitos

digitales a frecuencias por encima delos 40 MHz.

Pero no se debe cometer el error

de pensar que el condensador estotalmente inefectivo a partir de la

frecuencia de resonancia simplemen-te porque la inductancia domina suimpedancia. Dado que la impedancia

total es menor que la impedanciasin el condensador presente, el con-densador aporta un cierto nivel de

desacoplo que se puede aprovechar.

Estrategias de desaco-plo

El ruido localizado en la alimenta-

cin debido a las conmutaciones digi-tales y sus harmnicos puede causar

problemas de integridad y demasiadaemisin electromagntica. Las posi-bles soluciones para el desacoplo dealta velocidad pueden ser:

Disminuir los tiempos de subida ybajada de las seales digitales (difcil). Reducir las corrientes de los tran-

sitorios (difcil). Reducir la inductancia serie delos condensadores de desacoplo y sus

conexiones (factible). Usar mltiples condensadores de

desacoplo (fcil).

Las dos primeras soluciones noaportan una diferencia significativa

con las nuevas tecnologas de alta ve-locidad y por tanto son un solucionesdbiles y difciles de acometer.

Reducir la inductancia serie en elcondensador de desacoplo es unamejor solucin, pero por s misma no

resuelve el problema del desacoploa alta frecuencia. Si observamos latabla siguiente, veremos que incluso

con una inductancia de 10 nH (difcilde realizar) y un condensador de1 nF, se tendra una frecuencia de

resonancia de 50 MHz. Por ello, noes posible mover la frecuencia de re-

sonancia con un simple condensador

real y su conexin a unas frecuenciaspor encima de 50 MHz.

A frecuencias por debajo de la

frecuencia de resonancia, las conside-raciones ms importantes son tenersuficiente capacidad para aportar la

carga para el requerido transitorio decorriente de la conmutacin y teneruna impedancia suficientemente baja

para cortocircuitar el ruido generadopor las conmutaciones.

Por encima de la frecuencia deresonancia, lo ms importante estener baja inductancia, para tenerbaja impedancia para que la red LC

de desacoplo siga siendo suficiente-mente efectiva.

Un simple condensador de des-acoplo no aporta suficiente baja in-

ductancia. Por ello la solucin reala alta frecuencia consiste en usarmltiples condensadores. Hay tres

posibilidades de actuacin: El uso de mltiples condensado-

res, todos con el mismo valor. El uso de mltiples condensado-res, con dos valores diferentes. El uso de mltiples condensa-

dores con varios valores diferentes,usualmente espaciados entre ellosuna dcada.

Mltiples condensado-res con el mismo valor

Cuando se conectan mltiples

redes LC en paralelo, con condensa-dores del mismo valor, la capacidad

total es igual a: Ct = n C , donde Ces la capacidad de un condensadory n el nmero de condensadores en

paralelo o redes LC. La inductanciatotal es: Lt = L / n , donde L es la in-ductancia serie de cada condensador

y sus conexiones y n el nmero de re-des LC. Esta ecuacin es correcta slosi la inductancia mutua es negligible

en comparacin con la inductanciade cada red LC. Para evitar la induc-tancia mutua, estas redes LC deben

estar fsicamente separadas. De las

ecuaciones anteriores se deduce queaumentando el nmero de redes LC

se aumenta el valor de capacidad yse disminuye el valor de inductancia,lo cual mejora las prestaciones del

desacoplo.Los requerimientos para un des-

acoplo efectivo con redes LC en pa-

ralelo son los siguientes: Poner todos condensadores conel mismo valor y as compartirn la

corriente transitoria por igual. Cada condensador debe alimen-tar el CI de forma independiente, a

travs de diferentes pistas separadaspara evitar la inductancia mutua,

porque podra aumentar el valor deinductancia.

La figura 4 muestra los efectos

del uso de 10 condensadores realesidnticos de 10 nF, asumiendo que

Figura 4: Efectos del uso de 10 condensadores idnticos de 10 nF asumiendo que comparten un

pequeo plano de alimentacin para tener un buen conexionado en comparacin con un solo con-densador de 10 nF.

7/25/2019 13_4.mito 100 nF

4/6

71


REE Abril 2013

comparten un pequeo plano de ali-

mentacin para tener un buen cone-xionado, en comparacin con un solocondensador real de 10 nF. Usando

idnticos condensadores se evitanlos problemas de las resonancias en

paralelo o anti-resonancias que ocu-rren cuando se usan condensadorescon diferentes valores, como se verms adelante.

La figura 5 muestra la impedan-cia en funcin de la frecuencia paravarias redes LC idnticas en paralelo,

(1, 8 y 64 condensadores) donde entodos los casos la capacidad total esigual a 1 F. Como resultado, la im-pedancia a bajas frecuencias quedamuy reducida, menor a 0,2 desde1 MHz a 1 GHz. Con 64 condensado-

res la impedancia es menor a 0,5 desde menos de 1 MHz a 350 MHz.El uso de un gran nmero de conden-

sadores con igual valor es un medioefectivo para obtener una baja im-

pedancia de desacoplo y es efectivoen un amplio margen de frecuencias.Esta estrategia es muy efectiva cuan-

do se usan grandes encapsulados enlos circuitos integrados.

Mltiples condensado-res de dos valores dis-

tintos

En algunos casos se puede reco-mendar el uso de dos valores distintos

de condensadores de desacoplo ba-sndonos en la teora de que el valorgrande de capacidad es efectivo a

frecuencias bajas y el valor pequeoes efectivo a altas frecuencias. Si seusan dos valores distintos de con-

densador, tendrn dos frecuencias deresonancia distintas segn la figura 6,lo cual en principio, es bueno. A pesar

de que esto es verdad, cuando dos

condensadores de diferentes valoresse disponen en paralelo, puede surgirun problema de resonancia paraleloo anti-resonancia, que ocurre entre

las dos redes LC de desacoplo. Lafigura 6 presenta la impedancia de uncondensador de 100 nF en paralelo

con uno de 10 nF, ambos con unainductancia serie de 15 nH, donde sepresentan dos frecuencias de reso-

nancia producidas por las dos redesLC, una a unos 4 MHz y la otra sobrelos 13 MHz. No obstante, hay un

pico de resonancia paralelo o de anti-

resonancia sobre los 10 MHz, lo cuales malo. Este efecto est causado por

la anti-resonancia entre las dos redes.El clculo de la frecuencia de anti-

resonancia usa la misma ecuacinque la frecuencia de resonancia serie,presentada antes. La figura 7 muestra

porque ocurre esto. En ella se presen-tan dos redes LC con diferentes valo-

res de condensador, conectados entrelos planos de alimentacin y masa.

Debemos asumir que C1 es muchomayor que C2 y que las dos induc-tancias son iguales. Por debajo de

la frecuencia de resonancia f < fr1,las dos redes son capacitivas y la ca-

Figura 5: Impedancia en

funcin de la frecuencia

para varias redes LC idn-

ticas en paralelo donde en

todos los casos la capaci-

dad total es igual a 1 uF.

n = nmero de condensa-

dores en paralelo.

Figura 6: Impedancia deun condensador de 100

nF en paralelo con uno

de 10 nF, ambos con una

inductancia serie de 15

nH con dos frecuencias de

resonancia producidas por

las dos redes LC, una a

unos 4 MHz la otra sobre

los 13 MHz. Hay un pico

de resonancia paralelo o

anti-resonancia a 9 MHz,

lo cual es malo.

Figura 7 : Dos redes LC

con diferentes valores de

condensador conecta-

dos entre los planos de

alimentacin y masa. El

circuito equivalente de las

dos redes es un condensa-

dor en paralelo con una

inductancia y esta red enparalelo provoca un pico

de anti-resonancia.

7/25/2019 13_4.mito 100 nF

5/6

72 REE Abril 2013


pacidad total es la suma de C1 y C2,

pero prcticamente es similar al valormayor C1. Por ello el condensadorpequeo C2 prcticamente no tiene

efecto en la red de desacoplo. Porencima de la frecuencia de resonancia

f > fr2, ambas redes son inductivasy la inductancia total es igual a lasdos inductancias en paralelo o seala mitad de la inductancia, si estn

separadas para que no tengan induc-tancia mutua, ya que hara aumentarsu valor. Esto mejora el desacoplo

a frecuencias por encima de fr2.A frecuencias situadas entre las dosfrecuencias de resonancia de las dos

redes, la red con el mayor condensa-dor es inductiva y la red con el menorcondensador es capacitiva. El circuito

equivalente de las dos redes es porello un condensador en paralelo conuna inductancia y esta red en paralelo

provoca un pico de anti-resonancia.La forma, amplitud y localizacin

depender de la diferencia entre va-lores de los condensadores, su ESL,su ESR y su conexionado. Si los dos

valores tienen un ratio de dos a uno,la amplitud del pico resonante que-dar reducida a un valor aceptable.

El mayor problema surgir cuandolos condensadores tengan diferentesvalores en un orden de magnitud o

ms. Por ello podemos concluir: La red del condensador pequeono tendr prcticamente efecto en las

prestaciones del desacoplo a frecuen-cias por debajo de fr1. El desacoplo mejorar a frecuen-

cias por encima de fr2, porque lainductancia decrecer.

El desacoplo ser realmente peor

en algunas frecuencias entre las dosfrecuencias de resonancia debido alpico de frecuencia anti-resonante, lo

cual es indeseable. Por ello no hay una mejora sus-

tancial en las prestaciones del des-acoplo a altas frecuencias cuando seaade un condensador de bajo valor.

De hecho, las prestaciones de desaco-plo son peores entre 50 y 200 MHz.

La figura 8 muestra la impedancia enfuncin de la frecuencia de 4 redesde desacoplo LC. Para comparar, sonuna con 10 condensadores idnticos

en paralelo (igual a la figura 4) y lasotras estn formadas por condensa-dores de 100 nF, 10 nF y 1 nF SMD,

cada uno con una Inductancia serie

total de 2 nH. Entre las frecuencias

de resonancia de los tres condensa-dores pueden surgir picos de anti-resonancia. Si se usan condensadores

iguales, esta indeseable posibilidaddesaparece.

Mltiples condensado-

res con varios valoresdistintos

En algunas circunstancias es re-comendable el uso de bastantescondensadores con varios valoresespaciados tpicamente por dcadas,

aplicando la teora de que las ml-tiples impedancias producidas porlas frecuencias de resonancia de los

diferentes valores son una ventaja,porque aportarn una baja impedan-cia en un mayor rango de frecuencias.

Sin embargo, cuando se usan con-densadores de desacoplo con variosvalores pueden aparecer picos de anti

resonancia.La figura 9 presenta estas reso-

nancias y anti-resonancias usando10 condensadores con valores entre100 y 1 nF, localizados adecuada-

mente para obtener una reduccinde su inductancia equivalente a L/n.Se sigue presentando con los 10

condensadores idnticos en paralelo(igual a la figura 4). Para compararse muestra claramente que usando

10 condensadores iguales y cercanosse consigue tener una menor impe-dancia que usando la red conjunta

de valores de 1 a 100 nF (por debajode 12 MHz y desde 60 a 150 MHz).

Figura 8: La impedancia en funcin de la frecuencia de 4 redes de desacoplo LC. Para comparar, una

con 10 condensadores idnticos en paralelo y las otras formadas por condensadores de 100 nF, 10 nFy 1 nF SMD.

Figura 9: Resonancias y anti-resonancias usando 10 condensadores con valores entre 1 y 100 nF, loca-lizados adecuadamente para obtener una reduccin de su inductancia equivalente a L/n.

7/25/2019 13_4.mito 100 nF

6/6

73


REE Abril 2013

Por encima de 150 MHz, la impedan-

cia de ambas alternativas es igual.Como se puede observar se producenanti-resonancias en varios puntos.

Si algunos harmnicos del reloj delsistema estn cerca de las frecuencias

de estos picos, el ruido en el bus dealimentacin se incrementa. Tambinse debe notar que la amplitud de lospicos anti-resonantes se incrementa

con la frecuencia.Al fin, la recomendacin sera usar

varios condensadores, pero todos

con el mismo valor ya que esta confi-guracin trabaja bien y tiene menospuntos de anti-resonancia que el uso

de mltiples valores distintos.Considerando el concepto de usar

un gran nmero de condensadores

con igual valor llevado al lmite, sepuede concluir que la capacidad dedesacoplo sera un nmero infinito

de condensadores de valor infinitesi-mal en lugar de usar condensadores

discretos.Esto es equivalente a disponer un

plano de alimentacin por encima de

un plano de masa, lo cual tiene un va-lor prctico de 15 pF /cm2. Pero estevalor de capacidad es insuficiente por

encima de 50 MHz. Por ello se debeincrementar el valor de capacidad,reduciendo el espacio entre planos

o incrementando la constante die-lctrica del circuito impreso, o comose debe hacer siempre, aadiendo

condensadores de desacoplo.

Jerarqua en el sistemade desacoplo

A nivel de placa de circuito im-

preso (PCI) se debe establecer unajerarqua en la estructura del sistema

de desacoplo. La figura 10 presenta eldiagrama de bloques de la estructura

de desacoplo a nivel de PCI. Des-de la fuente de alimentacin hastacada unos de los circuitos integrados,donde se tienen las conmutaciones

digitales, los valores de las induc-tancias de las conexiones entre cadauno de los bloques va disminuyendo.

As vemos que las inductancias quedeben ser las menores posible sonlas situadas entre el condensador

ms cercano y el circuito integradoy entre los planos de alimentacin ymasa y el CI. Conforme nos alejamos

del CI, el valor de la inductancia va

aumentando dentro de unos lmi-tes aceptables: Lplanos < Lpista

13_4.mito 100 nf

Documents