(19) 대한민국특허청(kr)tera.yonsei.ac.kr/publication/pdf/patr_2015_sgkim_kor_0805-1.pdf ·...

(19) 한민 특허청(KR)

(12) 등 특허공보(B1)

(45) 공고 2015 08월12

(11) 등 10-1543704

(24) 등 2015 08월05

(51) 특허 (Int. Cl.)

H03M 9/00 (2006.01) H04L 25/03 (2006.01)(21) 원 10-2014-0177594

(22) 원 2014 12월10

심사청 2014 12월10

(56) 행 술 사문헌

KR1019970004794 B1

(73) 특허

연 학 산학 단

울특별시 문 연 50 (신 동, 연학 )

(72)

우

울 마포 11 39, 101 (상수동, 리 리스아 트)

근

경 도 고양시 산동 산 210 가시건 빌라6단지 610동 206

(74) 리

수,

체 청 항 수 : 27 항 심사 : 근

(54) 칭 직 변 그 포함한 신 치

(57) 약

본 직 변 그 포함한 신 치에 한 것 다. 본 실시 에 직 변

는, 복수 신 들 결 상 간격 하는 신 ; 상 신

들 간 리 천 검 하여 상 리 천 시 신 생 하는 천 검 ; 상

신 상 신 들 직 한 직 신 변 하는 신 변 ; 포함할 수 다.

도 - 도1

등록특허 10-1543704

- 1 -

eunhee

사각형

eunhee

사각형

청

청 항 1

복수 신 들 결 상 간격 하는 신 ;

상 신 들 간 리 천 검 하여 상 리 천 시 신 생 하는

천 검 ;

상 신 상 신 들 직 한 직 신 변 하는 신 변 ;

포함하는 직 변 .

청 항 2

1 항에 어 ,

상 신 는:

상 복수 신 들 360° 상 신 들 개수 나눈 상 차만 격시 하는 직

변 .

청 항 3

1 항에 어 ,

상 신 는:

상 복수 신 들 RZ(Return to Zero) 식 변 하 상 상 간격 하는 직 변

.

청 항 4

3 항에 어 ,

상 신 는:

각각 신 , 럭 신 리 신 고, 상 럭 신 상 리 신 타 에 라

상 신 상 RZ 식 변 한 RZ 신 , 상 RZ 신 시 RZ

신 하는 복수 플립플 들 포함하 ,

상 복수 플립플 들에 는 복수 럭 신 들 간에 상 상 간격에 해당하는 상 차 가

지 ,

상 복수 플립플 들에 는 복수 리 신 들 간에 상 상 간격에 해당하는 상 차 갖

는 직 변 .

청 항 5

3 항에 어 ,

상 천 검 는:

상 신 들 상 연 신 들 리 동 한 타 에 비 하여,

상 앞 신 리 0 고 상 신 리 1 경우, 양 신

생 하고,

상 앞 신 리 1 고 상 신 리 0 경우, 신

생 하는 직 변 .

등록특허 10-1543704

- 2 -

청 항 6

4 항에 어 ,

상 천 검 는:

각각 상 신 들 상 연 신 들 , 상 앞 신

상 RZ 신 상 신 상 RZ 신 아 NAND 연산하는 복수

1 NAND 게 트들;



2 NAND 게 트들;

상 1 NAND 게 트들 신 아 NAND 연산하는 3 NAND 게 트;



청 항 7

5 항에 어 ,

상 신 변 는:

상 양 신 상 신 아 상 직 신 상 직 신

시 직 신 하는 NOR 게 트 SR 래치 포함하는 직 변 .

청 항 8

1 항에 어 ,

상 신 는:

상 복수 신 들 RO(Return to One) 식 변 하 상 상 간격 하는 직 변

.

청 항 9

8 항에 어 ,

상 신 는:


상 신 상 RO 식 변 한 RO 신 , 상 RO 신 시 RO


상 복수 플립플 들에 는 복수 럭 신 들 각각 상 상 간격에 해당하는 상 차 가지 ,

상 복수 플립플 들에 는 복수 리 신 들 각각 상 상 간격에 해당하는 상 차 갖는 직

변 .

청 항 10

8 항에 어 ,

상 천 검 는:



생 하고,


등록특허 10-1543704

- 3 -

생 하는 직 변 .

청 항 11

9 항에 어 ,

상 천 검 는:


상 RO 신 상 신 상 RO 신 아 NOR 연산하는 복수

1 NOR 게 트들;



2 NOR 게 트들;

상 1 NOR 게 트들 신 아 NOR 연산하는 3 NOR 게 트;



청 항 12

10 항에 어 ,

상 신 변 는:


시 직 신 하는 NAND 게 트 SR 래치 포함하는 직 변 .

청 항 13


상 신 RZ 식 변 한 RZ 신 , 상 RZ 신 시 RZ

신 하는 복수 플립플 들;

각각 상 연 신 들 , 상 앞 신 상 RZ 신 상

신 상 RZ 신 아 NAND 연산하는 복수 1 NAND 게 트들;

각각 상 연 신 들 , 상 앞 신 상 RZ 신

상 신 상 RZ 신 아 NAND 연산하는 복수 2 NAND 게 트들;



상 3 NAND 게 트 신 상 4 NAND 게 트 신 아 직 신 상

직 신 시 직 신 하는 NOR 게 트 SR 래치 포함하 ,

상 복수 플립플 들에 는 복수 럭 신 들 간에 결 상 차 가지 ,

상 복수 플립플 들에 는 복수 리 신 들 간에 상 결 상 차 갖는 직 변

.

청 항 14


상 신 RO 식 변 한 RO 신 , 상 RO 신 시 RO

신 하는 복수 플립플 들;

각각 상 연 신 들 , 상 앞 신 상 RO 신 상

신 상 RO 신 아 NOR 연산하는 복수 1 NOR 게 트들;

등록특허 10-1543704

- 4 -

각각 상 연 신 들 , 상 앞 신 상 RO 신

상 신 상 RO 신 아 NOR 연산하는 복수 2 NOR 게 트들;



상 3 NOR 게 트 신 상 4 NOR 게 트 신 아 직 신 상

직 신 시 직 신 하는 NAND 게 트 SR 래치 포함하 ,

상 복수 플립플 들에 는 복수 럭 신 들 간에 결 상 차 가지 ,

상 복수 플립플 들에 는 복수 리 신 들 간에 상 결 상 차 갖는 직 변

.

청 항 15

복수 신 들 결 상 간격 하는 신 , 상 신 들 간

리 천 검 하여 상 리 천 시 신 생 하는 천 검 , 상 신

상 신 들 직 한 직 신 변 하는 신 변 포함하는 직 변 ;

상 직 신 채 실 보상하는 드라 ;

상 신 아 상 신 가 가 는 간에 강 신 생 하고, 상 강 신 상

드라 는 신 에 첩시 는 프리-엠 시스 ;

포함하는 신 치.

청 항 16

15 항에 어 ,

상 신 는:

상 복수 신 들 RZ(Return to Zero) 식 변 하 상 상 간격 하는

신 치.

청 항 17

16 항에 어 ,

상 신 는:


상 신 상 RZ 식 변 한 RZ 신 , 상 RZ 신 시 RZ


상 복수 플립플 들에 는 복수 럭 신 들 간에 상 상 간격에 해당하는 상 차 가

지 ,

상 복수 플립플 들에 는 복수 리 신 들 간에 상 상 간격에 해당하는 상 차 갖

는 신 치.

청 항 18

16 항에 어 ,

상 천 검 는:



생 하고,


등록특허 10-1543704

- 5 -

생 하는 신 치.

청 항 19

17 항에 어 ,

상 천 검 는:



1 NAND 게 트들;



2 NAND 게 트들;




청 항 20

18 항에 어 ,

상 신 변 는:


시 직 신 하는 NOR 게 트 SR 래치 포함하는 신 치.

청 항 21

15 항에 어 ,

상 신 는:

상 복수 신 들 RO(Return to One) 식 변 하 상 상 간격 하는

신 치.

청 항 22

21 항에 어 ,

상 신 는:


상 신 상 RO 식 변 한 RO 신 , 상 RO 신 시 RO


상 복수 플립플 들에 는 복수 럭 신 들 각각 상 상 간격에 해당하는 상 차 가지 ,

상 복수 플립플 들에 는 복수 리 신 들 각각 상 상 간격에 해당하는 상 차 갖는

신 치.

청 항 23

21 항에 어 ,

상 천 검 는:



생 하고,

등록특허 10-1543704

- 6 -


생 하는 신 치.

청 항 24

22 항에 어 ,

상 천 검 는:



1 NOR 게 트들;



2 NOR 게 트들;




청 항 25

23 항에 어 ,

상 신 변 는:


시 직 신 하는 NAND 게 트 SR 래치 포함하는 신 치.

청 항 26

18 항에 어 ,

상 프리-엠 시스 는:

리 1에 하는 갖는 1 원단과 리 0에 하는 갖는 2 원단 사 에

직 연결 1 NMOS 2 NMOS;

상 1 원단과 상 2 원단 사 에 직 연결 3 NMOS 4 NMOS 포함하 ,

상 1 NMOS 상 4 NMOS는 상 양 신 아 개폐가 어 고,

상 2 NMOS 상 3 NMOS는 상 신 아 개폐가 어 는 신 치.

청 항 27

23 항에 어 ,

상 프리-엠 시스 는:

리 1에 하는 갖는 1 원단과 리 0에 하는 갖는 2 원단 사 에

직 연결 1 PMOS 2 PMOS;

상 1 원단과 상 2 원단 사 에 직 연결 3 PMOS 4 PMOS 포함하 ,

상 1 PMOS 상 4 PMOS는 상 양 신 아 개폐가 어 고,

상 2 PMOS 상 3 PMOS는 상 신 아 개폐가 어 는 신 치.

술 야

등록특허 10-1543704

- 7 -

본 직 변 그 포함한 신 치에 한 것 다.[0001]

경 술

근 들어 시스 다루는 양 가함에 라 원 한 해 고 I/O에 한[0002]

가 커지고 , 에 신 치도 고 하 감 시 는 시도가 루

어지고 다. 신하는 신 치는 직 변 비하여 복수 병 신 들

하나 직 스트림 변 한 수신 치 한다.

직 변 는 병 복수 신 들에 럭 그 통해 생 스 신 하여[0003]

신 들 하나 스트림 직 시 다. 들어, 4:1 직 변 는 쿼드러쳐 럭(quadrature

clock) 하여 스 신 생 하고, 스 신 신 동 시 4 개 병 신

들 하나 스트림 직 시 다.

라 , 래 직 변 는 스 신 생 하 한 블 , 스 신 상 하 한 [0004]

블 , 스 신 신 동 시 한 블 등 필 하 다. 그러나, 직 에 럭

하는 블 럭 도가 아질수 량도 커지 , 칩 내 블 많아질수 체

량 가하게 어, 고 신 치는 도 가 함께 량도 커지는 단

다.

내

해결하 는 과

본 실시 는 직 에 어 럭 사 하여 래에 비해 량 낮 수 는[0005]

직 변 그 포함하는 신 치 공하는 것 한다.

본 실시 는 직 에 필 한 블 한 리 게 트 함 계[0006]

복 도 낮 수 는 직 변 그 포함하는 신 치 공하는 것 한다.

본 실시 는 직 과 에 생 는 신 하여 직 신 프리-엠 시스[0007]

(pre-emphasis)함 간단한 블 프리-엠 시스 가능하게 하는 직 변 그 포함하는

신 치 공하는 것 한다.

과 해결 수단

본 실시 에 직 변 는, 복수 신 들 결 상 간격 하는 [0008]

신 ; 상 신 들 간 리 천 검 하여 상 리 천 시 신

생 하는 천 검 ; 상 신 상 신 들 직 한 직 신 변 하는

신 변 ; 포함할 수 다.

상 신 는: 상 복수 신 들 360° 상 신 들 개수 나눈 상 차[0009]

만 격시 할 수 다.

상 신 는: 상 복수 신 들 RZ(Return to Zero) 식 변 하 상 상[0010]

간격 할 수 다.

상 신 는: 각각 신 , 럭 신 리 신 고, 상 럭 신 상[0011]

리 신 타 에 라 상 신 상 RZ 식 변 한 RZ 신 , 상 RZ

신 시 RZ 신 하는 복수 플립플 들 포함하 , 상 복수 플립플 들에

는 복수 럭 신 들 간에 상 상 간격에 해당하는 상 차 가지 , 상 복수 플립플 들

에 는 복수 리 신 들 간에 상 상 간격에 해당하는 상 차 가질 수 다.

상 천 검 는: 상 신 들 상 연 신 들 리 동 한 타[0012]

에 비 하여, 상 앞 신 리 0 고 상 신 리 1

경우, 양 신 생 하고, 상 앞 신 리 1 고 상 신

리 0 경우, 신 생 할 수 다.

등록특허 10-1543704

- 8 -

상 천 검 는: 각각 상 신 들 상 연 신 들 , 상[0013]

앞 신 상 RZ 신 상 신 상 RZ 신

아 NAND 연산하는 복수 1 NAND 게 트들; 각각 상 신 들 상 연

신 들 , 상 앞 신 상 RZ 신 상 신 상

RZ 신 아 NAND 연산하는 복수 2 NAND 게 트들; 상 1 NAND 게 트들 신

아 NAND 연산하는 3 NAND 게 트; 상 2 NAND 게 트들 신 아 NAND 연산하는

4 NAND 게 트; 포함할 수 다.

상 신 변 는: 상 양 신 상 신 아 상 직 신 [0014]

상 직 신 시 직 신 하는 NOR 게 트 SR 래치 포함할 수 다.

상 신 는: 상 복수 신 들 RO(Return to One) 식 변 하 상 상[0015]

간격 할 수 다.


리 신 타 에 라 상 신 상 RO 식 변 한 RO 신 , 상 RO

신 시 RO 신 하는 복수 플립플 들 포함하 , 상 복수 플립플 들에

는 복수 럭 신 들 각각 상 상 간격에 해당하는 상 차 가지 , 상 복수 플립플 들에

는 복수 리 신 들 각각 상 상 간격에 해당하는 상 차 가질 수 다.






앞 신 상 RO 신 상 신 상 RO 신

아 NOR 연산하는 복수 1 NOR 게 트들; 각각 상 신 들 상 연 신

들 , 상 앞 신 상 RO 신 상 신 상 RO

신 아 NOR 연산하는 복수 2 NOR 게 트들; 상 1 NOR 게 트들 신

아 NOR 연산하는 3 NOR 게 트; 상 2 NOR 게 트들 신 아 NOR 연산하는 4

NOR 게 트; 포함할 수 다.

상 신 변 는: 상 양 신 상 신 아 상 직 신 [0019]

상 직 신 시 직 신 하는 NAND 게 트 SR 래치 포함할 수 다.

본 실시 에 직 변 는, 각각 신 , 럭 신 리 신 고, 상 [0020]

럭 신 상 리 신 타 에 라 상 신 RZ 식 변 한 RZ 신 , 상

RZ 신 시 RZ 신 하는 복수 플립플 들; 각각 상 연


RZ 신 아 NAND 연산하는 복수 1 NAND 게 트들; 각각 상 연 신

들 , 상 앞 신 상 RZ 신 상 신 상 RZ

신 아 NAND 연산하는 복수 2 NAND 게 트들; 상 1 NAND 게 트들 신

아 NAND 연산하는 3 NAND 게 트; 상 2 NAND 게 트들 신 아 NAND 연산하는 4

NAND 게 트; 상 3 NAND 게 트 신 상 4 NAND 게 트 신 아 직

신 상 직 신 시 직 신 하는 NOR 게 트 SR 래치 포

함하 , 상 복수 플립플 들에 는 복수 럭 신 들 간에 결 상 차 가지 , 상

복수 플립플 들에 는 복수 리 신 들 간에 상 결 상 차 가질 수 다.

본 실시 에 직 변 는, 각각 신 , 럭 신 리 신 고, 상 [0021]

럭 신 상 리 신 타 에 라 상 신 RO 식 변 한 RO 신 , 상

RO 신 시 RO 신 하는 복수 플립플 들; 각각 상 연

신 들 , 상 앞 신 상 RO 신 상 신 상

RO 신 아 NOR 연산하는 복수 1 NOR 게 트들; 각각 상 연 신


등록특허 10-1543704

- 9 -


아 NOR 연산하는 3 NOR 게 트; 상 2 NOR 게 트들 신 아 NOR 연산하는 4 NOR

게 트; 상 3 NOR 게 트 신 상 4 NOR 게 트 신 아 직

신 상 직 신 시 직 신 하는 NAND 게 트 SR 래치

포함하 , 상 복수 플립플 들에 는 복수 럭 신 들 간에 결 상 차 가지 ,

상 복수 플립플 들에 는 복수 리 신 들 간에 상 결 상 차 가질 수 다.

본 실시 에 신 치는, 복수 신 들 결 상 간격 하는[0022]

신 , 상 신 들 간 리 천 검 하여 상 리 천 시

신 생 하는 천 검 , 상 신 상 신 들 직 한 직 신 변

하는 신 변 포함하는 직 변 ; 상 직 신 채 실 보상하는 드라

; 상 신 아 상 신 가 가 는 간에 강 신 생 하고, 상 강 신

상 드라 는 신 에 첩시 는 프리-엠 시스 ; 포함할 수 다.

상 신 는: 상 복수 신 들 RZ(Return to Zero) 식 변 하 상 상[0023]

간격 할 수 다.


리 신 타 에 라 상 신 상 RZ 식 변 한 RZ 신 , 상 RZ

신 시 RZ 신 하는 복수 플립플 들 포함하 , 상 복수 플립플 들에

는 복수 럭 신 들 간에 상 상 간격에 해당하는 상 차 가지 , 상 복수 플립플 들

에 는 복수 리 신 들 간에 상 상 간격에 해당하는 상 차 가질 수 다.






앞 신 상 RZ 신 상 신 상 RZ 신

아 NAND 연산하는 복수 1 NAND 게 트들; 각각 상 신 들 상 연


RZ 신 아 NAND 연산하는 복수 2 NAND 게 트들; 상 1 NAND 게 트들 신

아 NAND 연산하는 3 NAND 게 트; 상 2 NAND 게 트들 신 아 NAND 연산하는

4 NAND 게 트; 포함할 수 다.

상 신 변 는: 상 양 신 상 신 아 상 직 신 [0027]

상 직 신 시 직 신 하는 NOR 게 트 SR 래치 포함할 수 다.

상 신 는: 상 복수 신 들 RO(Return to One) 식 변 하 상 상[0028]

간격 할 수 다.


리 신 타 에 라 상 신 상 RO 식 변 한 RO 신 , 상 RO

신 시 RO 신 하는 복수 플립플 들 포함하 , 상 복수 플립플 들에

는 복수 럭 신 들 각각 상 상 간격에 해당하는 상 차 가지 , 상 복수 플립플 들에

는 복수 리 신 들 각각 상 상 간격에 해당하는 상 차 가질 수 다.






앞 신 상 RO 신 상 신 상 RO 신

아 NOR 연산하는 복수 1 NOR 게 트들; 각각 상 신 들 상 연 신


등록특허 10-1543704

- 10 -


아 NOR 연산하는 3 NOR 게 트; 상 2 NOR 게 트들 신 아 NOR 연산하는 4

NOR 게 트; 포함할 수 다.

상 신 변 는: 상 양 신 상 신 아 상 직 신 [0032]

상 직 신 시 직 신 하는 NAND 게 트 SR 래치 포함할 수 다.

상 프리-엠 시스 는: 리 1에 하는 갖는 1 원단과 리 0에 하는 [0033]

갖는 2 원단 사 에 직 연결 1 NMOS 2 NMOS; 상 1 원단과 상 2

원단 사 에 직 연결 3 NMOS 4 NMOS 포함하 , 상 1 NMOS 상 4 NMOS는

상 양 신 아 개폐가 어 고, 상 2 NMOS 상 3 NMOS는 상 신

아 개폐가 어 수 다.

상 프리-엠 시스 는: 리 1에 하는 갖는 1 원단과 리 0에 하는 [0034]

갖는 2 원단 사 에 직 연결 1 PMOS 2 PMOS; 상 1 원단과 상 2

원단 사 에 직 연결 3 PMOS 4 PMOS 포함하 , 상 1 PMOS 상 4 PMOS는

상 양 신 아 개폐가 어 고, 상 2 PMOS 상 3 PMOS는 상 신

아 개폐가 어 수 다.

과

본 실시 에 , 직 에 어 럭 사 하여 량 낮 수 다.[0035]

본 실시 에 , 직 에 필 한 블 한 리 게 트 할 수[0036]

어 계 복 도 낮 수 다.

본 실시 에 , 직 과 에 생 는 신 하여 직 신 프리-[0037]

엠 시스함 간단한 블 프리-엠 시스 공할 수 다.

도 간단한

도 1 본 실시 에 직 변 시 블 도 다.[0038]

도 2는 본 실시 에 라 신 가 신 들 RZ 식 변 하 하는

과 하 한 시 도 다.

도 3 본 실시 에 신 나타내는 시 도 다.

도 4는 본 실시 에 라 천 검 가 신 들 간 리 천 검 하여 신

생 하는 과 하 한 시 도 다.

도 5는 본 실시 에 천 검 나타내는 시 도 다.

도 6 본 실시 에 라 신 변 가 신 직 신 변 하는 과

하 한 시 도 다.

도 7 도 8 본 실시 에 신 변 나타내는 시 도 다.

도 9 도 10 본 또 다 실시 에 신 변 나타내는 시 도 다.

도 11 본 다 실시 에 라 신 가 신 들 RO 식 변 하 하

는 과 하 한 시 도 다.

도 12는 본 다 실시 에 라 천 검 가 신 들 간 리 천 검 하여

신 생 하는 과 하 한 시 도 다.

도 13 본 다 실시 에 천 검 나타내는 시 도 다.

도 14는 본 다 실시 에 라 신 변 가 신 직 신 변 하는 과

하 한 시 도 다.

도 15 도 16 본 다 실시 에 신 변 나타내는 시 도 다.

등록특허 10-1543704

- 11 -

도 17 도 18 본 또 다 실시 에 신 변 나타내는 시 도 다.

도 19는 본 실시 에 신 치 시 블 도 다.

도 20 본 실시 에 프리-엠 시스 시 도 다.

도 21 본 다 실시 에 프리-엠 시스 시 도 다.

실시하 한 체 내

본 다 특징, 그리고 그것들 달 하는 첨 는 도 과 함께 상 하게 후술 는 실[0039]

시 참 하 해질 것 다. 그러나 본 하에 개시 는 실시 에 한 는 것 아니라

다 다양한 태 수 , 단지 본 실시 는 본 개시가 하도 하고, 본 하

는 술 야에 통상 지식 가진 에게 주 하게 알 주 해 공 는 것 , 본

청 항 주에 해 뿐 다.

만 지 않 라도, 여 사 는 든 어들( 술 과학 어들 포함) 한 래[0040]

술에 보편 술에 해 수 는 것과 동 한 미 가진다. 사 들에 해

어들 술 그리고/ 본 원 본문에 미하는 것과 동 한 미 갖는 것 해 수

고, 그리고 여 하게 아니 라도 개 거나 과도하게 식 해 지 않

것 다.

본 에 사 어는 실시 들 하 한 것 본 한하고 하는 것 아니다. 본[0041]

에 , 단수 문 에 특별 언 하지 않는 한 복수 도 포함한다. 에 사 는 '포함한다'

/또는 동사 다양한 들 들어, '포함', '포함하는', '포함하고', '포함하 ' 등 언

, , , 단계, 동 /또는 는 하나 상 다 , , , 단계, 동 /또

는 재 또는 가 하지 않는다. 본 에 ' /또는' 라는 어는 나열 들 각각 또

는 들 다양한 합 가리 다.

본 실시 에 , 직 변 는 럭 하여 직 하는 래 식과 달리 [0042]

신 에만 럭 하고 직 에는 럭 사 하여 수 다.

체 , 본 실시 에 직 변 는 복수 병 신 들 한 , [0043]

신 들 간 리 천 검 하여 신 생 하고, 신 직 신 변 하여

병 들 직 한다.

특 , 본 실시 에 직 에 사 는 는 리 게 트 므 그 계가[0044]

하 , 래 달리 럭 한 스 생 , 스 상 스 신 간 동 한

블 들 필 하지 않 문에 직 가 가능하다.

나아가, 본 실시 에 , 직 과 에 신 들 간 리 천 나타내[0045]

는 신 가 생 므 , 신 하여 직 신 프리-엠 시스함 간단한

블 프리-엠 시스 할 수 다.

하, 본 에 첨 도 들 참 하여 본 실시 들 상 하게 한다.[0046]

도 1 본 실시 에 직 변 (100) 시 블 도 다.[0047]

도 1에 도시 같 , 상 직 변 (100)는 신 (110), 천 검 (120) 신[0048]

변 (130) 포함할 수 다.

상 신 (110)는 복수 신 들(Data A 내지 D) 결 상 간격 할 수[0049]

다. 상 천 검 (120)는 상 신 들(Data A 내지 D) 간 리 천 검 하여

상 리 천 시 신 (TP, TN) 생 할 수 다. 상 신 변 (130)는 상 신

(TP, TN) 상 신 들 직 한 직 신 (DP) 변 할 수 다.

상 신 (110)는 상 복수 신 들(Data A 내지 D) 한 상 차만 격시 [0050]

할 수 다. 실시 에 , 상 신 (110)는 상 복수 신 들(Data A 내지

D) 360° 상 신 들 개수 나눈 상 차만 격시 할 수 다.

등록특허 10-1543704

- 12 -

들어, 도 1에 도시 같 , 4 개 신 들(Data A 내지 D) 하나 스트림 직[0051]

하는 경우, 상 신 (110)는 상 복수 신 들(Data A 내지 D) 90° 간격

격시 할 수 다.

참고 , 본 는 4:1 직 한 그 동 주 본 실시 하나, 상 직[0052]

변 (100) 직 는 에 한 지 않고 2:1 비 한 각 직 수 다.

본 실시 에 , 상 신 (110)는 복수 신 들(Data A 내지 D)[0053]

RZ(Return to Zero) 식 변 하 상 상 간격 할 수 다.

여 , RZ 식 란 신 하는 스가 항상 리 0에 해당하는 압 돌아가는 식[0054]

, 리 0에 해당하는 압 돌아갈 필 가 없는 NRZ(None Return to Zero) 식과 는 신

식 다.

마찬가지 , RO(Return to One) 식 신 하는 스가 항상 리 1에 해당하는 압[0055]

돌아가는 식 , 리 0에 해당하는 압 하는 RZ 또는 NRZ 식과 달리

리 1에 해당하는 압 한다.

도 2는 본 실시 에 라 신 (110)가 신 들(Data A 내지 D) RZ 식[0056]

변 하 하는 과 하 한 시 도 다.

도 2에 도시 같 , 상 신 (110)는 복수 신 들(Data A 내지 D) 결[0057]

상 간격, 90° 간격 순 하 , NRZ 식 상 신 들(Data A 내지 D)

RZ 식 변 할 수 다.

그 결과, 상 복수 신 들(Data A 내지 D) 1 신 (Data A), 2 신 (Data B),[0058]

3 신 (Data C) 그리고 4 신 (Data D) 순 90°씩 상 차 가지 열 수

다.

도 3 본 실시 에 신 (110) 나타내는 시 도 다.[0059]

도 3에 도시 같 , 본 실시 에 , 상 신 (110)는 복수 플립플 들[0060]

(111 내지 114) 포함하 , 각각 플립플 신 (D), 럭 신 (CLK) 리 신 (RST)

고, 상 럭 신 (CLK) 상 리 신 (RST) 타 에 라 상 신 (D) 상 RZ 식

변 한 RZ 신 (A, B, C, D), 상 RZ 신 시 RZ 신 (/A, /B,

/C, /D) 할 수 다.

, 각각 플립플 신 (D) 고 나 럭 신 (CLK)가 상 신 [0061]

하고, 리 신 (RST)가 리 0에 해당하는 신 하여 신 NRZ 식에 RZ

식 변 할 수 다.

또한, 상 복수 신 들(Data A 내지 D) 결 상 간격 하 해, 상 복수 플립[0062]

플 들(111 내지 114)에 는 복수 럭 신 들(CLK) 간에 상 상 간격에 해당하는 상 차(

컨 , 도 3 경우 90°) 가지 , 상 복수 플립플 들(111 내지 114)에 는 복수 리 신 들

(RST) 간에 상 상 간격에 해당하는 상 차( 컨 , 도 3 경우 90°) 가질 수 다.

상 천 검 (120)는 상 신 들(Data A 내지 D) 간 리 천 검 하여 상 [0063]

리 천 시 신 (TP, TN) 생 할 수 다.

본 실시 에 , 상 천 검 (120)는 상 신 들(Data A 내지 D) 상[0064]

연 신 들 리 동 한 타 에 비 하여, 상 앞 신 리 0

고 상 신 리 1 경우, 양 신 (TP) 생 하고, 상 앞

신 리 1 고 상 신 리 0 경우, 신 (TN) 생 할 수

다.

도 4는 본 실시 에 라 천 검 (120)가 신 들(Data A 내지 D) 간 리 천[0065]

검 하여 신 (TP, TN) 생 하는 과 하 한 시 도 다.

등록특허 10-1543704

- 13 -

실시 에 , 상 천 검 (120)는 결 상 간격 RZ 식 신 들(Data[0066]

A 내지 D) 에 상 순 동 한 타 에 신 씩 리 비 할 수 다.

들어, 도 4 참 하 , 상 천 검 (120)는 4 신 (Data D) 1 신[0067]

(Data A) 리 비 하고, 그 다 1 신 (Data A) 2 신 (Data B) 리

비 하고, 그 다 2 신 (Data B) 3 신 (Data C) 리 비 하고,

그 다 3 신 (Data C) 4 신 (Data D) 리 비 하는 식 상

신 들(Data A 내지 D) 상 순 신 들 리 동 한 타 에 비 할

수 다.

그리고, 상 천 검 (120)는 상 앞 신 리 0 고 상 신 [0068]

리 1 경우, 양 신 (TP) 생 하고, 상 앞 신 리 1 고 상

신 리 0 경우, 신 (TN) 생 할 수 다.

들어, 도 4 참 하 , 맨 처 비 는 4 신 (Data D) 1 신 (Data A)는 리[0069]

각각 0 1 므 , 상 천 검 (120)는 양 신 (TP) 생 할 수 다.

그러고 나 , 째 비 는 1 신 (Data A) 2 신 (Data B)는 리 [0070]

1 므 , 상 천 검 (120)는 신 생 하지 않는다. 마찬가지 , 째 째 비 는

2 신 (Data B), 3 신 (Data C) 4 신 (Data D) 역시 리 1

므 신 는 생 지 않는다.

그 , 다 째 비 는 4 신 (Data D) 1 신 (Data A)는 리 각각 1 [0071]

0 므 , 상 천 검 (120)는 신 (TN) 생 할 수 다.

같 식 상 천 검 (120)는 상 신 들(Data A 내지 D)에 하여 상 순[0072]

개씩 리 비 하여 리 천 나타내는 양 신 (TP, TN) 생 할 수

다.

도 5는 본 실시 에 천 검 (120) 나타내는 시 도 다.[0073]

본 실시 에 , 상 천 검 (120)는 NAND 게 트들 합 수 다.[0074]

들어, 도 5에 도시 같 , 상 천 검 (120)는 각각 상 신 들(Data A 내지[0075]

D) 상 연 신 들 , 상 앞 신 RZ 신 상

신 RZ 신 아 NAND 연산하는 복수 1 NAND 게 트들(121), 각각 상

신 들(Data A 내지 D) 상 연 신 들 , 상 앞 신

RZ 신 상 신 RZ 신 아 NAND 연산하는 복수

2 NAND 게 트들(122), 상 1 NAND 게 트들(121) 신 아 NAND 연산하는 3 NAND 게

트(123), 상 2 NAND 게 트들(122) 신 아 NAND 연산하는 4 NAND 게 트(124)

포함할 수 다.

같 , 상 천 검 (120)는 상 신 (110) 복수 신 들(Data A[0076]

내지 D) RZ 신 (A, B, C, D) RZ 신 (/A, /B, /C, /D) 아 리 천

검 하여 신 (TP, TN) 생 할 수 다.

상 신 변 (130)는 상 신 (TP, TN) 신 들(Data A 내지 D) 직 한 직 [0077]

신 (DP) 변 할 수 다.

도 6 본 실시 에 라 신 변 (130)가 신 (TP, TN) 직 신 (DP) 변[0078]

하는 과 하 한 시 도 다.

도 6에 도시 같 , 상 신 변 (130)는 상 천 검 (120) 신 (TP, TN) [0079]

아 복수 병 신 들(Data A 내지 D) 직 한 직 신 (DP) 할 수 다.

술한 같 , 양 신 (TP)는 상 연 신 들 간 리 0에 1 천[0080]

등록특허 10-1543704

- 14 -

는 타 보 가지 , 신 (TN)는 상 연 신 들 간 리 1에 0

천 는 타 보 가지므 , 상 신 변 (130)는 상 양 신 (TP, TN)

직 신 (DP) 상 직 신 시 직 신 (DN) 생 할 수 다.

본 실시 에 , 상 신 변 (130)는 SR 래치 하여 양 신 (TP,[0081]

TN) 직 신 직 신 (DP, DN) 생 할 수 다.

도 7 도 8 본 실시 에 신 변 (130) 나타내는 시 도 다.[0082]

상 신 변 (130)는 양 신 (TP, TN) 아 직 신 직 [0083]

신 (DP, DN) 하는 SR 래치 포함할 수 다.

, 도 7에 도시 같 , 상 신 변 (130)는 NOR 게 트들 SR 래치 포함할 수[0084]

, NOR 게 트 SR 래치 PMOS NMOS 하 도 8 같 수 다.

도 9 도 10 본 또 다 실시 에 신 변 (130) 나타내는 시 도[0085]

다.

도 9 도 10에 도시 신 변 (130)는 도 7 도 8에 도시 3-스택 NOR 게 트 SR 래치[0086]

달리, 2-스택 NMOS 만 신 (TP, TN) 고 개 들 포함한다.

같 , 상 신 변 (130)는 다양한 SR 래치 통해 양 신 (TP, TN)[0087]

아, 병 신 들(Data A 내지 D) 간 리 천 에 한 보 직 신

직 신 (DP, DN) 생 할 수 다.

술한 같 , 본 실시 에 직 변 (100)는 병 신 들(Data A 내지 D) 상 [0088]

에만 럭 하고, 직 에는 리 게 트 사 하여 럭 사 함

복 도 감 시 고 량 수 다.

앞 한 본 실시 에 직 변 (100)는 복수 병 신 들(Data A 내지 D) RZ[0089]

식 변 하 상 한 , 상 RZ 식 신 들(Data A 내지 D) 양

신 (TP, TN) 생 하고, 신 (TP, TN) 직 신 직 신 (DP,

DN) 변 하 다.

그러나, 후술하는 본 다 실시 에 , 상 직 변 (100)는 복수 병 신 들(Data[0090]

A 내지 D) RZ 식 아닌 RO 식 변 하 상 하고, 상 RO 식 신 들

(Data A 내지 D) 양 신 (TP, TN) 생 하고, 신 (TP, TN) 직 신

직 신 (DP, DN) 변 할 수 다.

도 11 본 다 실시 에 라 신 (110)가 신 들 RO 식 변 하 [0091]

하는 과 하 한 시 도 다.

본 다 실시 에 , 상 신 (110)는 도 2 실시 마찬가지 복수 [0092]

신 들(Data A 내지 D) 결 상 간격, 90° 간격 순 하 , NRZ 식 상

신 들(Data A 내지 D) RO 식 변 할 수 다.

그 결과, 도 11에 도시 같 , 상 신 들(Data A 내지 D) 1 내지 4 신 (Data A[0093]

내지 D) 순 90°씩 상 차 가지 열 , 리 1에 해당하는 압 하여 스

가 다.

실시 에 , 상 신 (110)는 복수 플립플 들(111 내지 114) 포함할 수 나, [0094]

상 플립플 압 리 0에 해당하는 압 아니라 리 1에 해당하는 압 계

어야 한다.

들어, 상 신 (110)는 복수 플립플 들(111 내지 114) 포함하 , 각각 신[0095]

(D), 럭 신 (CLK) 리 신 (RST) 고, 상 럭 신 (CLK) 상 리 신 (RST) 타 에

등록특허 10-1543704

- 15 -

라 상 신 (D) RO 식 변 한 RO 신 , 상 RO 신 시 RO

신 할 수 다.

경우에도, 상 복수 플립플 들(111 내지 114)에 는 복수 럭 신 들(CLK) 각각 상 상 간[0096]

격( 컨 , 도 11 경우 90°)에 해당하는 상 차 가지 , 상 복수 플립플 들(111 내지 114)에

는 복수 리 신 들(RST) 역시 각각 상 상 간격( 컨 , 도 11 경우 90°)에 해당하는 상 차 가질

수 다.

실시 에 도, 상 천 검 (120)는 신 들(Data A 내지 D) 상 연 [0097]

신 들 리 동 한 타 에 비 하여 신 (TP, TN) 생 할 수 다. 그러나, 술한 본

실시 에 천 검 (120) 달리, 다 실시 에 천 검 (120)는 상 앞 신

리 1 고 상 신 리 0 경우, 양 신 (TP) 생 하고,


(TN) 생 한다.

도 12는 본 다 실시 에 라 천 검 (120)가 신 들(Data A 내지 D) 간 리 천[0098]

검 하여 신 (TP, TN) 생 하는 과 하 한 시 도 다.

도 12에 도시 같 , 본 다 실시 에 천 검 (120)는 결 상 간격 [0099]

RO 식 신 들(Data A 내지 D) 에 상 순 동 한 타 에 신 씩 리 비 할

수 다.

그리고, 상 천 검 (120)는 상 앞 신 리 1 고 상 신 [0100]

리 0 경우, 양 신 (TP) 생 하고, 상 앞 신 리 0 고 상

신 리 1 경우, 신 (TN) 생 할 수 다.

들어, 도 12 참 하 , 맨 처 비 는 4 신 (Data D) 1 신 (Data A)는 [0101]

리 각각 1 0 므 , 상 천 검 (120)는 양 신 (TP) 생 할 수 다. 그 ,

다 째 비 는 4 신 (Data D) 1 신 (Data A)는 리 각각 0 1 므

, 상 천 검 (120)는 신 (TN) 생 할 수 다.

실시 에 , 도 12에 도시 같 , 상 양 신 (TP, TN) 역시 리 1에 해당하[0102]

는 압 스가 다.

도 13 본 다 실시 에 천 검 (120) 나타내는 시 도 다.[0103]

술한 본 실시 에 천 검 (120)는 NAND 게 트들 합 었 나, 다 실시[0104]

에 천 검 (120)는 NOR 게 트들 합 수 다.

들어, 도 13에 도시 같 , 본 다 실시 에 천 검 (120)는, 각각 상 [0105]

신 들(Data A 내지 D) 상 연 신 들 , 상 앞 신 RO

신 상 신 RO 신 아 NOR 연산하는 복수 1 NOR 게

트들(125), 각각 상 신 들(Data A 내지 D) 상 연 신 들

, 상 앞 신 RO 신 상 신 RO 신 아

NOR 연산하는 복수 2 NOR 게 트들(126), 상 1 NOR 게 트들(125) 신 아 NOR 연산

하는 3 NOR 게 트(127), 상 2 NOR 게 트들(126) 신 아 NOR 연산하는 4 NOR

게 트(128) 포함할 수 다.

같 , 본 다 실시 에 천 검 (120)는 상 신 (110) 복수 [0106]

신 들(Data A 내지 D) RO 신 (A, B, C, D) RO 신 (/A, /B, /C, /D)

아 리 천 검 하여 신 (TP, TN) 생 할 수 다.

도 14는 본 다 실시 에 라 신 변 (130)가 신 (TP, TN) 직 신 (DP)[0107]

변 하는 과 하 한 시 도 다.

등록특허 10-1543704

- 16 -

도 14에 도시 같 , 상 신 변 (130)는 리 1에 해당하는 압 스가 [0108]

양 신 (TP, TN) 다시 리 0에 해당하는 압 스가 는 직

신 (DP) 상 직 신 시 직 신 (DN) 생 할 수 다.

도 15 도 16 본 다 실시 에 신 변 (130) 나타내는 시 도[0109]

다.

술한 실시 같 , 실시 에 신 변 (130)도 SR 래치 하여 양 신[0110]

(TP, TN) 직 신 직 신 (DP, DN) 생 할 수 다.

그러나, NOR 게 트 SR 래치 사 하는 실시 달리, 본 다 실시 는 NAND 게 트[0111]

SR 래치 사 할 수 , NAND 게 트 SR 래치 PMOS NMOS 하 도 16 같

수 다.

도 17 도 18 본 또 다 실시 에 신 변 (130) 나타내는 시 도[0112]

다.

도 17 도 18에 도시 신 변 (130)는 도 15 도 16에 도시 3-스택 NAND 게 트 SR 래[0113]

치 달리, 2-스택 PMOS 만 신 (TP, TN) 고 개 들 포함한다.

같 , 상 신 변 (130)는 다양한 SR 래치 통해 양 신 (TP, TN)[0114]

아, 병 신 들(Data A 내지 D) 간 리 천 에 한 보 직 신

직 신 (DP, DN) 생 할 수 다.

도 19는 본 실시 에 신 치(1000) 시 블 도 다.[0115]

도 19에 도시 같 , 상 신 치(1000)는 직 변 (100), 드라 (200) 프리-엠[0116]

시스 (300) 포함할 수 다.

상 신 치(1000)는 술한 본 실시 에 직 변 (100) 포함할 수 다. , 상[0117]

직 변 (100)는 복수 신 들(Data A 내지 D) 결 상 간격( 컨 , 도 19 경우 90

°) 하는 신 (110), 상 신 들(Data A 내지 D) 간 리 천

검 하여 상 리 천 시 신 (TP, TN) 생 하는 천 검 (120), 상 신 (TP,

TN) 상 신 들 직 한 직 신 (DP) 변 하는 신 변 (130) 포함하여, 상

복수 병 신 들(Data A 내지 D) 하나 직 스트림(DP) 변 할 수 다.

상 드라 (200)는 상 직 신 (DP) 채 실 보상한다. 들어, 상 드라[0118]

(200)는 상 신 치(1000) 단에 비 어 신 압 지한 채 량

가시 신 워 는 능 수행할 수 다. 또한, 상 드라 (200)는 상

신 치(1000) 피 스 50 Ω 매칭시 는 피 스 매칭 능도 수행할 수 다.

상 프리-엠 시스 (300)는 상 드라 (200) 신 고주 역 스 하여 프리-엠 시[0119]

스 능 수행한다.

본 실시 에 , 상 프리-엠 시스 (300)는 상 직 변 (100) 신 아[0120]

상 신 가 가 는 간에 강 신 생 하고, 상 강 신 상 드라 (200)

는 신 에 첩시킬 수 다. 다시 말해, 상 프리-엠 시스 (300)는 신 (DP, DN) 프리-

엠 시스에 상 직 변 (100)가 생 한 신 (TP, TN) 할 수 다.

도 20 본 실시 에 프리-엠 시스 (300) 시 도 다.[0121]

도 20에 도시 프리-엠 시스 (300)는 술한 본 실시 에 직 변 ( , RZ 식 [0122]

신 들 직 하는 도 2 내지 도 10 직 변 )(100)에 생 양 신 (TP, TN)

하여 프리-엠 시스 한 강 신 (OUTP, OUTN) 생 한다.

등록특허 10-1543704

- 17 -

도 20에 도시 같 , 상 프리-엠 시스 (300)는 리 1에 하는 갖는 1 원단(VD[0123]

D)과 리 0에 하는 갖는 2 원단(GND) 사 에 직 연결 1 스 칭

(311) 2 스 칭 (312), 그리고 상 1 원단(VDD)과 상 2 원단(GND) 사 에 직

연결 3 스 칭 (313) 4 스 칭 (314) 포함할 수 다.

그리고, 상 1 스 칭 (311) 상 4 스 칭 (314)는 양 신 (TP) 아 개폐가[0124]

어 고, 상 2 스 칭 (312) 상 3 스 칭 (313)는 신 (TN) 아 개폐

가 어 수 다.

실시 에 , 상 1 내지 4 스 칭 (311 내지 314)는 NMOS 어, 상 신 (TP,[0125]

TN)가 게 트에 가 어 1 원단(VDD) 2 원단(GND) 통해 강 신 (OUTP, OUTN)

할 수 다.

도 21 본 다 실시 에 프리-엠 시스 (300) 시 도 다.[0126]

도 21에 도시 프리-엠 시스 (300)는 술한 본 다 실시 에 직 변 ( , RO 식 [0127]

신 들 직 하는 도 11 내지 도 18 직 변 )(100)에 생 양 신 (TP,

TN) 하여 프리-엠 시스 한 강 신 (OUTP, OUTN) 생 한다.

도 21에 도시 같 , 상 프리-엠 시스 (300)는 리 1에 하는 갖는 1 원단(VD[0128]

D)과 리 0에 하는 갖는 2 원단(GND) 사 에 직 연결 1 스 칭

(321) 2 스 칭 (322), 그리고 상 1 원단(VDD)과 상 2 원단(GND) 사 에 직

연결 3 스 칭 (323) 4 스 칭 (324) 포함할 수 다.

그리고, 상 1 스 칭 (321) 상 4 스 칭 (324)는 양 신 (TP) 아 개폐가[0129]

어 고, 상 2 스 칭 (322) 상 3 스 칭 (323)는 신 (TN) 아 개폐

가 어 수 다.

실시 에 , 상 1 내지 4 스 칭 (321 내지 324)는 PMOS 어, 상 신 (TP,[0130]

TN)가 게 트에 가 어 1 원단(VDD) 2 원단(GND) 통해 강 신 (OUTP, OUTN)

할 수 다.

상 프리-엠 시스 (300)에 해 생 강 신 (OUTP, OUTN)는 상 드라 (200) 는 신[0131]

, 직 신 직 신 (DP, DN)에 첩 어 프리-엠 시스가 수행 수 다.

같 , 본 실시 에 상 프리-엠 시스 (300)가 직 과 에 생 는 신[0132]

(TP, TN) 하여 신 프리-엠 시스하므 , 신 스 에지 검 하 한 별도

블 필 하지 않아 프리-엠 시스 한 블 간단하게 할 수 , 프리-엠 시스 스

지 단순 통해 신 치(1000) 체 량 가 수 다.

상에 실시 통해 본 하 나, 실시 는 단지 본 사상 하 한 것 [0133]

에 한 지 않는다. 통상 술 는 술한 실시 에 다양한 변 가해질 수 해할 것 다. 본

는 첨 특허청 해 통해 만 해진다.

100: 직 변[0134]

110: 신

111, 112, 113, 114: 플립플

120: 천 검

등록특허 10-1543704

- 18 -

121: 1 NAND 게 트들

122: 2 NAND 게 트들

123: 3 NAND 게 트

124: 4 NAND 게 트

125: 1 NOR 게 트들

126: 2 NOR 게 트들

127: 3 NOR 게 트

128: 4 NOR 게 트

130: 신 변

200: 드라

300: 프리-엠 시스

311, 321: 1 스 칭

312, 322: 2 스 칭

313, 323: 3 스 칭

314, 324: 4 스 칭

Data A: 1 신

Data B: 2 신

Data C: 3 신

Data D: 4 신

TP: 양 신

TN: 신

DP: 직 신

DN: 직 신

VDD: 1 원단

GND: 2 원단

등록특허 10-1543704

- 19 -

도

도 1

도 2

등록특허 10-1543704

- 20 -

도 3

등록특허 10-1543704

- 21 -

도 4

등록특허 10-1543704

- 22 -

도 5

도 6

등록특허 10-1543704

- 23 -

도 7

도 8

도 9

등록특허 10-1543704

- 24 -

도 10

도 11

등록특허 10-1543704

- 25 -

도 12

등록특허 10-1543704

- 26 -

도 13

도 14

등록특허 10-1543704

- 27 -

도 15

도 16

도 17

등록특허 10-1543704

- 28 -

도 18

도 19

등록특허 10-1543704

- 29 -

도 20

도 21

등록특허 10-1543704

- 30 -

(19) 대한민국특허청(kr)tera.yonsei.ac.kr/publication/pdf/patr_2015_sgkim_kor_0805-1.pdf ·...

Documents