1ausgewählte themen des analogen schaltungsentwurfs analog-digital wandler integrating single-slope...

1 Ausgewählte Themen des analogen Schaltungsentwurfs

Analog-Digital Wandler

Integrating single-slope and dual-slope ADCs Integrator 1, 2 Komparator einfach und getaktet Ladungsinjektion Rauschen Flash ADC ADC basiert auf sukzessiven Approximationen Current-mode DAC Matching Charge redistribution ADC Subranging ADCs Fehlerkorrektur Zyklischer ADC Sigma-Delta ADC Switched capacitors Multiply by 2 Schaltung


ADC Eigenschaften ADC Eigenschaften: 1) Geschwindigkeit 2) Genauigkeit (Accuracy) max Signal / max (INL, DNL, Noise) 3) Leistungsverbrauch 4) Auflösung (Resolution) (number of output bits)

0 1 2 3 Vin

Vin

Vin

DNL

Code

Analoges Mittelwert für Code 0

Vin-Code*Slope Perfekt

Realistisch


Flash ADC Schnell Hoher Leistungsverbrauch ~ SNR3

KL

Ain

Dout

Flash ADC

KomparatorWiderstände


Einfacher komparator Geschwindigkeit ~ Ibias/C Fehlerquelle: Mismatch zwischen

Transistoren

InN InP Out


Matching

Matching hängt von Transistorfläche ab!

)('ThGSox VV

L

WCI

)4

(4

4 ' ThiGSox

VV

L

WCI

2/4 ThiThi VV

WLVThi ~


Komparator mit Offset-Kompensation

Vref

Vsig

Vth

f1a

f1

f2

C



Vref

Vsig

Vth

f1a=1

f1=1

f2

C

Vref+Voffs

Vth

Rückkopplung!



Vref

Vsig

Vth

f1a

f1

f2

C

Vref+Voffs

Vth



Vref

Vsig

Vth

f1a

f1

f2=1

C

Vref+Voffs+(Vsig-Vth)

Vsig


Ladungsinjektion

N N


Ladungsinjektion

N N

THGSoxch VVWLCQ ''

THsigGoxch VVVWLCQ ''


Kompensierung von Ladungsinjektion

Vref

Vsig

Vth

f1a

f1

f2

C

A

BC



Vref

Vsig

Vth

f1a=1

f1=1

f2

C

Vref

Vth

A

BC



Vref

Vsig

Vth

f1a

f1=1

f2

C

A

BC

Vref-QC/C

Vth



Vref

Vsig

Vth

f1a

f1

f2

C

A

BC

Vref-QC/C-QA/Cp

Vth-QA/Cp Cp



Vref

Vsig

Vth

f1a

f1

f2=1

C

A

BC

Vref-QC/C+(Vsig-Vth)

Vsig Cp


Zweistufiger Komparator

Vref

f1aa=1Vref

Vref

Vsig

Vth

f1a=1

f1=1

f2

C

Vref

Vth

A

BC

C2

D



Vref

f1aa=1Vref

Vref

Vsig

Vth

f1a

f1=1

f2

C

A

BC

Vref-QC/C

VthC2

D



Vref

f1aaVref-QD/C2

Vref

Vsig

Vth

f1a

f1=1

f2

C

A

BC

Vref-QC/C

VthC2

D



Vref

f1aaVref-QD/C2-A1(Vsig-Vth)

C2

D

Vref

Vsig

Vth

f1a

f1

f2=1

C

A

BC

Vref-QC/C+(Vsig-Vth)

Vsig Cp


Volldifferentieller Komparator

f1aaVsigP

VthP

f1a

f1

f2

VsigN

VthN f1

f2f1a f1aa


Komparator mit positiver Rückkopplung

VsigP

VthP

f1a

f1

f2

VsigN

VthN f1

f2f1a

f1aa

f1aaf2a

f2a f2a


Rauschen

Die Zahl der Freiheitsgrade eines Systems spielt in der Thermodynamik eine Rolle, da sich die Energie gleichmäßig auf die einzelnen Freiheitsgrade verteilt

2

2

1CuE kTE

2

1

kTuCE2

1

2

1 2

C

kTu 2

Ein Freiheitsgrad!

http://de.wikipedia.org/wiki/Thermodynamik

http://de.wikipedia.org/wiki/Energie


Single-Slope ADCs Einfach Gute Genauigkeit Langsam

CVIn

Ramp

AND

Clk

CNT

VIn Ramp

Zeit wird “gezählt”


Integrating single-slope ADCs

AC

-Vin

Thr AND

Clk

CNT

R

C

T

v

RC

V

T

V inth Zeit wird “gezählt”

Thr

Vout

Vout


Integrating dual-slope ADC

A

-Vin

Ref

AND

Clk

CNT

R

C

T

vRC

V

T

V in1

max

RC

V

T

V ref2

max

ref

in

V

V

T

T

1

2

CThr

Zeit wird “gezählt”

Thr

Vout

T1 T2


Integrator

A

C

A

C

A

C

A

C

AT

COL ZA 1

AAOL 2

CC

F ZA

AZA ~

1

dttiC

tiCD

tv ininout )(1

)(1

)(

A

C

dttvRC

tv inout )(1

)(


Stromquelle als Last

Spannungsverstärkung ist größer für kleinere Biasströme

Ids

Vds

sat

sat

I

LE

Vdssat

22 thgsox

dssat VVL

WCI

thgsdssat VVV

ds

satds I

LER

thgsoxgs

dssatm VV

L

WC

dV

dIg

2dssatm

ds

VgI

dssat

dsm V

Ig

2

Vgs1

Vgs2

Vgs3

2

2 dssatox

dssat VL

WCI

Vgs<Vt

dssat

satdsm V

LERgA

2


Stromquelle als Last

V

IVin

Vout

dssatLVV min

dsLmRgA

dsLmLmmL

mLdsLm Rg

I

Vg

g

gRgA min

2

1

TL


„Common-Source“ Verstärker

01)))1(()(()(2 gdmfgdfddfdgfgdg CRgCRCCRsCCCCCCRRs

1)))1(()(()(

)/1(2

gdmfgdfddfdgfgdg

mfgdm

CRgCRCCRsCCCCCCRRs

gsCRRgEingang

Ausgang

Rg

Rd||Rds

Cg

Cf

Cd

)(1

)11(

)(1

22

ssasa

g

C

RgRs m

f

dmgout Guu


Integrator (Rg, Rd -> )

01)))1(()(()(2 gdmfgdfddfdgfgdg CRgCRCCRsCCCCCCRRs

1)))1(()(()(

)/1(2

gdmfgdfddfdgfgdg

mfgdm

CRgCRCCRsCCCCCCRRs

gsCRRgEingang

Ausgang

Rg

Rd||Rds

Cg

Cf

Cd

)(1

)11(

)(1

22

ssasa

g

C

RgRs m

f

dmgout Guu

)1)(

(

1

m

dfdgfgf g

CCCCCCsC


ADC basiert auf sukzessiven Approximationen

DACK

Ain

D?

DAC

Komparator


ADC basiert auf sukzessiven Approximationen - Algorithmus

i=1VDA=Vref/2

VDA=VDA+Ref/2i+1 VDA=VDA-Ref/2i+1

B(n-i) = 0B(n-i) = 1

i = i +1

neinVin>VDA

ja


DAC – Realisierung mit Stromquellen

KL

Din

Aout


DAC - Matching

KL

Din

Aout

)('ThGSox VV

L

WCI

)( ThGS

Th

VV

dV

I

dI

L

WC

I

dV

I

dIox

Th

WLdVTh /1~


Realisierung der Logik

DACK

Ain

D?

DACK

Ain

D?

1

Schieberegister

Latch

Kombinatorische Logik


ADC basiert auf sukzessiven Approximationen – Algorithmus2

i=1VDA=Vref/2

Vin=Vin-Ref/2i+1 Vin=Vin+Ref/2i+1

B(n-i) = 0B(n-i) = 1

i = i +1

neinVin>Vref/2

ja


ADC mit gewichteten Kondensatoren

KCC2C4C8C

Vin Vref



KCC2C4C8C

Vin Vref

0

Vin



KCC2C4C8C

Vin Vref

-Vin

0

1



KCC2C4C8C

Vin Vref

-Vin+Vre/2

Vref

0 oder 1



KCC2C4C8C

Vin Vref

-Vin+Vre/2

Vref

0!



KCC2C4C8C

Vin Vref

-Vin

Vref

1



KCC2C4C8C

Vin Vref

-Vin+Vref/4

0

0 oder 1



KCC2C4C8C

Vin Vref

-Vin+Vref/4

0

1



KCC2C4C8C

Vin Vref

-Vin+Vref/4+Vref/8

0

0 oder 1



KCC2C4C8C

Vin Vref

-Vin+Vref/4+Vref/8

0

1



KCC2C4C8C

Vin Vref

-Vin+Vref/4+Vref/8

0

0 oder 1



KCC2C4C8C

Vin Vref

-Vin+Vref/4+Vref/8

0

1



KCC2C4C8C

Vin Vref

-Vin+Vref/4+Vref/8

0

1

ADC = 0111


Zyklische AD Konversion - Algorithmus

i=1

Vin=2(Vin-Ref/4) Vin=2(Vin+Ref/4)

B(n-i) = 0B(n-i) = 1

i = i +1

neinVin>0

ja


4-bit Subranging ADC

SH 2bit ADC 2bit DAC

+

2bit ADC

0 1 2 3

X4

ErrRNRNIn LSBLSB 21 )(4

4/)4/( 21 ErrRNNIn LSB

Ain

N1 N2

Vin, Vdac

Vinx

x-

+

Vin

Err



2bit ADC 2bit DAC 2bit ADC

X4



0 1 2 3 Vin

Err

x-

+

x

Vin

Vin, Vdac



2bit ADC 2bit DAC 3bit ADC

X2



0 1 2 3 Vin

Err

x-

+

x

Vin

Vin, Vdac



1.5bit ADC 1.5bit DAC 1.5bit ADC

-1 0 1

X2x-

+

Vin

x

VinErrRNRNIn LSBLSB 21 )(2


Vin, Vdac


Algorithmischer ADC

1.5bit ADC 1.5bit DAC

X2x-

+

x

Vin

Vin

-1 0 1

Vin, Vdac


Algorithmischer ADC

1bit ADC 1bit DAC

0 1

X2x-

+

x

Vin

Vin

ErrRbRbRbA nn 021 ...))2)((

Vin, Vdac


- ADC

1bit ADC 1bit DAC

0 1

x-

+

Vin

ErrRbRbNA N 01 ...

12 nN

x

Vin

Half range

Vin, Vdac


- ADC

1bit ADC 1bit DAC


Switched Capacitor

f1 f2

V1 V2

V1 V2


Switched Capacitor

f1 f2

V1 V2

f1 f2

V1 V2

Q=V1XC Q=V2XC ΔQ=(V1-V2)XC

<I>=(V1-V2)XCXfCK


Kondensator und parasitäre Kapazitäten

TB

T

B

f1 f2

T

B<I>=(V1-V2)X(C+CT)XfCK


Ladungspumpe

f1 f1

f2 f2

V1 V2

V2* V2*


Ladungspumpe

f1 f1

f2 f2

V1 V2

V2* V2*

f1 f1

f2 f2

V1V2

V2* V2*

Q=(V1-V2)C

1/R=C


Negativer Widerstand

f1 f2

f2 f1

V1 V2

V2* V2*



f1 f2

f2 f1

V1 V2

V2* V2*

f1 f2

f2 f1

V1 V2

V2* V2*

Q=(V1-V2)CQ=(V1-V2)C

1/R=-C



V1 V2

V2* V2*

1/R=-C

V1 V2

V2* V2*


Verstärker – Switched Capacitor

inV outV

2C

1C

1f

2f

1f2f

2f

inout VC

CV

2

1

inV outV

2C

1C

1f

2f

1f2f

2f

inV outV

1C

1f

2f

1f2f

2f


SC – Multiply by two circuit

Vin Ck1

Ck1

Ck1del

Ck2

Ck2 Ck1

Ck1del

Ck2

2Vin

Vout



Q

Q

0V

Vin



2Q

0V

Vin

0V

2Vin



2Q

0V

Vin

0V

2Vin

Floating switches


Constant Resistance Floating Switch

0

Vdd

0

Vin Vin

Q Q

Vin+Vdd

Principle

Off State On State



Q

On: VddOff: Vdd+Vin

Off: 0On: Vdd+Vin

Off: VddOn: Vdd+Vin

On: VddOff: Vdd

Gate: 2VddGate: Vdd

Gate: VddGate: Vin

On: VinOff: Vin

On: VinOff: 0

Gate: Vdd+VinGate: 0

Practical implementation of switches

Wich gate voltages do we need to control the transistors?



Q

OnB

2Vdd

Vdd

Vdd

0

Vdd

On

OnB OnB

How to generate the gate voltages?

Practical implementation of switch drivers

Level shifter!



Q

OnB

2Vdd

Vdd

Vdd

0

Vdd

On

OnB OnB

Where to connect wells?

Level shifter!



0-Vdd

2Vdd-Vdd

Vdd-2Vdd

Vdd-0

2Vdd-Vdd

Vdd-2Vdd

In

Out

Implementation of the level shifter


Subtraction of Reference Voltage

Vin Ck1

Ck1

Ck1del

Ck2

Ck2 Ck1

Ck1del

Ck2

2Vin+aVref-bVref

-Vref +Vref

Vout


ADC Cell

Vin Ck1

Ck1

Ck1del

Ck2

Ck2

-Vref +Vref-Vref/4

+Vref/4

Ld=Ck2

En -Vref

En +Vref

Vout


Pipeline and Cyclic ADC

Ck1 Ck2 Ck1 Ck2 Ck1 Ck2 Ck1 Ck2

Ck1 Ck2

S

In

InPipeline

Cyclic Needs two iputs and sample signal


Cyclic ADC Cell

Ck1

Ck1del

SB

Ck2

-Vref +Vref

VinS

S S

SVin

Ck2

To Comp

Ck2

Comp


Cyclic ADC Cell

Ck1

Ck1delCk2

-Vref +Vref

Ck2

1


Cyclic ADC Cell

1


Cyclic ADC Cell

-Vref +Vref

2


Cyclic ADC Cell

2


Cyclic ADC Cell

-Vref +Vref

4


Schnellere Schaltung

1



-Vref +Vref

2



-Vref +Vref

4



-Vref +Vref

8


Cyclic ADC Cell with parallel S+A

Vin

Ck1

Ck2

-Vref +Vref

Ck2

Ck1del

VinS

S

SB

In Ck2

Ck1

Ck1

Ck2del

S

In

-Vref +VrefCk2

Comp

Ck1

Comp

To Comp


Types of Amplifier

Single Input, Single Output

Fully Differential

Pseudo-Differential


Fully Differential Amplifier with CM Feedback

InPInN CMOutP OutN OutPOutN

CM FeedbackFolded Cascode Amplifier


3-Stage Pseudo-Differential Amplifier

InPInN CM

OutNOutP


Symmetry of the Differential CircuitVinP

Ck1

Ck2

-Vref +Vref

Ck2

Ck1del

VinPS

S SB

InP Ck2

Ck1

Ck1

Ck2del

S

InP

-Vref +Vref

To Comp

VinN

Ck1

Ck2Ck1del

S

Ck2

InNInN

Ck1

Ck2delCk1

Ck2

S SB

To Comp

S

S

Ground in Single endend c. is mid point in differential circ.

SignalN = (SignalN+SignalP)/2+(SignalN-SignalP)/2


Fully Differential AmpVinP

Ck1

Ck2

-Vref +Vref

Ck2

Ck1del

VinPS

S SB

InP Ck2

Ck1

Ck1

Ck2del

S

InP

-Vref +Vref

To Comp

VinN

Ck1

Ck2Ck1del

S

Ck2

InNInN

Ck1

Ck2delCk1

Ck2

S SB

To Comp

S

S


Common Mode BiasVinP

Ck1

Ck2

-Vref +Vref

Ck2

Ck1del

VinPS

S SB

InP Ck2

Ck1

Ck1

Ck2del

S

InP

-Vref +Vref

To Comp

VinN

Ck1

Ck2Ck1del

S

Ck2

InNInN

Ck1

Ck2delCk1

Ck2

S SB

To Comp

S

SCM CM


Pseudo-Differential AmpVinP

Ck1

Ck2

-Vref +Vref

Ck2

Ck1del

VinPS

S SB

InP Ck2

Ck1

Ck1

Ck2del

S

InP

-Vref +Vref

To Comp

VinN

Ck1

Ck2Ck1del

S

Ck2

InNInN

Ck1

Ck2delCk1

Ck2

S SB

To Comp

S

SCM


Common Mode BiasVinP

Ck1

Ck2

-Vref +Vref

Ck2

Ck1del

VinPS

S SB

InP Ck2

Ck1

Ck1

Ck2del

S

InP

-Vref +Vref

To Comp

VinN

Ck1

Ck2Ck1del

S

Ck2

InNInN

Ck1

Ck2delCk1

Ck2

S SB

To Comp

S

S

CM

CM


Common Mode SubcircuitVinCM

Ck1

Ck2

Ck2

Ck1del

VinCMS

S SB

InCM Ck2

Ck1

Ck1

Ck2del

S

InCM

S


Auto-Zero Feedback

1ausgewählte themen des analogen schaltungsentwurfs analog-digital wandler integrating single-slope...

Documents