平成27年 演算増幅器設計コンテスト発表会

2015年12月4日

発表会プログラム •  入賞者作品解説（シミュレーションの部）

•  入賞者作品解説（試作の部）

•  講評（兵庫審査委員長）

(敬称略)

部門1 部門2 部門3 部門4 部門5 13:30-13:45 陳広謙（東京都市大学） 2位 13:45-14:00 木村雨情（防衛大学校） 5位 奨励賞 14:00-14:20 芝内進（東京理科大学） 7位 2位 1位 2位 14:20-14:50 佐藤智朗（東京理科大学） 1位 1位 2位 1位

15:20-15:40 神谷彩斗（山梨大学） 2位 15:40-16:00 江川和穂（明治大学） 1位

協賛企業 •  新日本無線株式会社 •  リニアテクノロジー株式会社 •  旭化成エレクトロニクス株式会社 •  ルネサスエレクトロニクス株式会社 •  株式会社エヌエフ回路設計ブロック •  セイコーインスツル株式会社 •  セイコーNPC株式会社 •  amsジャパン株式会社 •  株式会社 東芝 •  ダイアログ・セミコンダクター株式会社 •  ザインエレクトロニクス株式会社 •  ディー・クルー・テクノロジーズ株式会社

表彰式会場のご案内 表彰式会場 第一食堂（一階）

発表会会場 （百年記念館）

演算増幅器設計コンテスト 部門１ ２位

東京都市大学 情報通信工学科 ４年

集積化システム・傘研究室 陳 広謙

2015/12/4 1

部門１ 評価式

スルーレート ×同相入力範囲 ×直流利得消費電流

2015/12/4 2

部門１＝直流利得の戦い

1~100% トレードオフ

設計目標

2015/12/4 3

過去のコンテスト結果より スコア1 × 1025 ☜入賞間違いなし

スルーレート 50V/μs以上 同相入力範囲 90%以上 消費電流 500μA以下 直流利得 260dB以上

設計方針 スルーレート ➥2段構成にし、位相補償容量を小さく ☜高速化

同相入力範囲 ➥フォールデッドカスコードを採用 ☜ダイナミックレンジ拡張

直流利得 ➥レギュレーテッドカスコードを採用 ☜高利得

消費電流 ➥流す電流を少なめに・バイアスの共用 ☜低消費電力

2015/12/4 4

回路構成概略

2015/12/4 5

初段 出力段

初段:フォールデッドカスコード 出力段：ソース接地

回路構成概略

2015/12/4 6

初段 出力段

初段:フォールデッドカスコード 出力段：ソース接地

メインアンプ（初段）

2015/12/4 7

vdd=+1.5V vss=-1.5V

レギュレーテッドカスコード

2015/12/4 8

利得Aのアンプ 出力抵抗

Rout≈A(gm2ro2)ro1

➡出力抵抗がアンプの利得A分だけ倍

メインアンプ（初段）

2015/12/4 9

vdd=+1.5V vss=-1.5V

補助アンプ

2015/12/4 10

vdd=+1.5V vss=-1.5V

a1,a2

a3,a4

回路構成概略

2015/12/4 11

初段 出力段

初段:フォールデッドカスコード 出力段：ソース接地

メインアンプ（出力段）

2015/12/4 12

ソース接地回路 初段と同様、レギュレーテッドカスコードを用いて ゲインブーストをおこなう ➡エラーが出てしまったため なくなく上側を外して提出

𝑅𝑢𝑝 = 𝑅𝑜67 𝑅𝑑𝑜𝑤𝑛 = 𝐴5 𝑔𝑚69𝑅𝑜69 𝑅𝑜68 𝑅𝑜𝑢𝑡 = 𝑅𝑢𝑝 ∥ 𝑅𝑑𝑜𝑤𝑛 ≈ 𝑅𝑜67 𝐴 = 𝑔𝑚67𝑅𝑜𝑢𝑡 ≈ 𝑔𝑚67𝑅𝑜67

vdd=+1.5V vss=-1.5V

提出回路（メインアンプ）

2015/12/4 13

vdd=+1.5V vss=-1.5V

提出回路（バイアス源）

2015/12/4 14

直流利得 評価回路

2015/12/4 15

直流利得 評価回路

評価する値 入力信号の周波数が0.1Hzの時の開ループ利得

𝐴0𝑠𝑖𝑚 = 𝑅𝐿𝑅𝐿 + 𝑟𝑜

𝐴0

𝐴0𝑠𝑖𝑚:シミュレーション値 𝐴0:実際の直流利得 𝑅𝐿:負荷抵抗(20kΩ) 𝑟𝑜:オペアンプの出力抵抗

AC解析結果

2015/12/4 16

位相余裕 68°

直流利得 149.77dB

カットオフ周波数4.5Hz

ユニティゲイン周波数112.5MHz

17

スルーレート 評価回路

2015/12/4

スルーレート 評価回路

評価する値 立ち上がりまたは立ち下がりスルーレートのどちらか小さい方

要件 ・出力電圧波形の立ち上がり 及び立ち下がりがそれぞれ 一つのみ ・出力電圧は100μs以内に収束 し、収束した後の出力電圧が 入力電圧の2.04倍以下

18

過渡解析結果

2015/12/4

立ち上がり87.8V/us

立ち下がり78.1V/us

部門１ 評価結果

2015/12/4 19

評価項目 結果

スルーレート 6.1763e+07 V/s

消費電流 3.0520e-04 A

同相入力範囲 9.7333e+01 %

直流利得 1.7834e+02 dB

スコア 1.6271e+22

感想 • 実際に自分の手を動かして回路設計を行うことで、より理解を深めることができました

• 理解と共に回路設計の面白さだけでなく、設計する難しさに気付かされました

• 来年度は他の部門にも挑戦したいです

2015/12/4 20

演算増幅器設計コンテスト事務局の皆様

協賛されている企業の皆様 新日本無線株式会社 第一設計部の皆様

厚くお礼申し上げます

謝辞

U�

������������¡

���1��R-,v�����J���������E��S��u{~

��������

�?E;������0.2pF �

5V�

E ×

`��������������J�0;lmbk�w�gtO��&s"c��O�A�f9'ra�?E;v��������thqz�?�Df��~kse|�����S�zRhrg~sCdaLM¢rv(��6ymbS`%�a������������¡���1�v4*rGFlmzvva�&fQ+ouSt}a{}�&��j~myu��������������u��������E��S�����q���������pmbSlelE�������mnirw�?f�Klq<.lqlxpmvrE����v S��u�?E;v������/�lmbS�J��u�?E;v��������thqz�?�Df��~s�)lqcmfaS�& �!@f¢MHz���pmmya �5u�?E������/�lmb`S8IO���j~myaR-,v�����Jslmb

W�

%�a������������¡���1�v4*rGFlm_

2t~�&v��vmyaE������pq�������

X�

LM¢H$

������������¡

���1��

��������E����u{~��������

%�a������������¡���1�v4*rGFlm

2t~�&:&vmyE�����/�^<.lqlxpmmya� �Nu������/��Y�

R-,v�����J�

1800k�

200k�

250k�

50k�

C5 M

E1

EF S4 E1

Z�

P=� HB3� ���

������� 4.5722e+05 V/s 8IO7� 1.9138e-05 A �?��A�� 1.0000e+02 ��

>7�&� 1.8438e+02 dB ���� 3.9557e+21

E

E

[�

�?�D¥¤£#�

>7�&¥¢¢¢§¦�

\�

S T

M

E EE E

M

EC S

C

5

]�

T M E1O E1

UT�

E4 S E1

4M EFE C S E

4 S E

演算増幅器設計コンテスト部門2 2位部門3 1位部門4 2位

東京理科大学 理工学研究科

電気工学専攻 兵庫研究室

修士1年 芝内進

部門2 評価式・設計方針

• 利得の要件は40dB以上• 消費電力・出力抵抗を重視

2

入力換算雑音×出力抵抗×消費電力

位相余裕×利得帯域幅積

� 評価式

部門2 提出回路

• vdd=0.9V, vss=-0.9V• バルク pmos:ソース端子，nmos:vss 3

利得段 出力段バイアス回路

M1 M12

R0

V1

M17 M16

V2

M0

M23

M3

M4 M5

M26 M20

M24

M8

M9

M10

M21

M15

M19

M22C0

inp inn

V1 V1

V1

V3

V3

V2

V2

V1

vdd

vss

out

0.27/2.7 0.27/2.7

4.4/1

60/160/1

1.6/11.6/1

8/1.5 2.4/1.2 100/0.18

15/0.7 15/0.7

1.4/0.18 1.4/0.18

55/2.5

1.5/1

20/0.3

0.28/2.1 15/2.52pF

部門2 バイアス回路

vgs17=vgs16にするとvds1=vds12

精度を落とすことなく電流をミラーできる

4

M1 M12

R0

V1

M17 M16

V2

M0

vdd

vss

� カスコードカレントミラー

部門2 利得段

� 差動増幅回路利得要件：40dB以上

通常の差動増幅回路では利得要件を満たせない

pmosのみをカスコード＿差動利得43dB

5

M23

M3

M4 M5

M26 M20

M24

C0

inn

V1 V1

vdd

vss

部門2 出力段

Flipped Voltage Follower(FVF)

6

vdd

vss

M2

M1

M3

vi

vo

vb

1≈Argg

1=R v

o1m2m1out 　　

Super Source Follower

vdd

vss

vi

vo

vb1

vb2

M0

M2

M1

M3

部門2 出力段

7

0

カスコード→出力抵抗を下げる

vdd

vss

vi

vo

vb折り返す

M8

M9

M10

M21

M15

M19

M22

V3

V1V1

V2

V2

out

vdd

vss

部門2 評価結果

• 設計方針通り消費電力，出力抵抗を低減できた

8

消費電力 4.9999e-05 [W]

出力抵抗 1.6065e-01 [Ω]

入力換算雑音 2.6496e-03 [V]

利得帯域幅積 2.8627e+07 [Hz]

位相余裕 5.5703e+01 [deg]

スコア 1.4985e+21

部門3 評価式・設計方針

� 同相除去比(CMRR)

差動利得：Ad同相利得：Ac 小さくする

9

電源電圧×消費電流×占有面積

同相除去比×位相余裕

� 評価式

c

d

AA

=CMRR

部門3 提出回路

10

バイアス回路 利得段 出力段

• vdd=1.2V, vss=-1.2V• バルク pmos:ソース端子，nmos:vss

M20 M19

R0

V1M21

V2

M18 M0

M10 M11

M12

M13

M6

M8

M23

M22

inpinn

vdd

vss

out

V1M9

M14

M15

M16

M17V2

V2

V1

V10.75/1

2.5/1 2.5/1

9.5/1 18/1

10.3/1

2/0.18 2/0.18

9.2/1 9.2/1

9.2/1 9.2/1

10/1 10/1

5/1 5/1

8.6/1

2.4/1

C0 1pF

部門3 利得段

� フォールデッドカスコードアンプ＿低電圧動作向き

11

M0

M10 M11

M12

M13

M6

M8

inpinn

vdd

vss

V1M9

M14

M15

M16

M17

V2

V1

V1

電流源をカスコード→出力抵抗が増大

同相利得が小さくなる→CMRRが増大

0

部門3 評価結果

12

位相余裕 7.3748e+01 [deg]

占有面積 1.5663e+03 [μm2]

消費電流 7.0992e-05 [A]

同相除去比 2.7196e+02 [dB]

電源電圧 2.4000e+00 [V]

スコア 1.0951e+16

部門4 評価式・設計方針

13

位相余裕×出力電圧範囲×電源電圧変動除去比

� 評価式

差動利得をあげる→電源電圧変動除去比を改善

部門4 提出回路

14

バイアス回路 利得段 出力段

• vdd=1.5V, vss=-1.5V• バルク pmos:ソース端子，nmos:vss

inp inn

M10

M13 M12

M28

M0

M3 M4

M5 M6

M1 M2

M7 M8

M29

M30M31

M32 M33

M34 M35

M36 M37

M20

M21C30 C29

C10

C9

C22 C21

R24

R23R25

R26

R0

Va

Va

Vb

Vb

VbVa

out

vdd

vss

V1V2

V1V1

V2 V2

9.7/1

9.4/1

0.54/1 0.54/1

48/1

23/1 23/1

23/1 23/1

6/1 6/1

0.82/1 0.82/1 0.94/1

100/1

部門4 評価結果

15

電源電圧変動除去比 1.7373e+02 [dB]

出力電圧範囲 7.9667e+01 [%]

位相余裕 6.5728e+01 [V]

スコア 2.5441e+12

感想

16

• 回路を見直してみると不適切な箇所がまだまだあるため、来年に活かそうと思います

• 演算増幅器の勉強をできる良い機会を頂き、とても勉強になりました

演算増幅器設計コンテスト部門1 1位部門2 1位部門3 2位部門4 1位

東京理科大学 理工学研究科

電気工学専攻 兵庫研究室

修士2年 佐藤 智朗

目標◆昨年の自分のスコアを更新する

2

発表順番

１．部門1,部門42. 部門23. 部門3

部門1 部門2 部門3 部門4昨年 1位 3位 2位 1位今年 1位 1位 2位 1位

部門1

3

部門1評価式

消費電流

直流利得同相入力範囲スルーレート

昨年の目標：青

今年の目標：赤

スルーレートの改善

部門4

4

部門4評価式位相余裕出力電圧範囲電源電圧変動除去比

dd

dVDD A

APSRR ss

dVSS A

APSRR

正電源側 負電源側

・差動利得を上げることにより両電源のPSRRの向上

部門1の回路を利用

昨年の復習

5

・できるだけ少ない段数で利得をとる

レギュレーテッドカスコードの利用

レギュレーテッドカスコード回路

6

M2

M1

-A

vout

122 oomout rrgAr

出力抵抗を補助アンプの利得倍だけ向上

部門1、部門4提出回路

7

Vdd

Vss

vref

va

vb

vd

vc

vf

veinp inm

Vdd

Vss

Vss

Vdd

VddVdd

Vss

out

vc

a b

c d

g

h

inm2 inp2

e f

vcm

vrefinm2

vc

vcmva

inp2

Vdd Vdd Vdd Vdd

Vss Vss Vss Vss

e

vb

vf

ve

vd

vcvc

vd

ve

vf

vb

f va

vb

vf

ve

vd

g h

vd

ve

vf

vb

va

a b c d

vaM121

M122

M5

M4

M3

M9

M1 M2

M8

M0

M7

R0M13

M15

M11

M30M24 M23

M21 M19

M20 M22

M32 M29

M72M73 M38

M113M114

M18

M119

M123

R7

C4

M102

M132

M133

M115

M140

M141

C0 C1 C2 C3

M124

M131

M130

M134

M139

M142 M80

M138

M135

M129

M128

M63 M125

M126

M127

M136

M137

M67

バルクを省略している場合はすべて電源電圧

M119 : 16u/1uM123 : 35u/0.18u

M114,M113 : 0.61u/1uM38 : 0.33u/0.18u

M18 : 1.23u/1u

M125,M126,M127,M128,M129,M131,M130,M132,M133 : 0.93u/1u ,1.85u/1uM136,M137,M135,M138,M134,M139,M142,M115,M140,M141 : 0.31u/1u , 0.62u/1uM67,M80 : 2.8u/1u ,5.6u/1u

M102,M124 : 16.6/1u

M72,M73,M32,M29 : 9u/1u ,12u/1uM20,M22 : 3u/1u ,4.5u/1uM21,M19 : 3.7u/1u , 3.7u/0.5uM30 : 7.4u/1uM24,M23 : 1u/0.18u ,3.5u/0.18uM121 : 1.85u/1u

M122 : 0.4u/2u

M5 :1.85u/1uM4,M7,M3,M0 : 4.17u/1uM9,M8 ; 5.2uM1,M2 : 0.58u/1u

M13 : 0.34u/1uM15 : 2u/1u

M11 : 0.58u/1uC4:0.5pR7:10k

R0 :140k

C0,C1,C2,C3 ; 0.3p , 0.4p

出力段CMFB

補助アンプ

入力段

バイアス回路

Vdd=1.5VVss=-1.5V

・黒字は部門1の素子値・赤字は部門1から部門4の変更箇所

去年の部門1、部門4提出回路の工夫点

8

◆レギュレーテッドカスコードのメインアンプにはフォールデッドカスコード、補助アンプにはトリプルカスコードを用いることにより利得を向上

◆スルーレート、消費電流対策にメインアンプには大きい電流を流し補助アンプは電流を小さくする

◆レギュレーテッドカスコードにより利得は十分なので出力段にはソースフォロワを用いる

周波数特性

9

-50

0

50

100

150

200

-400

-300

-200

-100

0

100

0.1 10 1000 105 107 109

Gain Phase

Gai

n[dB

]

Phase[deg]

Frequency[Hz]

直流利得：176dB位相余裕：68°消費電流:151μ A

スルーレート

10

-0.8

-0.6

-0.4

-0.2

0

0.2

0.4

0.6

0.8

0 1 10-5 2 10-5 3 10-5 4 10-5 5 10-5 6 10-5 7 10-5 8 10-5

Vou

t[V]

t[msec]

-0.8

-0.6

-0.4

-0.2

0

0.2

0.4

0.6

0.8

0 1 10-5 2 10-5 3 10-5 4 10-5 5 10-5 6 10-5 7 10-5 8 10-5

Vou

t[V]

t[msec]

立上がり：7.35×107V/s 立下がり：1.55×108V/s

電源電圧変動除去比(PSRR)

11

-50

0

50

100

150

200

0.1 10 1000 105 107 109

PS

RR

[dB

]

Frequency[Hz]

-50

0

50

100

150

200

0.1 10 1000 105 107 109

PS

RR

[dB

]

Frequency[Hz]

Vdd側:180dB Vss側:182dB

結果

12

スルーレート[V/s]

消費電流[A]

同相入力範囲

[%]

直流利得[dB]

スコア

7.4112×107

1.5094×10-4

100 196.55 3.3005×1023

電源電圧変動除去比[dB]

出力電圧範囲[%]

位相余裕[deg]

スコア

180.76 53 65.791 3.8058×1012

部門1

部門4

スルーレート

13

-0.8

-0.6

-0.4

-0.2

0

0.2

0.4

0.6

0.8

0 1 10-5 2 10-5 3 10-5 4 10-5 5 10-5 6 10-5 7 10-5 8 10-5

Vou

t[V]

t[msec]

-0.8

-0.6

-0.4

-0.2

0

0.2

0.4

0.6

0.8

0 1 10-5 2 10-5 3 10-5 4 10-5 5 10-5 6 10-5 7 10-5 8 10-5V

out[V

]

t[msec]

立上がり：7.35×107V/s 立下がり：1.55×108V/s

立上がりのスルーレートが遅い

スルーレート

14

inp inm

Vdd

Vss

Vdd

vc

a b

c d

e f

vcmva M30

M24 M23

M21 M19

M20 M22

M32

M73Ipush:弱い

Ipull:強い

検討回路

15

inp inm

Vdd

Vss

Vdd

vc

a b

c d

g

h

inm inp2

e f

vcmva M30

M24 M23

M21 M19

M20 M22

M32 M29

M72M73

vc

e f

inpM149 M148

M150

追加

nMOS入力によりスルーレートを強化gmが2倍になることで利得を約6dB向上

全体の回路図

16

Vdd

Vss

vref

va

vb

vd

vc

vf

veinp inm

Vdd

Vss Vss

Vdd

Vdd Vdd

Vss

out

vc

a b

c d

g

h

inm2 inp2

e f

vcm

vrefinm2

vc

vcmva

inp2

Vdd Vdd Vdd Vdd

Vss Vss Vss Vss

e

vb

vf

ve

vd

vcvc

vd

ve

vf

vb

f va

vb

vf

ve

vd

g h

vd

ve

vf

vb

va

a b c d

vaM121

M122

M5

M4

M3

M9

M1 M2

M8

M0

M7

R0M13

M15

M11

M30

M24 M23

M21 M19

M20 M22

M32 M29

M72M73 M38

M113M114

M18

M119

M123

R7

C4

M102

M132

M133

M115

M140

M141

C0 C1 C2 C3

M124

M131

M130

M134

M139

M142 M80

M138

M135

M129

M128

M63 M125

M126

M127

M136

M137

M67

バルクを省略している場合はすべて電源電圧

vc

e f

inpM149 M148

M150

Vdd=1.5VVss=-1.5V

周波数特性

17

直流利得：182dB位相余裕：56°消費電流:150μ A

-50

0

50

100

150

200

-400

-300

-200

-100

0

100

0.1 10 1000 105 107 109

Gain Phase

Gai

n[dB

]

Phase[deg]

f[Hz]

スルーレート

18

立上がり：1.01×108V/s 立下がり：2.46×108V/s

-0.6

-0.4

-0.2

0

0.2

0.4

0.6

0.99998 1 1.00002 1.00004 1.00006 1.00008 1.0001

V out[V

]

t[msec]

去年

今年

-0.6

-0.4

-0.2

0

0.2

0.4

0.6

2 2.0000042.0000082.0000122.000016 2.00002 2.000024

V out[V

]

t[msec]

今年

去年

部門4結果

19

昨年

今年

電源電圧変動除去比

[dB]

出力電圧範囲[%]

位相余裕[deg]

スコア

180.76 53 65.791 3.8058×1012

183.6 60 64.8 5.8968×1012

部門1結果

20

昨年

今年

スルーレート[V/s]

消費電流[A]

同相入力範囲[%]

直流利得[dB]

スコア

7.4112×107

1.5094×10-4

100 196.55 3.3005×1023

1.0797×108

1.5043×10-4

100 203.75 1.1053×1024

部門2

21

部門2評価式

入力換算雑音出力抵抗消費電力

位相余裕利得帯域幅積

2

昨年の目標：青

今年の目標：赤

昨年の復習

22

過去のコンテストにおいて用いられている手法・スーパーソースフォロワ・スーパーソースフォロワ＋負帰還アンプ

Flipped voltage followerを利用

Flipped voltage follower（FVF）

23

out

vbias

M1

M0

M2

vin

FVF

out

vbias

M1

M0

M2

vin

vbia2

M3

スーパーソースフォロワ

0120

1

oommout r//rggr

0130

1

oommout r//rggr

FVFの方が電流パスが1本少ないのにも関わらずスーパーソースフォロワと同程度の出力抵抗

フォールデッドカスコード型FVF

24

out

vbias

M1

M0

M2

vin

0120

1

oommout r//rggr

out

vbias

M1

M0

M2

vin

vbias3

vbias2 M3

M4

out

vbias

M1

M0

M2

vin

vbias3

vbias2

vbias4

M3

M4

M5

折り返す カスコード化

420

1

ommout rggr 54413320

1

oomoommmout rrg//rrgggr

部門2提出回路

25

Vdd

Vss

inp

Vdd

Vss

outinm

nmosのバルクは全てVss

vb

vavd M4 M7

M2M1M3

R0 : 40k

M5vd

M18

M8 M9vc

vb

M12M16

M17 M13

M19 M6

vc vc

vb

va

vd

M21

M0

M14

M20 M23

M10

M11

C2

M11 : 20u/0.18uM10: 61u/0.18uM23 : 0.47u/1u

M20 : 17u/0.2uM21 : 0.47u/1uM0 : 0.75u/1u

M14 : 0.38u/1uM18 : 6u/0.18uM6,M19 : 3u/0.18uM8,M9 : 12u/0.18uM12,M13M16,M17 : 3.74u/0.18u

M4 : 0.33u/1uM7 : 0.52u/1uM1,M2,M3 : 0.35u/2u

M5 : 2.5u/1u

R0

C2 : 0.1p

バイアス回路 入力段 出力段

Vdd=1.0VVss=-1.0V

部門2提出回路の工夫点

26

◆FVFをフォールデッドカスコード化により出力抵抗を低減

◆入力段にカスコード回路を用いることにより利得の要件である40dBを達成

◆できる限り電流をしぼり、消費電力を削減

周波数特性

27

-50

0

50

100

150

200

-400

-300

-200

-100

0

100

0.1 10 1000 105 107 109

Gain Phase

Gai

n[dB

]

Phase[deg]

Frequency[Hz]

直流利得：50dB位相余裕：60°消費電力:214μ W利得帯域幅積:300MHz

出力抵抗:0.55Ω(フォールデッド型FVF):0.21Ω(カスコードカスコード型FVF)

結果

28

消費電力[W]

出力抵抗[Ω]

入力換算雑音

[V]

利得帯域幅積

[Hz]

位相余裕[deg]

スコア

2.0155×10-4

0.21421 2.0478×10-2

3.0986×108

62.643 1.0893×1020

部門2

昨年の反省点

29

・コンテストの出力抵抗の最小値は0.1Wであり、あと半分にできる

・位相補償を雑に行なってしまった順位の降格

・1位の人に比べて消費電力が倍近く大きい

今年のFVF

30

out

vbias

M1

M0

M2

vin

vbias3

vbias2

vbias4

M3

M4

M5

54413320

1

oomoommmout rrg//rrgggr

out

vbias

M1

M0

M2

vin

vbias3

vbias2

vbias4

M3

M4

M5

M6vbias5カスコード化

54420

1

oommmout rrgggr

・出力抵抗を昨年より半分に可能

FVFの消費電力

31

out

vbias

M1

M0

M2

vin

vbia2

M3

out

vbias

M1

M0

M2

vin

vbias3

vbias2 M3

M4

SSFFVF出力電圧範囲

dsoutdsDD VVVV 2 dsgsoutdsDD VVVVV

SSFよりFVFのほうが低電圧動作が可能

全体の回路図

32

Vdd=0.8VVss=-0.8V

Vdd

Vss

inp

Vdd

Vss

outinm

nmosのバルクは全てVss

vb

vavd M4 M7

M2M1M0

R0M3vd

M18

vb

M12M16

M17 M13

M19 M6

vb

vd

va

vd

M21

M5

M14

M20

M10

M11

vb

M15

C2

周波数特性

33

直流利得：42dB位相余裕：65°消費電力:53μ W利得帯域幅積:48MHz

出力抵抗 :0.1Ω(カスコードカスコード型FVF)

-40

-20

0

20

40

60

-400

-300

-200

-100

0

100

0.1 10 1000 105 107 109

Gain Phase

Gai

n[dB

]

Phase[deg]

f[Hz]

結果

34

部門2

消費電力[W]

出力抵抗[Ω]

入力換算雑音

[V]

利得帯域幅積

[Hz]

位相余裕[deg]

スコア

2.0155×10-4

0.21421 2.0478×10-2

3.0986×108

62.643 1.0893×1020

5.3655×10-5

0.1 6.0737×10-3

48×107 65.17 1.7889×1021

昨年

今年

電源電圧消費電流占有面積

同相除去比位相余裕

部門3

35

部門3評価式

昨年の目標：青

今年の目標：赤

昨年部門3提出回路

36

Vss

Vdd

inp inm

Vdd Vdd

Vss

VssVdd

Vss

va

vc

vb

vd

R1M3

M0M2

M4M6

M5 M1

M7

M8

M17 M16vf

vc

vd

va

M10 M11

M18M21

M14 M12

M13M15

ve vo

vo vevc

va va

vfM48

M49 M50 M51M52

M46M47 M69va

M75 M76

M89 M88

M87M86

M72 M71

vb

vc

R11 R12

C0 C1

M82

M81

va

out

vo ve

M82 : 10u/0.5uM81 : 15u/0.2uM69 : 10u/1u

M75,M76 : 2.2u/0.2uM88,M89 : 4u/0.2u

M71,M72M86,M87, : 2.4u/0.5uR11,R12 : 10kC0,C1 : 0.1p

M46,M47 : 3.7u/1uM49,M50,M51,M52 : 0.37u/0.2uM48 : 2.6u/1u

M12,M13,M14,M15 : 5.3u/0.2uM18,M21 : 1.5u/0.2uM16,M17 : 7.8u/0.2u

M10,M11 : 1.7u/0.2uM8 : 20u/2u

M3 : 3u/1u

M0,M1,M2 : 5.2u/1uM7 : 13.8u/1uM4,M6 : 7.4u/1uR1 : 5k

M5,1.15u/2u

入力段1入力段2CMFB 出力段

バイアス回路

Vdd=1.2VVss=-1.2V

部門3提出回路の工夫点

37

◆完全差動を用いて差動回路を2段にし、CMRRを向上

◆テール電流源となるトランジスタのLを大きくするc

d

AACMRR

周波数特性

38

-50

0

50

100

150

-400

-350

-300

-250

-200

-150

-100

-50

0

0.1 10 1000 105 107 109

Gain Phase

Gai

n[dB

]

Phase[deg]

Frequency[Hz]

直流利得：125dB位相余裕：75°消費電流:330μ A

CMRR

39

CMRR:215dB-50

0

50

100

150

200

250

0.1 10 1000 105 107 109

CM

RR

[dB

]

Frequency[Hz]

結果

40

部門3位相余裕[deg]

占有面積[μm2]

消費電流[A]

同相除去比[dB]

電源電圧[V]

スコア

80.405 634.75 3.2791×10-4

204.93 2.4 2.18393×1012

改良点

41

Vdd

Vss

M69va

M75 M76

M89 M88

M87M86

M72 M71

vb

vc

vo ve

va2M43

カスコード化

Vdd

Vss

M69va

M75 M76

M89 M88

M87M86

M72 M71

vb

vc

vo ve

・テール電流源の出力抵抗を強化

全体の回路図

42

Vdd=1.2VVss=-1.2V

周波数特性

43

直流利得：100dB位相余裕：81°消費電流:350μ A

-100

-50

0

50

100

150

-400

-300

-200

-100

0

100

0.1 10 1000 105 107 109

Gain Phase

Gai

n[dB

]

Phase[deg]

f[Hz]

CMRR

44

-50

0

50

100

150

200

250

300

0.1 10 1000 105 107 109

CM

RR

[dB

]

f[Hz]

去年

今年

CMRRの最大値:250dB

結果

45

部門3

位相余裕[deg]

占有面積[μm2]

消費電流[A]

同相除去比[dB]

電源電圧[V]

スコア

80.405 634.75 3.2791×10-4

204.93 2.4 2.18393×1012

81.1169 783.65 3.4987×10-4

258.46 2.4 1.0331×1015

昨年

今年

感想

46

◆コンテストを通じて回路設計の楽しさを学ぶことができ、これからも回路設計についてさらに探求したいと思いました

◆今後も回路設計を楽しみつつ頑張りたい

演算増幅器コンテスト 試作の部 2位 山梨大学 佐藤研究室 修士1年 神谷彩斗

1

要件 •直流誤差10%以内 • -3dB帯域幅が10kHz以上 •最大入力電圧が±0.1V以上 •振幅±0.1Vの1kHz方形波を入力したときの出力電圧のスルーレートが1V/μs以上

2

上記4項を満たしたうえで消費電流の低減

設計コンセプト •まずは要件を満たす回路の製作

•消費電流を抑えるためパスの本数を減らす

•スルーレートを最低限にし消費電流を減らす

3

設計した回路

4

バイアス回路

入力段 出力段

設計した回路

5

MOSFET チャネル長L(μm) チャネル長W(μm) 抵抗 抵抗値(kΩ) 容量 容量値(pF)

M1 70 1.8 R1 40 C1 20

M2 70 1.8 Rs 200

M3 60 1.8 Rb1 225

M4 60 1.8

M5 10 1.8

M6 10 1.8

M7 20 1.8

M8 20 1.8

M9 60 1.8

M10 80 1.8

M11 60 1.8

M12 36 1.8

M13 55.5 1.8

M14 25 1.8

M15 100 1.8

M16 100 1.8

M17 3.6 84

M18 3.6 84

M19 9 18

M20 9 18

M21 3.6 1.8

M22 3.6 9.8

M23 36 18

M24 9 1.8

設計ポイント

6

増幅段を最低限にし、 増幅率を大きくしたい

差動入力すべてをカスコード接続

設計ポイント

7

バイアス回路のパスをなるべく減らす

Rsの抵抗値を大きくして 流れる電流を小さくする

設計ポイント

8

出力に付加される1nfの容量をドライブさせる 電流を流す必要がある

A級増幅回路だと定常電流が大きく流れてしまう

必要な時に電流を大きく流せるAB級増幅回路 を用いる

but

-1.5

-1

-0.5

0

0.5

1

1.5

2

5.4 5.5 5.6 5.7 5.8 5.9 6 6.1

電圧

(V)

時間(ms)

スルーレートのシミュレーション結果

9

1.44V/μs

スルーレートをできるだけ小さくし消費電流を小さくする

1.22V/μs

測定方法

10

今年度の試作の部の測定方法に従って測定を行った

KENWOOD PR18-1.2A

Agilent Technologies DSO5034A

電源として使用 測定用オシロスコープ

帯域幅

11

入力周波数(kHz) 入力電圧(mV) 出力電圧(V) 増幅率(倍) 増幅率(dB) 0.1 115.07 1.0393 9.03 19.12

1 111.12 1.0385 9.35 19.41

10 111.12 1.0309 9.28 19.35 100 111.12 1.04 9.36 19.42 300 112.93 1.0942 9.69 19.73 400 112.93 1.1897 10.53 20.45 430 110.93 1.2422 11.20 20.98 500 111.9 1.5475 13.83 22.82 530 111.89 1.4187 12.68 22.06 600 112.09 1.2399 11.06 20.88 700 112.2 1.0464 9.33 19.39 800 112.59 0.90173 8.01 18.07 890 112.49 0.79822 7.10 17.02 900 112.52 0.78817 7.00 16.91

1000 112.93 0.70175 6.21 15.87

890kHzで-3dB帯域幅となる

スルーレート

12

立ち上がり 立下り

1.44V/μs 1.88V/μs

測定結果

13

測定項目 備考 測定結果 単位

直流利得 十分低い周波数の利得 9.86 倍

帯域幅 直流利得から-3ｄBとなる周波数 890 kHz

最大入力電圧 0.24 V

スルーレート 立ち上がり時 1.44 V/μs

立ち下がり時 1.88 V/μs

消費電流 入力端子接地時 230.1 μA

要件は全て満たしている

消費電力が大きくなってしまった

まとめ • 要件を満たす回路の作成ができた

• 消費電流の低減を工夫することできた

• 全てのMOSFETが飽和領域で動作できるアスペクト比を定めることが非常に難しかった

14

2015#<G�"�QP����� R�vV[���

-8��[? �BFCY5 ��,[���/SD

�#[6�[�E�

�U��

�� ��

� ����� ���

! �"�U� ���*��"�U�

�����������

43 56 ,

2 22 2(2 2

/ / 2 2/ 1 2 2/ 1 2 2/ 1 (2 21 1 )2 2

QP(Z�

f�}vY9�7z��

�*=v����Y��7�i��

7�hm��

110u �

30u � 50u �

2.5V �

-2.5V�

-1.5V�

1.2V �

1.2V �

-1.0V�

0V �

�� ��

� ����� ���

43 56 ,

2 22 2(2 2

/ / 2 2/ 1 2 2/ 1 2 2/ 1 (2 21 1 )2 2

:TY9dbb|l190!Avwj

������

! �"�U� ���*��"�U�

������������

;��U�

h-p://www.ec.ce.4tech.ac.jp/opamp/2015/|~$@�

#↓2  �

#↓1  �#↓&  � '↓&  �

��������r;�I1�

bb|l|gl`uOa�… �

hch>��.u�u500mVv����dccnp_�…

+hp_m�U��

�����"4v��u*Jhp_��

M↓outp2 v �d��nphxnm

&%�

<G�"�QP�����w�#u��������vVvyhmfrd^nmd\�#wsvVWq{L_'K�3ktcnm]hch\�#R�vVqL_'K�3kp|cnm]hch\��qI1Au �vc}t_{v��nphxnmvq2�w5�oem_]xm\��vR�w��������u^x~.X�ce�frd0tcnm]2�whnc~rhm������H?�M_\.Xu�N�)npQPhm_]