3 次元構造インダクタと底面配置回路を用いた 484- m m 2 21-ghz lc-vco

2010/09/17

Matsuzawa& Okada Lab.

Matsuzawa Lab.Tokyo Institute of TechnologyMatsuzawa

& Okada Lab.Matsuzawa Lab.Tokyo Institute of Technology

3 次元構造インダクタと底面配置回路を用いた 484-m2 21-GHz LC-VCO

○ 村上塁 , 岡田健一 , 松澤昭

東京工業大学大学院理工学研究科電子物理工学専攻

2010/09/17

R.Murakami, Tokyo Tech

2




Contents

・研究背景・インダクタの小型化・底面配置構造・測定結果・まとめ

2010/09/17


3




研究背景

2007 2010 2013 2016 2019 2022Year

Ring-VCO

LC-VCO

31.6x

15

10

5

0

Clock

6 J

itte

r/C

lock

[%

]

Clo

ck [

GH

z]

15

10

5

0

微細化に伴う電源電圧の低下→ Ring の雑音劣化

[1]

[1] 佐藤高洋 , 電子情報通信学会ソサエティ大会 2009

Ring を LC に置き換える必要がある

2010/09/17


4




リング発振器と LC発振器

Ring LCBad Noise Good

Large Power cons.

@high freq.

Small

Very small Area Large

LC-VCO の小型化を検討する

inductor

core

• まず受動素子、特にインダクタの小型化を検討

Ring と比較して LC は面積が大きい受動素子が支配的

2010/09/17


5




発振周波数

面積と雑音特性を考慮し 20GHz の LC-VCO を検討

発振周波数LC2

1

周波数が高いほうが必要な L が少なく小さいインダクタで構成できる

20GHz 以上の高周波になると表皮効果の影響で Q 値劣化雑音劣化、消費電力増加

2010/09/17


6




インダクタ構造

15m100m

Stacked-spiralMono-layer

@20GHz LS

[nH]

RS

[Ohm]

CL

[fF]

Q

Stacked-spiral 1.16 51.7 9.76 2.82Mono-layer 0.51 4.19 18.6 15.5

RSLS

CL

面積

1/60

2010/09/17


7




回路のインダクタ底面配置

インダクタ底面に回路を配置することで面積を半減

超小型インダクタを用いた場合、インダクタの面積と能動素子の占める面積が同程度になる

インダクタと回路配線間で磁界結合が起きやすい

2010/09/17


8




磁界結合

平行配線電流ループ

磁界結合を極力抑える

磁界結合によるインダクタンスと Q 値の劣化が問題

2010/09/17


9




結合低減のためのレイアウト

インダクタと回路に流れる電流方向を直交させることで磁界結合を低減

2010/09/17


10




配線の影響

LS,Q 5% 劣化

HFSS を用いて配線モデルを作成しインダクタの LS および Q に与える影響をシミュレーション

@20GHz LS [nH] Q

Inductor only 1.16 2.82

With lines 1.14 2.67 FoM 換算で 0.4dB

2010/09/17


11




Chip Micrograph

OutputBuffer

VCO core22m

22m

2010/09/17


12




Measurement Result

VDD 0.6V

Freq. 21GHz

power consump

tion1.92mW

PN[dBc/Hz]

-89.4@1M

Hz-

110@10MHz

Tech. 65nm

FoMA [dBc/Hz] 206

2

DC

1mm

Arealog10

mW1log10log20}{

P

f

ffFoMA o　　 [2]

[2]Shih-An Yu, et al., IEEE TCAS-II 2009

2010/09/17


13




Performance Summary

　 This Work [3] [4] [5]

Area [m2]

484 2597 2400 290000

Power [mW] 1.92 2.8 9.8 0.16

PN-

110@10MHz

-103@1MHz-

101@600kHz

-109@1MHz

Freq. 21GHz5GHz（ 20GHz/

4）0.9GHz 4.5GHz

VDD [V] 0.6 1 3.3 0.3

Tech. [nm]

65 90 350 180

FoMA 206 199 182 195

TypeLC(3D-inductor)

LC(3D-inductor)

+Div.Ring LC

[3]A.Tanabe, et al., RFIC 2009 [4]I.Hwang, et al., JSSC 2004[5]K.Okada, et al., VLSIC 2009

2010/09/17


14




Summary

• A very compact LC-VCO with a stacked-spiral inductor and the core-circuit being placed under the inductor is proposed.

• This VCO achieves a chip area of 484m2 and FoMA of 206dBc/Hz.

3 次元構造インダクタと底面配置回路を用いた 484- m m 2 21-ghz lc-vco

Documents