3 tft (thin film transistor)contents.kocw.net/kocw/document/2015/sungkyunkwan/... · 2016-09-09 ·...

디스플레이공학

1

제 3장TFT (Thin Film Transistor)


2

TFT Performance and Image quality

1) On current

Speed, uniformity, brightness

2) Off current (Photo-leakage current)

Image storage, flicker

3) Gate-drain (Source-drain) Capacitance

Flicker, residual image

4) Vth

Uniformity

5) Stability


3

Transistor

Three-Terminal Device for Switching / Amplifying

1. Bipolar Junction Transistor : Base Current

2. Field Effect Transistor : Gate Voltage

Current Source

Emitter

Gate Base (Voltage) (Current)

Drain

Collector


4

TFT (Thin Film Transistor)

A Field Effect Transistormade of

Non-Single Crystal Semiconductordeposited on

Insulating Substrate


5

MOSFET vs.TFT

First Transistor


6


7

MOS or MIS structure

S/D: no junction S/D: pn jnuction

Accumulation Inversion

Intrinsin layer Doped bulk

Si Thin Film Si bulk

TFTMOSFET

TFT MOSFET


8

MOS Capacitor


9


10

Metal-Insulator-(p-type) semiconductor

Accumulation Depletion Inversion


11

VG

= 0 VG

< VT

VG

> VT

EC

EC

EC

EF

EF

EF

EV

EV

EV

Band bending profiles

EC

EC

EC

EF

EF

EF

nDEEP

> nBT

nDEEP

< nBT

Occupancy of states


12


13

MOSFET


14

a-Si:H절연체EC

EF

EV

-Q+Q

dQ=CV x

V(x)

s = s0 exp[ - ( EC - EF )/KT ] G= G0 exp( -E s /KT )

a-Si:Ht

insulator

Q

S D

GateVg

n+ ohmic

비정질 실리콘 박막 트랜지스터의 동작 원리

----------------------

----------------------------------------------------


15

TFT 동작 특성


16


17

비정질 실리콘 박막 트랜지스터의 동작특성

1. Transfer characteristics

Id - Vg 특성

2. Output characteristics

Id - Vd 특성

3. Field effect mobility characteristicsLinear regionSaturation region


18


19

Majority carrier n 에 의한 채널 전류전류 밀도 Jn

dx

dnDnEq

A

IJ nn

n

n

Jn : The current density

In: The current

q : A electronic charge

n : The electron mobility

n : The electron concentration

E : The electric field

Dn : The diffusion constant

yInD EQWI

VVVCQ thGiI

ID : The drain current

VG: The gate voltage

Ci : The gate insulator capacitance

W : The TFT channel width

Vth : The threshold voltage

dVVVVCWdyI thGinD

y=0 에서 L까지, V= 0에서 VD까지 적분

2

2

1DDthGniD VVVV

L

WCI


20

GS

D

VG

VD

IDS

비정질 실리콘 박막 트랜지스터의 이동도 측정 회로

포화영역

선형영역

DthGiDS VVVL

WCI

2

2thGiDS VV

L

WCI

VD < 1V

IDS : The drain current

VD: The drain voltage

Ci : The gate insulator capacitance

: The field effect mobility

W : The TFT channel width

L : The TFT channel length

VG : The gate voltage

Vth : The threshold voltage


21


22


23

Glass

Glass

Staggered

Glass

Inverted Staggered

Coplanar Inverted Coplanar

Electrode Semiconductor

Ohmic layer Insulator

s

s

s

s

Glass

실리콘 박막 트랜지스터의 구조


24

Back Channel Etched Structure

Etch Stopper Structure


25

박막트랜지스터 특성에 영향을 주는 요소


26


27


28

G

DSID

rDrS

-- -

-+ +

V’DS

VDS

V’GS

VGS

+

VGS=V’GS + IDrSVDS=V’DS + ID(rS+rD)

Equivalent circuit of a-Si:H TFT


29

Source Drain

Gate insulator

Rss Rsd

Gate

Cgso

Cgsi Cgdi

Cgdo

Id

Cds

Rgs Rgd

a-Si

n+

TFT channel

Source Drain

Gate insulator

Gate

a-Si:H TFT equivalent circuit


30

그림3.9 게이트와 드레인전압을 함수로 하는 BCE형 a-Si:H TFT 의 기 생capacitance.


31

그림3.10 드레인 전압을 함수로 하는 기생 capacitance. 음의 드레인 전압은 교환된 소스/드레인 전극에 해당한다.


32

그림3.11 기생 capacitance 대 주파수. 게이트 전압에 대한 ca-pacitance의 의존성은 주파수가 증가함에 따라서 작아진다. TFT는 그림 3.10과 동일하다.


33

SILVACO사의ATLAS

Finite element 방법을 사용

TFT내의 carrier concentration, potential distribution, field profile, current flow, I-

V characteristics, C-V characteristics 등을 simulation

Device simulation

Coplanar TFT의 potential 분포

16m2.5m 2.5m

Air

Air

Glass( =5.84)

SiNx (=6.5)

a-Si 0.1m

0.35m

700m

n+ n+

0.02 m

Coplanar 구조 TFT


34

Self-aligned TFT의 구조

Need of self-aligned TFT

G/S overlap distance : pattern misalignment

Feedthrough voltage shift

High aperture ratio

Reduce the number of photo-masks

Methods to fabricate self-aligned TFT

Lift-off

Backlight exposure

Ion-shower doping

Silicide formation

Laser-annealed n+ poly-Si layer

High-quality n+ mc-Si


35

Back-side exposure를 이용한 준자기정렬 방식 비정질실리콘 박막 트랜지스터의 단면도


36

Ion doping 및 실리사이드를 이용한 완전자기정렬방식 비정질실리콘 박막 트랜지스터의 단면도


37

Laser annealed n+ poly-Si을 이용한 완전자기정렬방식 비정질 실리콘 박막 트랜지스터의 단면도

Glass

Poly-Sia-SiS

D

SOG

Gate


38

He, H2, NH3 and N2

plasma treatment

S

GATE

GLASS

D

a-Si:H

High photo conductivity

Low defect states

a-Si:H/SiNx 계면의 플라즈마 처리 효과

Plasma Treatment Smooth interface

Etching away weak

bonds

SiNx

Low leakage current

High field strength

n+ a-Si:HOhmic contact

Hole blocking

TFT특성향상


39

Plastic Substrates for LCDs

The advantage of plastic LCDs Light weight

Flexible

Robustness

Compactness

Cost reduction by roll-to roll processing

Unbreakable

Plastic substrates

Thermal properties

Optical properties

Environmental resistance

Surface morphology

Buffer layer

SiNx, SiO2, resin coating

Protect thermal diffusion

Balance thermal stress

Protect scratch, vapor absorption

Deposition & processings

Maximum temp. 100 ~ 200 OC

Coefficient of thermal expansion

저온 TFT 기술


40

그림3.8 a-Si:H TFT의 electron drift mobility와 문턱 전압의 온도의존성.


41

그림 3.14 게이트에 인가된 양 또는 음의 stress 전압에 따른 a-Si:H TFT의 전달 특성 이동. 문턱 전압 이동과 함께 일반적으로drift mobility 감소가 관찰된다.


42

그림 3.15 게이트에 인가된 stress 전압에 대한 문턱 전압 이동 의존성. 음의 전압 stress인 경우 더 강한 의존성이 관찰된다.


43

그림 3.16 stress 시간의 함수로써 문턱 전압 이동. 의존은 양과음의 전압 stress 모두에 대해 거의 동일하다. Vg=20V에 대해△Vt∝t0.33, Vg=-10V에 대해 △Vg∝t 0.34 .


44

그림 3.17 a-Si:H TFT의 문턱전압 이동. 조명은 직접적으로 Vt이동을 유발하지는 않는다. 그러나, 게이트 바이어스의 적용은 이동을 증가시킨다. TFT는 1,000lx로 조명, Vg=-30V, Vd=Vs=0이다.


45

그림 3.19 작동 시간의 함수로써 a-Si:H TFT의 문턱전압. 게이트는 20V의 pulsed 바이어스를 보상하기 위해 -20V로 바이어스된다. pulse폭과 반복기간은 각각 33㎲와 16.6ms로 고정하였다.


46그림 3.20 펄스 전압의 주파수 함수로써 문턱 전압 이동.


47

Amorphous Silicon

Structure : Excellent Short-Range Atomic OrderNo Long-Range OrderWith Defects and Impurities

Gap States : Band Tail StatesDeep Defect States (Dangling-Bond)


48

Amorphous Silicon 의 Advantages 및 Problems

Advantages- Deposition: Over large-area

On almost any kind of substrateAt below 350℃

- High resistivity (Low off-current)- Excellent Photconductivity

Problems- Low carrier mobility- Instability (Vth shift)- Uniform array on large area- Insensitiveness of Radiation Damage

Hydrogenated amorphous silicon (a-Si:H)Hydrogen content : 10 ~ 30 at.%, TFT-LCD 에 95 %이상 채용

PECVD방법으로 증착SiH4 plasma → 고체인 a-Si:H 증착, 기판온도 : 300℃ 정도


49

Amorphous Silicon (a-Si) Hydrogenated Amorphous Silicon (a-Si:H)


50

수소화된 비정질 실리콘Hydrogenated amorphous silicon

a-Si:H

Hydrogen content : 10 ~ 30 at.%

TFT-LCD에 95 %이상 채용

플라즈마 화학기상 증착(PECVD:Plasma Chemical Vapor Deposition)

방법으로 증착

SiH4 plasma 고체인 a-Si:H 증착

기판온도 : 300oC 정도


51

비정질 실리콘의 구조적 특성

다이아몬드 구조의 결정질 실리콘결정질 실리콘과 비정질 실리콘의 원자 결합과에너지 밴드


52

비정질실리콘의 구조적 특성

● 장거리 질서가 없다.● 대부분 결합수가 4이다 (수소 본딩은 예외).● Rigid 구조를 갖는다.● Bond length : 2.35 Å (5 %); Bond angle : 109.5o (10 %)

Short range order

수소화된 비정질 실리콘 및 실리콘 질화막 증착

● PECVD● 최적증착조건<350C

기판온도/RF전력/이온 손상● Cluster tool 장비● SiH3 precursor● SiNx도 같은 chamber에서 (SiH4 + NH3) plasma● n+ a-Si:H 증착


53

그림 4.1 공유결합원소의 전자배치. 일반적인 배치는 s 궤도가 먼저 두 개의 전자에 의하여 채워지고 p 궤도가 채워지는 것이다. 그러나, 공유결합에서는 혼성계가 보다 낮은에너지를 갖고 있고 결과적으로 혼성화된 sp궤도들이 나타난다.


54

그림 4.2 두 개의 비정질 반도체의 결합배치. 실리콘과 셀레니윰.왼쪽에서 오른쪽으로 원자상태,분자상태, 그리고 고체에서의 준위가 넓어져 band를 형성하는것을 보여주고 있다.


55

실리콘 원자 및 결정질 실리콘의 전자 결합

Atom Molecule Solid

P

SSP3 EF

Antibonding

(Conduction band)

Bonding

(Valence band)


56

그림 4.3 a-Si:H의 radial 분포함수. 단거리 규칙성이 최인접 원자위치에서 나타남이 보여지고 있으며 이것은 거의 결정질과 동일하다. 반면에 장거리 규칙성은 거의 사라진다.


57

비정질실리콘의 상태밀도

● Band : Extended states● Gap : Localized states

Localization, Surface states

수소화된 비정질 실리콘의 상태밀도

● 수소화 - Gap states 감소● 주요 결함 (Defect) : Dangling bond

Do, Sp3 :

● Disorder : Band tail statesBond angle, Bond length


58

그림 4.4 n형 a-Si:H의 준위밀도 및 전자분포의 도식도. a-Si:H의mobility gap은 1.9eV이고 optical band gap은 약 1.7eV이다.


59

도핑된 수소화된 비정질 실리콘에서의 ESR 특성

state g-value △Hpp(0)/G U/eV (Υ/eV-1)/ESR

Conduction

band tail2.0043 5 ∼0.01 30

Dangling

band2.0055 7 0.2 7-13a-Si:H

Valence band

tail

2.0100-

2.013815-19 ∼0.4 22


60

그림 4.5 비정질반도체의 이동도 모서리의 개념을 나타내는 그림.임계 에너지 Ec에서는 이동도가 0부터 일정한 값까지 증가한다.


61

그림 4.6 a-Si:H gap 내에서의 상태 밀도. 시편은 silane중에서의phosphine부피밀도가 300vppm로 doped된 것 #1과#3(10mol % silane in Ar)이고 60vppm으로 doped된 것이 #2(45mol% silane in Ar)이다. 각각의 박막의 bulk Fermi level은 화살표로 나타나 있다. 에너지 level들은 전도대 모서리 Ec에 수직이다.


62

그림 4.7 doping 된 것과 doping되지 않은a-Si:H 시편에 대한 활성화 에너지와 전도도상 수 σ0 사 이 의 관계.15 Meyer-Neldel의법칙을 거의 따른다.활 성 화 에 너 지 는doping되지 않은 재료의 1eV로부터 n형으로doped 된 시 편 의0.1eV까지 변화한다.


63

그림 4.8 (a) 상온 전도도와(b)불순물첨가 vs a-Si:H의활성화에너지1. doping된양 은 silane 에 대 한phosphine 또 는 diborane비, NPH3,(NB2H6)/NSiH4,로 주어진다. 여기서 N은 혼합기체내의 단위부피당 분자수를 나타낸다.


64

그림 4.9 고저항 재료에 대한 드리프트 이동도 측정을 위한 비행시간 측정(time of flight)장치의 개략도.


65

수소화된 비정질 실리콘의 광학적 특성

비정질 실리콘에서 광흡수계수의 측정방법

1. 흡수계수가 10-3 cm-1 보다 큰 경우 :광투과도

2. 흡수계수가 10-3 cm-1 보다 작은 경우 :Primary and secondary photoconductivity Photoacoustic spectroscopy Photothermal deflection spectroscopy

Constant photocurrent method (CPM)


66

그림 4.10 비행 시간 실험의 (a) 전자와 (b) 홀드리프트 이동도 그래프.실선은 이론적인 그림으로 지수 밴드 꼬리를 가진 Multiple TrappingTransport Mechanism을나타내고 있다. 전도대와가전자대의 캐리어의 이동 도 는 각 각13cm2/Vs( 전 자 ),0.5cm2/Vs(정공)이다.


67

그림 4.11 Traveling wave 실험의 단면도. α-Si:H막은 LiNbO3기판으로부터 약 1μm미만 정도 위에 위치해 있다. 그 간격은 헬륨가스로 채워져 있다.


68

그림 4.12 비정질 반도체의흡수 가장 자리의 세 영역.영역 A는 Tauc 가장 자리에해당한다. 이 영역에서 α1/2

대 에너지의 외삽으로 비정질 재료의 광학적인 간격을얻을 수 있다. 영역 B의 지수꼬리는 Urbach 가장 자리로불려진다. 영역 C는 약한 흡수 꼬리이다..


69

그림 3.13 TFT(BCE)의 photo-current 대a-Si:H 층 의 두 께 .5,000lx의 조명은 일반적으로 밑으로부터의직접적인 backlight 조명에 해당한다.


70

그림 4.13 α-Si:H의 Tauc 그림. 외삽된(광학적) 밴드 갭은 1.7eV.


71

그림 4.14 Urbach영역에서 α-Si:H의 흡수 가장 자리. 더 높은 Tauc간격를가지는 막은 낮은 간격을가지는 막의 200℃에 비해250℃의 기판 온도에서 성장시켰다. 수소양은 각각높은 막과 낮은 막에 대해14at.%와 19at.%이다.


72

비정질실리콘의 밴드갭

● Mobility gap : Ec - Ev

실험적으로 결정하기 매우 어려움● 광학적 밴드갭

Tauc’s gap : Optical band gap절편 : 기울기 : B

수소화된 비정질 실리콘에서 적외선흡수

● Vibrational absorption● Si-Hn Si-H, SiH2, SiH3, (Si-H2)n

Si-Si● 수소량 계산● 박막의 특성 분석 : SiH/SiH2

● 박막에서 수소의 out-diffusion


73

그 림 4.15230℃의 기판온 도 와 Ar:5at%로 희석한SiH4로 준비한시료 α-Si:H의IR 투과도.


74

수소화된 비정질 실리콘에서 Si-Hn 진동 모우드의 흡수 주파수

Group Stretching Bending Rocking

Mode (cm-1)

SiH 2000 630

SiH2 2090 880 630

(SiH2)n 2090 ~ 2100 890, 845 630

SiH3 2140 905, 860 630


75

Si-Hn 결합의 유형에 관련된 진동 모우드와 흡수 주파수


76

T = (1-R)2 exp(- at)/[1 - R2 exp(- 2at)]

T = 4 T02 exp(- at)/[(1 + T0)

2 - (1 - T0)2 exp(- 2at)]

CH = A a(hn) dhn [at.%cm/eV]

A = 2000 cm-1 : 91019 cm-2

2100 cm-1 : 2.21020 cm-2

630 cm-1 : 2.11019 cm-2

•FR-IR로 부터 수소함량 결정


77

Distributed phase Clustered phase

수소화된 비정질 실리콘에서 두 가지의 Si-H 분포 모형도(○ : silicon, ● : hydrogen)


78

그림 4.16 α-SiH에 모여있는 SiH, SiH2, SiH3의진동 모드에 대한 개략도.채워진 원은 실리콘의 원자이고 열려진 원은 수소를 나타낸다. 각 모드에대해 나타나 있는 파수는cm-1 로 표시되는 적외선 파장에 대응한다


79

비정질실리콘에서 수소의 확산

● Interstitial site● Disorder 때문에 weak Si-Si bond 존재● Weak Si-Si bond 사이로 확산 가능

Mobile hydrogen atom● 증착온도가 증가하면 박막에 포함된 수소량 감소

450 oC에서 증착 -> 수소량 < 1 at.%450 oC에서 어릴링 -> 수소량 < 1 at. %


80

Mobile hydrogen

SiH

Weak bonds

TrapsE

HD

H

Diffusion

Trap

(a)(b)

수소 확산 mechanism ((a)trapping sites와 mobile 수소 에너지에 해당하는 potential wells, (b)Si-Si 결합 사이에서 수소의 운동)


81

비정질실리콘에서 준안정성

빛 조사후● 전기전도도 감소● Spin 밀도 증가● Device 특성 변화

TFT의 문턱전압 증가태양전지의 효율 감소

● Reversible process200C에서 어릴링 -> 원상태로 회복

수소와 관련


82

(a) Stable state (b) Metastable

state

빛조사에 의한 준안정 댕글링 본드 형성의 미세 모델


83

수소화된 비정질 실리콘의 전기적 특성

수소화된 비정질 실리콘의 캐리어 수송 변수

Drift Mobility

(cm2/Vs)

Activation

Energy

(eV)

Band Mobility

(cm2/Vs)

Bandtail Slope

(eV)

Electron

Hole

< 0.8

10-3

0.13

0.32

10

0.67

0.027

0.043


84

(a) (b)

수소화된 비정질 실리콘에서 trapping(a)과 hopping(b)에 의한 전자의 이동 모델


85

1000/T (K-1)

2.0 2.5 3.0 3.5

LOG CONDUCTIVITY (S/cm)

-11

-10

-9

-8

-7

-6

-5

-4

-3

-2

Ea= 0.83 eV

수소화된 비정질 실리콘에서 전기전도도 d의 온도 의존도

1000/T (K-1

)

2.0 2.5 3.0 3.5

LO

G C

ON

DU

CT

IVIT

Y (

S/c

m)

-11

-10

-9

-8

-7

-6

-5

-4

-3

-2

Ea= 0.83 eV

Glass Substrate

Al electrode100 m

a-Si:H ~ 0.5 m

a

전기전도도 측정 구조


86

Doping in a-Si:H

Gas phase doping

SiH4 + PH3 for n-type

SiH4 + B2H6 for p-type

Glow discharge

For ohmic contact

1% gas phase doping


87

P나 B가 도핑된 수소화된 비정질 실리콘의 전기전도도 변화

P30 + Si4

0 P4+ + Si3

- + U

B30 + Si4

0 B4- + Si3

+ + U

Li30 + Si4

0 Li4+ + Si3

- +U


88

Si

Si

SiSi

Si

Si

P Si

Si

SiSi

Si

Si

P+

defect

(a) (b)

P30 형태로 결합하고 있는 상태 (a)와 Si3

- 결함 (defect)을 형성하여 P4+로 바뀐 상태 (b)


89

P30 + Si4

0 결합과 P4+ + Si3

- 결합의 에너지 차이

E

Configurational coordinate

U

P30+Si 4

0

(grounded state)

P4++Si 3

-

(excited state)


90

(a) (b)

불순물의 양에 따른 도핑 효율 ((a)는 고체 상태를 (b)는 기체 상태의 불순물을 나타냄)


91

수소화된 비정질 실리콘의 물성Material constant Typical value

◇ Dark conductivity

◇ Conductivity activation energy

◇ Photoconductivity

(AM-1, 100 mWcm-2)

◇ Optical band gap

◇ Temperature coefficient of optical

band gap

◇ Electron mobility

◇ Hole mobility

◇ Carrier diffusion length

◇ Electron affinity

◇ Refractive index

◇ Density

◇ Hydrogen content

◇ Crystallization temperature

◇ Valence band tail slope

◇ Conduction band tail slope

◇ ESR spin density

3×10-10

S/cm

0.76 eV

1×10-4 S/cm

1.7∼1.8 eV

2.7×10-4 eV/K

0.5∼1.0 cm2V-1sec-1

1×10-3∼5×10

-3 cm

2V-1sec-1

> 1.0 μm

3.93 eV

4.3

2.2 gcm-3

18 at.%

675 ℃

42∼50 meV

25 meV

∼1015 eV

-1cm-3


92

A-Si:H TFT

1979년 영국 Dundee 대학LeComber 가 LCD에 응용을 제안

장점1. 저온 공정2. 대면적 가능3. 게이트 절연막: SiNx

Low interface states with SiNx

4. N+ a-Si:H, Ohmic contact

5. Low leakage current

단점1. Low field-effect mobility Poly-Si

2. High photo sensitive

Photo-leakage current


93

그림 3.3 수소화 비정질 실리콘과 질화 실리콘의 박막을 증착하기위한 플라스마 CVD 시스템. 사일렌 기체는 a-Si:H 박막을 증착하기 위하여 rf 진공 용기 안에서 해리되고, 질화 규소를 만들기 위하여 암모니아 기체와 질소 기체를 첨가한다. a-Si:H를 doping하기위하여, 포스핀(PH3) 또는 다이보레인(B2H6) 기체들을 진공 용기안으로 넣는다.


94


95

그림 3.22 capacitive 전극에 인가된 rf power에 대한SiN film의 내부 stress 의존성 . deposition 조건은다 음 과 같 다 : SiH4=15sccm, NH3=90sccm,H2=200sccm, cathodearea = 900cm2,pressure=1Torr,Tsub=300℃.


96

그림 3.23 여러 절연체의 전류-전압 특성. 모든 샘플은 1mm2의면적이다. Al2O3 film의 breakdown 전압은 ∼7×106V/cm의 전기장에 해당하는 ∼150V이다.


97

그림 3.24 알루미늄 게이트 a-Si:H TFT의 단면. 게이트 절연체는실리콘 나이트라이드와 알루미늄 옥사이드로 구성되어 있다.Al2O3(=9.2)의 유전상수는 SiN(=6.9)보다 높고, 높은 transcon-ductance가 예상된다.


98

그림 3.25 (a)양극 산화 기구, (b)시간에 따른 전압, 전류 변화를보여주는 동작 모드. 80% 규칙이 산화 박막에 적용된다. 즉, 박막의 항복 전압은 대략 최종 산화 전압에 0.8을 곱한 것과 같다.


99

그림 자기 정렬 공정 단계, 여기에 보여진 lift-off 기술은 자기 정렬된TFT를 제조하기 위해 언제나 필요한 것은 아니다.

3 tft (thin film transistor)contents.kocw.net/kocw/document/2015/sungkyunkwan/... · 2016-09-09 ·...

Documents