전자기계회로(4-아날로그 전자회로)

전자기계회로

안성두원공업고등학교

Ⅳ 아날로그 전자 회로

전자기계과 안 병 민

2

전자기계과 안병민


1. 파형 정형 회로

1. 클리퍼와 클램퍼 회로를 구성할 수 있다 .2. 클리퍼와 클램퍼의 입력 파형과 출력

파형을 오실로스코프로 관찰할 수 있다 .

3



클리퍼 회로 클리퍼 : 입력 신호 파형의 일부를 잘라 내어 출력시키는 회로

① 피크 클리퍼 : 파형의 윗부분을 잘라내는 회로

② 베이스 클리퍼 : 파형의 아래 부분을 잘라내는 회로

4



클램퍼 회로 클램퍼 : 입력 신호 파형을 어떤 기준 전압에 고정시켜 출력으로 내보내는 회로

① 양클램퍼 : 출력 펄스 파형의 아랫부분을 0[V] 로 고정시키는 회로

② 음클램퍼 : 출력 펄스 파형의 윗부분을 0[V} 로 고정시키는 회로

5



2. 증폭 회로

1. 이미터 공통 바이어스를 계산할 수 있다 .2. 커패시터 결합 증폭기를 해석할 수 있다 .3. SEPP 주 증폭기를 구성할 수 있다 .

6



바이어스 회로 이미터 공통 (CE) 바이어스 회로 : 전류 증폭률 및 전압 증폭률 모두 효율적 저항 RE 의 전압 강하를 통하여 출력이 음 (-) 되먹임이 됨 주위 온도나 트랜지스터 자체 온도가 심하게 변해도 트랜지스터를 안정하게 동작시킴

전압 분배 바이어스 회로 : 안정 지수가 뛰어남 : 단일 전원 공급 방식 : IE = IB + IC ≒ IC

※ CE 바이어스 회로 설계 과정

제 1 단계 : Vcc 는 안정도를 고려하여 베이스 - 이미터 전압 VBE 의 10 배 이상으로 잡는다 . Si 트랜지스터의 VBE 대표값은 0.7[V] 제 2 단계 : 이미터 단자 전압 VE 를 0.1Vcc 정도 잡는다 . 이미터 저항 RE 와 컬렉터 저항 Rc 크기의 비는 1:4 정도 제 3 단계 : 전압 분배 저항 R2 는 RE 의 10 배 값봐 작게 정한다 . 또 하나의 전압 분배 저항 R1 은 R2 가 결정됨에 따라 Vcc 의 전압 분배가 이루어지며 , 이 때 베이스 전압 VB 를 이미터 전압 VE 보다 VBE 이상 되도록 정한다 .

7



부하선과 동작점

부하선 : 컬렉터 직류 전류 Ic 와 컬렉터 -이미터 사이 직류 전압 VCE 점들을 연결한 선

부하선과 컬렉터 출력 특성의 교차점들은 트랜지스터가 바이어스 직류에 의하여 동작할 수 있는 점들

트랜지스터 동작점 Q : Ic 와 VCE 가 만나는 점

A 급 증폭 : VCE 가 Vcc 의 ½ 정도 되게 하는 증폭

8



직류 해석 VB 는 Vcc 가 R1 과 연결도어 R2 에 분배되는 전압으로 구해진다 .

VB 가 일단 결정되면 , VE, Ic, Vc 및 VCE 는 다음 식으로 나타냄

21

2

RR

RVV ccB

ECCE

CCCCC

E

EEC

BEBE

VVV

RIVVR

VII

VVV

9



전치 증폭기① 커패시터 결합 증폭기

커패시터 : 직류 차단 , 교류 통과 CB : 입력 신호 결합용 CC : 출력 신호 결합용 CE : 교류 신호만을 따로 흐르게 하는 바이패스용 * 교류 신호 측면에서 이미터는 교류적 접지 (CE) * RE 를 단락시킨 것과 같게 한다 . * 불필요한 음되먹임을 해제함 * CE 가 없으면 증폭이 거의 이루어지지 않음

② 교류 등가 회로

교류 신호에서 본 직류 전원은 쇼트에 불과

10



e

C

i

oV

i

oi

CCO

ei

r

R

v

vA

i

iA

RRR

rRRR

21

③ 교류 해석

입력 저항

출력 저항

전류 이득

전압 이득

④ 주파수 응답 : 주파수 변화에 대한 이득의 변화

저역에서의 이득 감소 : 결합 커패시터 Cin ( 또는 Cout) 및 측로 커패시터 Cby

고역에서의 이득 감소 : 트랜지스터의 pn 접합에서 존재하는 기생 용량 때문

전치 증폭기

11



① 이미터 플로워 : 공통 컬렉터 바이어스 방식(CC) 전압 이득 AV = 1 전류 이득 AI = β 전력 이득 AP = AI Av = β 임피던스 정합용으로 사용 : 높은 입력 저항 , 낮은 출력 저항

② 상보형 대칭 푸시풀 증폭기 B 급 푸시풀 증폭기 : 등가의 두 증폭 소자가 대칭적으로 사용됨상보형 대칭 푸시풀 증폭기 : 한 쌍의 npn 형과 pnp 형의 트랜지스터를 상보적으로 조합

③ SEPP

전력 변환 효율 [%]100)(

)(

dci

aco

P

P

전치 증폭기

12



① 종속 접속 2 단 증폭기 AVT = AV1 × AV2

GT = G1 + G2 [dB]

② 음되먹임 폐회로 증폭 이득을 감소시키는 제어 회로 증폭 이외의 특성을 안정적으로 향상시킴

E

EF

R

RR

Ao

AoAc

1

1

EF

E

RR

R

음되먹임 증폭 회로

13



3. 연산 증폭기

1. 이상적인 연산 증폭기의 동작을 이해할 수 있다 .2. 반전 및 비반전 증폭기의 원리를 이해할 수 있다 .3. 연산 증폭기를 이용하여 여러 가지 연산 회로를 구성 할 수

있다 .4. 전압 비교기 회로를 이해할 수 있다 .

14



연산 증폭기

※ 이상적인 연산 증폭기의 특성 개방 전압 이득 (Ao) 이 무한대 ( ∞)이다 . 입력 임피던스가 ∞ 이다 . 출력 임피던스가 0 이다 . 주파수 대역폭이 ∞ 이다 .

15



연산 증폭기의 가상 접지

※ 가상 쇼트 , 가상 접지

입력 저항이 무한대이므로 오픈

두 점의 전위차는 실제로 0 이므로 쇼트

16



1

2

1 R

R

V

VA

OV

1

2

1

211R

R

R

RR

V

VA

i

OV

반전 및 비반전 증폭기

17



22

11

VR

RV

R

RA

ffO

)( 22

11

VR

RV

R

R ff

)( 21 VVVO

① 가산기 ② 감산기

12 VVVO

가산기와 감산기

18



t

O vdtCR

V0

1

적분기

19



vdt

dRCRiVO

미분기

20



전압 비교기 비교기 : 두 신호 중 어느 한 쪽이 더 큰가 , 또는 하나의 신호가 미리 정해진 어느 다른 한 신호를 넘어서는 순간을 알고자 할 때 사용됨

Vi > 0 이면 Vo = -Vsat

Vi < 0 이면 Vo = +Vsat

비교기의 출력은 High 및 Low 의 두 레벨을 가진다 . 비교기는 음되먹임을 걸어 쓰는 일은 없으므로 주파수 보상이 필요하지 않아 대역폭이 넓고 고속 응답이 가능하다 . 비교기는 되먹임이 없거나 양되먹임을 사용한다 .

21



4. 타이머 칩

1. 555 타이머 직접 회로의 기본적인 동작 특성을 이해할 수 있다 .

2. 555 타이머를 이용한 비안정 멀티바이브레이터의 동작을 구성할 수 있다 .

22



신호 발생기 집적 회로

23



타이머 동작 원리

24



① 비안정 멀티바이브레이터

② 전압 제어 발진기 비안정 멀티바이브레이터의 구성에서 사용하지 않은 ⑤번 단자에 가변 전압 신호를 걸어 주면 전압 제어 발진기 (VOC) 로 동작 VOC 는 입력 전압의 크기에 반비례하는 주파수를 가진 신호를 출력 VOC 는 주파수 변조 (FM) 회로에 응용됨

%1002

)2(

44.1

ba

ba

ba

RR

RRD

CRRf

구형파 발생기

25



1. RC 발진 회로의 종류와 구성을 이해할 수 있다 .2. 고주파 발진 회로의 종류와 구성을 이해할 수 있다 .

5. 발진 회로

26



① 발진 조건 발진 주파수 fo 에서 재생적인 양되먹임 회로망 발진 시작을 위한 최기의 트리거 입력 일정한 발진 지속을 위한 이득 1 을 가진 되먹임 폐회로② 위상천이형 발진기 ③ 빈브리지형 발진기

RCfo

62

1

RCfo

2

1

저주파 발진기

27



고주파 발진기

① LC 발진기 : 수 10[kHz] ~ 수 [MHz] 주파수 범위에서 LC 회로망의 동조 주파수를 선택하여 발진하는 특성을 나타냄

28



고주파 발진기

② 크리스탈 발진기 : 수 100[kHz] ~ 수 100[MHz] 주파수 범위에서 크리스탈의 압전 효과에 의하여 안정되게 발진하는 특성을 나타냄

전자기계회로

안성두원공업고등학교


전자기계과 안 병 민

전자기계회로(4-아날로그 전자회로)

Documents

vo

sepp

mhz

khz