4.3.1 简单电路的设计1. 逻辑抽象• 分析因果关系，确定输入 / 输出变量• 定义逻辑状态的含意（赋值）• 列出真值表2. 从真值表写出逻辑函数式3. 选定器件的类型4. 根据所选器件，化简或变换逻辑函数式： 若用 SSI 的门电路，则要求将逻辑式化为最简式 若用 MSI 组合逻辑电路，则要求将逻辑式变换成所用器件的

逻辑式相似的形式。 若用 PLD ，则可以通过在计算机上运行 EDA 软件自动完成。

5. 画出逻辑电路图

4.3 组合逻辑电路的设计方法

例：设计一个三人表决逻辑电路，规定必须有两人以上同意，方案方可通过。

1. 逻辑抽象 三人态度为 A 、 B 、 C ，且 1 状

态代表同意， 0 状态代表不同意。表决结果以 Z 表示，且 1 为提案通过， 0 为未通过。

输入变量 输出A B C Z

0 0 0 0

0 0 1 0

0 1 0 0

0 1 1 1

1 0 0 0

1 0 1 1

1 1 0 1

1 1 1 1ABCCABCBABCAZ

2. 写出逻辑表达式

BCACABZ ))()()((

))((

BCACAB

BCACABZ

ABCCABCBABCAZ

3. 3. 选用小规模集成的门电路选用小规模集成的门电路4. 4. 化简化简

用与门和或门用与门和或门 用与非门用与非门

5. 5. 画出逻辑图画出逻辑图

至与非门即可。

接、、、，并将

、、按照上式，只需＝＝

76530

12

7653

7653

)(

mmmmCA

BAAA

mmmm

mmmm

ABCCABCBABCAZ

一、 选用译码器和门电路一、 选用译码器和门电路1. 1. 逻辑抽象逻辑抽象2. 2. 写出逻辑表达式写出逻辑表达式

3. 3. 变换变换

4. 4. 画出逻辑图画出逻辑图

ABCCABCBABCAZ

采用中规模集成的常用组合逻辑电路设计

）（）（）（）），＝正常工作状态下（

013012011010(

1

AADAADAADAADY

S

即可。、、、、、两式对照，只需

）（＝

写成上式对应的形式：

1

0

)(1)()(0

321

001

DADAD

DCABA

BCCBACBACB

ABCCABCBABCAZ

二、选用数据选择器二、选用数据选择器

1. 1. 逻辑抽象逻辑抽象2. 2. 写出逻辑表达式写出逻辑表达式

3. 3. 变换：变换： Z=A’BC+AB’C+ABC’+ABCZ=A’BC+AB’C+ABC’+ABC

4. 4. 画出逻辑图画出逻辑图

4.3.2 复杂电路的设计

采用层次化的设计方法1. 将整个逻辑电路划分成若干个比较大的顶级模块。2. 再将其逐级划分成更小的模块，直到划分为能够实现的、

规模较小的底层模块电路为止。

实现方式1. 自顶向下：从获得最佳电路性能出发进行模块的划分和

设计，并不考虑这些模块是否已经存在。2. 自底向上：力图将电路划分成已经有的电路模块（标准

集成器件）。

例：要求为某旅店设计一个客房服务呼叫系统。已知该旅店有1~9 号共 9 个房间。每间内设置有一个呼叫开关，分别为 K1~K9 。当 1 号房间的呼叫开关 K1 合上时，无论其他房间里的呼叫开关 K2~K9 是否合上，服务员值班室的数码管显示器应显示数字 1 。当 K1 没有合上而 K2 合上时，无论 K3~K9 是否合上，数码显示器应显示数字 2 。依此类推，只有当 K1~K8 全未合上而 K9 合上时，才显示数字 9 。

解：根据对设计要求的分析，首先可以将整个呼叫系统逻辑电路划分为优先编码器、代码转换电路和数码显示电路三个模块。

数码显示电路又可划分为七段显示译码器、数码管驱动电路和七段数码显示器。

按照信号的传递路线把现成的集成器件连接起来。

4.4 组合逻辑电路中的竞争－冒险现象一、什么是“竞争” 两个输入信号“同时向相反的逻辑电平变化”，称存在“竞

争”二、只要存在输入信号的竞争，就有可能产生输出尖峰脉

冲噪声的危险，这种现象称为“竞争－冒险”现象。

AA’ 型 (1 型 )冒险

A+A’ 型 (0 型 )冒险

消除竞争－冒险现象的方法一、在输出端与地之间并联滤波电容

缺点：增加了门电路的传输延迟时间，并使输出电压波形的边沿变缓。

二、引入选通信号 将选通信号的有效作用时间选在输入信号变化结束后，

S=1期间的输出信号不会出现尖峰。

如 Y=AB+A’C 在 B=C=1 的条件下， Y=A+A’ ，可能将有负向尖峰脉冲出现。

三、修改逻辑设计

若将原逻辑关系 改为 Y=AB+A’C+BC

则可在 B=C=1 时，使 Y=A+A’+1=1 ，

确保没有负向尖峰脉冲出现，消除了原逻辑设计中的竞争 — 冒险。

形式为 Y=AA’ 的可能将出现正向尖峰脉冲；

形式为 Y=A+A’ 的可能将出现负向尖峰脉冲。

只要逻辑函数在一定的条件下能化成 Y=AA’ 或 Y=A+A’ 的形式，则可判定其电路有竞争—冒险的可能。

重点难点

重点： 组合逻辑电路的概念 组合逻辑电路的分析与设计方法常用组合电路模块的功能及应用 组合电路的竞争 - 冒险的判断

难点： 灵活运用常用组合电路模块进行电路设计

第 5 章 触发器

1. 由或非门组成的 SR 锁存器

电路有两个互补的输出端

Q 端的状态定义为电路输出状态“0” 态： Q=0 、 Q’=1“1” 态： Q=1 、 Q’=0

R 、 S 输入信号为高电平有效

R端称为复位端或清零（ 0 ）端

S端称为置位（ 1 ）端

5.1 SR 锁存器

1) 工作原理

R=0 、 S=0 状态不变

0

0

若初态 Q = 1

1

0

1

若初态 Q = 0

0

1

00

0

现态：输入信号作用前 Q 端的状态，现态用 Q 表示。

次态：输入信号作用后 Q 端的状态，次态用 Q * 表示。

无论初态 Q 为 0 或 1 ，锁存器的次态为 1 态。 信号消失后新的状态将被记忆下来。

0

1

若初态 Q = 1

1

0

1

若初态 Q = 0

0

1

0

0 1

0

R=0 、 S=1 置 1

1

无论初态 Q 为 0 或 1 ，锁存器的次态为 0 态。 信号消失后新的状态将被记忆下来。

1

0

若初态 Q = 0

0

1

0

若初态 Q = 1

1

0

0

0 0

1

R=1 、 S=0 置 0

1

1

10

0

S=1 、 R=1

无论初态 Q 为 0 或 1 ，触发器的次态 Q* 和 Q’* 都为 0 。

状态不确定

当 S 、 R 同时回到 0 时，由于两个或

非门的延迟时间无法确定，使得触发

器最终稳定状态也不能确定。

触发器的输出既不是 0 态，也不是 1 态

由或非门组成的 SR锁存器的特性表 :

S RQ

（现态）

Q*

（次态）

0 0 0 0

0 0 1 1

0 1 0 0

0 1 1 0

1 0 0 1

1 0 1 1

1 1 0 0#

1 1 1 0#

特性方程： Q* = S+R’Q （约束条件 : SR = 0 ）

3 ）工作波形（设初态为 0）

Q

Q’

R

S

0

0

0

1

0

0

1

0

1

1

提问：触发器的特点及逻辑功能的描述方法？

小 结

掌握组合逻辑电路的设计方法。

作 业

作业： P151 5.1

掌握或非门组成的 SR锁存器的工作原理。

2、人的血型有 A、 B、 AB、 O 4种。输血时输血者的血型与受血者血型必须符合图（ 1）中用箭头指示的授受关系。试用数据选择器（ 74LS151）和非门（ 74LS04）电路设计一个逻辑电路，判断输血者与受血者的血型是否符合上述规定。（提示：可以用两个逻辑变量的 4种取值表示输血者的血型。用另外两个逻辑变量的 4种取值表示受血者的血型。）

1、用 3-8译码器（ 74LS138）和与非门（ 74LS20）设计一举重比赛中的裁判电路，要求：比赛有 A、 B、 C三名裁判， A为主裁判， B、 C为两名副裁判，只有当两名以上裁判（必须包括 A在内）认为上举杠铃合格时，裁决才算通过。

实验二：组合逻辑电路设计的内容

A

B

AB

O

A

B

AB

O

图（ 1 ）