50 mA、60 V 高効率

降圧レギュレータ

データシート ADP2360

Rev. 0

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって

生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示

的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有

者の財産です。※日本語版資料はREVISION が古い場合があります。最新の内容については、英語版をご参照ください。

©2016 Analog Devices, Inc. All rights reserved.

本 社／105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03（5402）8200

大阪営業所／532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 電話 06（6350）6868

特長

入力電源電圧範囲: 4.5 V ～ 60 V

可変出力電圧範囲: 0.8 V ～ VIN

出荷時に設定可能な固定出力電圧オプション: 3.3 V、5.0 V

連続出力電流: 最大 50 mA

調整可能なピーク・インダクタ電流制限: 最大 140 mA

パルス周波数変調（PFM）制御

非常に高い効率

90 %（VIN = 9 V、VOUT = 3.3 V、IOUT = 10 mA 時）

87%（VIN = 9 V、VOUT = 3.3 V、IOUT = 1 mA 時）

低シャットダウン電流: 4 μA 未満

低静止電流: スリープ・モード時 12 µA（代表値）

100 % デューティ・サイクル動作

低電圧ロックアウト（UVLO）

外付け部品が不要

高精度閾値を持つイネーブル入力

プログラマブルなソフトスタート

パワーグッド出力

サーマル・シャットダウン（TSD）保護

8 ピン LFCSP パッケージ

アプリケーション

4 mA ～ 20 mA のループ駆動システム

HART モデム

ビル・オートメーション

分散型電源システム

工業用制御電源

その他の高入力電圧、低出力電流システム

代表的なアプリケーション回路

図 1.

概要

ADP2360 は、高効率、高入力電圧、不連続導通モード（DCM）

の同期整流、降圧、DC/DC スイッチング・レギュレータです。

ADP2360 は 4.5 V ～ 60 V の広い入力電源電圧範囲で動作し、最

大 50 mA の連続出力電流を供給できるので、スペースに制約の

あるアプリケーションで各種電圧源から電源を安定化させるの

に最適です。ADP2360 には可変出力電圧（0.8 V ～ VIN）モデル

と、出荷時に設定可能な 3.3 V および 5.0 V の固定出力電圧モデ

ルがあります。

ADP2360 はピーク電流レベル（IPEAK）を調整できる単一パルス

PFMアーキテクチャを採用しており、入力および出力のリップ

ルを最小に抑えます。IPEAK 電流制限を調整できるため、アプリ

ケーションの動作条件に合わせて効率を最適化し、適合するイ

ンダクタのサイズを最小にすることができます。

さらに、ADP2360 は、出力電圧が正常であることを示すパワー

グッド（PG）ピンを備えています。この他に、100 % デューテ

ィ・サイクル動作、高精度イネーブル制御、外部ソフトスター

ト制御、UVLO、サーマル・シャットダウン（TSD）保護など

を特長としています。

ADP2360 には外部補償が不要なので、固定出力電圧オプション

のソリューションに必要な外付け部品は最少 3 個です。

ADP2360 は 3 mm × 3 mm の 8 ピン LFCSP パッケージで供給さ

れ、動作ジャンクション温度範囲は −40 °C ～ +125 °C です。

EN

AGND(EPAD)

SW

PG

VIN

PGND

CIN

COUT

L18

2

ADP2360

7

FB 4

ITH 3

VOUT

VIN

6 9

ON

OFF1

SS5

CSS

PG

RPG

RITH

13

94

4-0

01

日本語参考資料

最新版英語データシートはこちら

データシート ADP2360

Rev. 0 － 2/15 －

目次 特長 ...................................................................................................... 1

アプリケーション .............................................................................. 1

代表的なアプリケーション回路 ...................................................... 1

概要 ...................................................................................................... 1

改訂履歴 .............................................................................................. 2

仕様 ...................................................................................................... 3

絶対最大定格 ...................................................................................... 5

熱抵抗 .............................................................................................. 5

ESD に関する注意 ......................................................................... 5

ピン配置およびピン機能の説明 ...................................................... 6

代表的な性能特性 .............................................................................. 7

動作原理 ............................................................................................ 10

概要................................................................................................ 10

制御方式 ........................................................................................ 10

デバイス機能 ................................................................................ 11

アプリケーション情報 .................................................................... 12

出力電圧の設定 ............................................................................ 12

入力コンデンサの選択 ................................................................ 12

スイッチング周波数の見積もり ................................................ 12

ピーク・インダクタ電流の設定 ................................................ 12

インダクタの選択 ........................................................................ 13

出力コンデンサの選択 ................................................................ 13

設計の最適化 ................................................................................ 13

推奨部品........................................................................................ 13

PCB レイアウト時の考慮事項 ........................................................ 14

外形寸法 ............................................................................................ 15

オーダー・ガイド ........................................................................ 15

改訂履歴

5/2016—Revision 0: Initial Version

データシート ADP2360

Rev. 0 － 3/15 －

仕様 特に指定がない限り、VIN = VEN = 24 V、VOUT = 3.3 V、仕様の代表値は TA = 25 °C で規定、仕様の最小値/最大値は TJ = −40 °C ～ +125 °C

で保証。温度限界におけるすべての規定値は、標準の統計的品質管理手法（SQC）を使う相関により保証。

表 1.

Parameters Symbol Test Conditions/Comments Min Typ Max Unit

INPUT VOLTAGE SUPPLY RANGE VIN 4.5 60 V

QUIESCENT CURRENT

Sleep Mode IQ_SLEEP Between switching cycles,

FB > VFB_RISING 12 23 µA

Active IQ_ACTIVE During switching cycle, FB < VFB_FALLING 140 165 µA

Shutdown Current IQ_SHUTDOWN VEN = 0 V, TJ = −40°C to +85°C 0.8 4 µA

UNDERVOLTAGE LOCKOUT (UVLO)

VIN UVLO Rising Threshold VUVLO_RISING 4.3 4.4 4.5 V

VIN UVLO Falling Threshold VUVLO_FALLING 4.1 4.2 4.3 V

SOFT START (SS)

SS Pin Current ISS VSS = 0 V 0.75 1 1.25 µA

PRECISION ENABLE LOGIC/SHUTDOWN

EN Pin Voltage Range VEN 0 60 V

EN Threshold Rising VEN_RISING 0.95 1 1.05 V

EN Hysteresis VEN_HYS 50 mV

EN Pin Leakage Current IEN_LEAKAGE VIN = VEN = 60 V 0.1 0.5 µA

Shutdown Threshold VEN_SHUTDOWN 0.35 0.57 0.7 V

FEEDBACK

Adjustable Output Voltage Range VOUT 0.8 VIN V

FB Falling Threshold VFB_FALLING Adjustable output voltage model 0.792 0.800 0.808 V

Fixed 3.3 V output voltage model 3.267 3.300 3.333 V

Fixed 5.0 V output voltage model 4.950 5.000 5.050 V

FB Rising Threshold VFB_RISING Adjustable output voltage model 0.794 0.803 0.812 V

Fixed 3.3 V output voltage model 3.284 3.317 3.349 V

Fixed 5.0 V output voltage model 4.975 5.025 5.075 V

FB Pin Current IFB Adjustable output voltage models 0.005 0.1 µA

Fixed output voltage models 1.15 1.5 µA

SWITCH (SW) PARAMETERS

On Resistance

Positive Metal Oxide Semiconductor (PMOS) RDSON_P ISW = 50 mA 4 8 Ω

Negative Metal Oxide Semiconductor (NMOS) RDSON_N ISW = 50 mA 2 4 Ω

Leakage Current

PMOS VSW = 0 V 1 µA

NMOS VSW = 24 V 1 µA

Discharge Resistor EN = 0 V 100 kΩ

INDUCTOR CURRENT LIMIT

ITH Threshold Voltage VITH 0.967 1 1.018 V

Peak Current Limit IPEAK RITH = 0 Ω, at power-up 126 140 154 mA

RITH = open, at power-up 45 50 55 mA

Minimum PMOS on Time tPMOS (MIN) ISW = 20 mA, RITH = open 35 ns

POWER GOOD (PG)

PG Pin Voltage Range VPG 0 60 V

PG Pin Pull-Down Resistance RPG 1.0 1.5 kΩ

Rising Threshold VPG_RISING Adjustable output voltage model 0.740 0.760 V

Fixed 3.3 V output voltage model 3.053 3.135 V

Fixed 5.0 V output voltage model 4.625 4.750 V

データシート ADP2360

Rev. 0 － 4/15 －

Parameters Symbol Test Conditions/Comments Min Typ Max Unit

Hysteresis VPG_HYS Adjustable output voltage model 40 mV

Fixed 3.3 V output voltage model 165 mV

Fixed 5.0 V output voltage model 250 mV

Leakage Current IPG_LEAKAGE VPG = 24 V 0.06 0.5 µA

THERMAL SHUTDOWN

Rising Threshold TSHDN 150 °C

Hysteresis THYS 15 °C

データシート ADP2360

Rev. 0 － 5/15 －

絶対最大定格 表 2.

Parameter Rating

VIN, EN, PG, to AGND, PGND −0.3 V to +61 V

FB to AGND, PGND −0.3 V to +5.5 V

SW to AGND, PGND −0.3 V to VIN + 0.3 V

ITH, SS to AGND, PGND −0.3 V to +4 V

Operating Junction Temperature Range −40°C to +125°C

Storage Temperature Range –65°C to +150°C

Soldering Conditions JEDEC J-STD-020

上記の絶対最大定格を超えるストレスを加えると、デバイスに

恒久的な損傷を与えることがあります。この仕様規定はストレ

ス定格のみを指定するものであり、この仕様の動作のセクショ

ンに記載する規定値以上でのデバイス動作を定めたものではあ

りません。製品を長時間にわたり絶対最大定格状態に置くと、

製品の信頼性に影響を与えることがあります。

熱抵抗

θJA は最悪の条件、すなわち、回路基板に表面実装パッケージを

ハンダ付けした状態で仕様規定されています。

熱抵抗の詳細については、アプリケーション・ノート AN-000

「Thermal Characteristics of IC Assembly」をご参照ください。

表 3. 熱抵抗

Package Type θJA ΨJB Unit

8-Lead LFCSP 62.7 33.60 °C/W

標準的な 4 層の JEDEC 規格準拠のプリント回路基板（PCB）

（2S2P）を使用し、露出パッドを基板にハンダ付けし、2 × 2 列

のサーマル・ビアと自然空冷を採用した状態で、θJA と ΨJB をモ

デル化しています。

ESD に関する注意

ESD（静電放電）の影響を受けやすいデバイスです。

電荷を帯びたデバイスや回路ボードは、検知されない

まま放電することがあります。本製品は当社独自の特

許技術である ESD 保護回路を内蔵してはいますが、

デバイスが高エネルギーの静電放電を被った場合、損

傷を生じる可能性があります。したがって、性能劣化

や機能低下を防止するため、ESD に対する適切な予防

措置を講じることをお勧めします。

データシート ADP2360

Rev. 0 － 6/15 －

ピン配置およびピン機能の説明

図 2.ピン配置

表 4. ピン機能の説明

Pin No. Mnemonic Description

1 EN イネーブル入力。このピンは、高精度の閾値で ADP2360 のイネーブル制御を行います。

2 PG パワーグッド出力。このピンは、オープンドレインのパワーグッド・インジケータです。

3 ITH IPEAK 閾値設定ピン。このピンとグラウンドの間に 1 本の抵抗を接続して、アプリケーションの IPEAK レベルを

調整します。

4 FB 出力電圧帰還入力。このピンを使って出力電圧を設定します。

5 SS ソフトスタート。SS ピンと AGND の間に 1 個のコンデンサを接続して、デバイスのソフトスタート時間を調

整します。

6 PGND 電源グラウンド。NMOS パワー・デバイスとドライバのグラウンド接続です。

7 SW スイッチ・ノード。このピンは、NMOS パワー・デバイスと PMOS パワー・デバイスのドレインです。

8 VIN 入力電圧。このピンと PGND の間に 1 個の入力コンデンサを接続する必要があります。

9 AGND (EPAD) アナログ・グラウンド。露出パッドを接続して、外部グラウンド・プレーンにハンダ付けする必要がありま

す。

3ITH

4FB

1EN

2PG

6 PGND

5 SS

8 VIN

7 SWADP2360TOP VIEW

9AGND

NOTES1. ANALOG GROUND. THE EXPOSED

PAD MUST BE CONNECTED ANDSOLDERED TO AN EXTERNALGROUND PLANE. 1

39

44

-00

2

データシート ADP2360

Rev. 0 － 7/15 －

代表的な性能特性

図 3. 負荷電流対効率、VOUT = 3.3 V 固定、

RITH = 0 Ω、TA = 25 °C

図 4. 負荷電流対効率、VOUT = 5 V 固定、

RITH = 0 Ω、TA = 25 °C

図 5. 負荷電流対効率、VOUT = 3.3 V 固定、

RITH = オープン、TA = 25 °C

図 6. 温度および負荷電流対効率、VIN = 9 V、

VOUT = 3.3 V 固定、RITH = 0 Ω

図 7. インダクタ・サイズおよび負荷電流対効率、VIN = 9 V、

VOUT = 3.3 V 固定、RITH = 0 Ω、TA = 25 °C

図 8. スイッチング波形、VIN = 9 V、VOUT = 3.3 V 固定、

RITH = 0 Ω、負荷電流 = 1 mA

100

00 0.01 0.040.030.02 0.05 0.06 0.07

EF

FIC

IEN

CY

(%

)

LOAD (A)

10

20

30

40

50

60

70

80

90

VIN = 9VVIN = 12VVIN = 24VVIN = 48V

13

94

4-0

03

0.060 0.01 0.040.030.02 0.05

LOAD (A)

100

0

EF

FIC

IEN

CY

(%

)

10

20

30

40

50

60

70

80

90

VIN = 9VVIN = 12VVIN = 24VVIN = 48V

13

94

4-0

04

0 0.005 0.010 0.015 0.020 0.025 0.030 0.035 0.040

LOAD (A)

100

0

EF

FIC

IEN

CY

(%

)

10

20

30

40

50

60

70

80

90

VIN = 9VVIN = 12VVIN = 24VVIN = 48V

13

94

4-0

05

0.070 0.01 0.040.030.02 0.05 0.06

LOAD (A)

+125°C+85°C+25°C–40°C

100

0

EF

FIC

IEN

CY

(%

)

10

20

30

40

50

60

70

80

90

13

94

4-0

06

0 0.01 0.040.030.02 0.05 0.06 0.07

LOAD (A)

47µH100µH150µH

220µH330µH470µH

100

0

EF

FIC

IEN

CY

(%

)

10

20

30

40

50

60

70

80

90

13

94

4-0

07

CH1 100mA Ω BW

CH3 50mVCH2 50.0mV B

WCH4 5.0V

M 200µs 25.0MS/sA CH1 40.0mA

40.0ns/pt

BW

BW

T

1

3

4

2

13

94

4-0

08

VFB

VSW

ISW

VOUT

データシート ADP2360

Rev. 0 － 8/15 －

図 9. スイッチング波形、VIN = 9 V、VOUT = 3.3 V 固定、

RITH = 0 Ω、負荷電流 = 10 mA

図 10. スイッチング波形、VIN = 9 V、VOUT = 3.3 V 固定、

RITH = 0 Ω、負荷電流 = 50 mA

図 11. 負荷トランジェント、VIN = 9 V、VOUT = 3.3 V 固定、

RITH = 0 Ω、10 mA から 15 mA への負荷ステップ

図 12. 負荷トランジェント、VIN = 9 V、VOUT = 3.3 V 固定、

RITH = 0 Ω、15 mA から 10 mA への負荷ステップ

図 13. 負荷トランジェント、VIN = 9 V、VOUT = 3.3 V 固定、

RITH = 0 Ω、1 mA から 50 mA への負荷ステップ

図 14. 負荷トランジェント、VIN = 9 V、VOUT = 3.3 V 固定、

RITH = 0 Ω、50 mA から 1 mA への負荷ステップ

CH1 100mA Ω BW

CH3 50mVCH2 50.0mV B

WCH4 5.0V

M 20.0µs 250MS/sA CH1 40.0mA

4.0ns/pt

BW

BW

T

1

3

4

2

13

94

4-0

09

VFB

VSW

ISW

VOUT

CH1 100mA Ω BW

CH3 50mVCH2 50.0mV B

WCH4 5.0V

M 4.0µs 1.25GS/sA CH1 40.0mA

800ps/pt

BW

BW

T

1

3

4

2

13

94

4-0

10

VFB

VSW

ISW

VOUT

CH1 100mA Ω BW

CH3 50mVCH2 10.0mV Ω B

WCH4 5.0V

M 100µs 50.0MS/sA CH2 13.2mV

20.0ns/pt

BW

BW

T

1

3

4

2

13

94

4-0

11

VSW

ISW

VOUT

IOUT (1mV = 1mA)

CH1 100mA Ω BW

CH3 50mVCH2 10.0mV Ω B

WCH4 5.0V

M 100µs 50.0MS/sA CH2 13.2mV

20.0ns/pt

BW

BW

T

1

3

4

2

13

94

4-0

12

VSW

ISW

VOUT

IOUT (1mV = 1mA)

CH1 100mA Ω BW

CH3 50mVCH2 50.0mV Ω B

WCH4 5.0V

M 400µs 12.5MS/sA CH2 30.0mV

80.0ns/pt

BW

BW

1

3

4

2

13

94

4-0

13

VSW

ISW

VOUT

IOUT (1mV = 1mA)

T

CH1 100mA Ω BW

CH3 50mVCH2 50.0mV Ω B

WCH4 5.0V

M 400µs 12.5MS/sA CH2 30.0mV

80.0ns/pt

BW

BW

T

1

3

4

2

13

94

4-0

14

VSW

ISW

VOUT

IOUT (1mV = 1mA)

データシート ADP2360

Rev. 0 － 9/15 －

図 15. ライン・トランジェント、VOUT = 3.3 V 固定、

RITH = 0 Ω、負荷 = 10 mA、

9 V から 12 V へのライン・ステップ

図 16. ライン・トランジェント、VOUT = 3.3 V 固定、

RITH = 0 Ω、負荷 = 10 mA、

12 V から 9 V へのライン・ステップ

図 17. ライン・トランジェント、VOUT = 3.3 V 固定、

RITH = 0 Ω、負荷 = 10 mA、

12 V から 60 V へのライン・ステップ

図 18. ライン・トランジェント、VOUT = 3.3 V 固定、

RITH = 0 Ω、負荷 = 10 mA、

60 V から 12 V へのライン・ステップ

図 19. ライン・レギュレーション、VOUT = 3.3 V 固定、

RITH = 0 Ω、負荷 = 10 mA

図 20. 負荷電流能力、各種 RITH 値での負荷電流対 VOUT、

VIN = 9 V（電流制限値に達すると VOUT が 0 V に低下）

CH1 100mA Ω BW

CH3 5.0V BW

CH2 50.0mV Ω BW

CH4 10.0V BW

M 1.0ms 1MS/sA CH3 10.5V

1000ns/pt

4

1

3

2

T

13

94

4-0

15

VIN

VSW

ISW

VOUT

CH1 100mA Ω BW

CH3 5.0V BW

M 10.0ms 1.0MS/sA CH3 10.5V

1000ns/pt

CH2 50.0mV BW

CH4 10.0V BW

T

1

3

4

2

13

94

4-0

16

VIN

VSW

ISW

VOUT

CH1 100mA Ω BW

CH3 20.0V BW

M 4.0ms 2.5MS/sA CH3 56.6V

400ns/pt

CH2 50.0mV BW

CH4 50.0V BW

T

1

3

4

2

13

94

4-0

17

VIN

VSW

ISW

VOUT

CH1 100mA Ω BW

CH3 20.0V BW

M 4.0ms 2.5MS/sA CH3 20.0V

400ns/pt

CH2 50.0mV BW

CH4 50.0V BW

1

3

4

2

T

13

94

4-0

18

VIN

VSW

ISW

VOUT

1.0

0.8

0.6

0.4

0

0.2

–0.4

–0.2

–0.8

–0.6

–1.00 10 20 30 40 50 60

VO

UT V

AR

IAT

ION

FR

OM

AV

ER

AG

E (

%)

VIN (V)

13

94

4-0

19

4.0

00 0.01 0.02 0.040.03 0.060.05 0.07

VO

UT (

V)

LOAD (A)

OPEN1.5MΩ825kΩ576kΩ435kΩ365kΩ287kΩSHORT

0.5

1.0

1.5

2.0

2.5

3.0

3.5

13

94

4-0

20

データシート ADP2360

Rev. 0 － 10/15 －

動作原理

図 21. ブロック図

概要

ADP2360 は、高効率、高入力電圧、不連続導通モード（DCM）

の同期整流、降圧、DC/DC スイッチング・レギュレータです。

ADP2360 は調整可能なピーク電流（IPEAK）制御を備えた単一パ

ルス PFMアーキテクチャを採用しており、アプリケーションの

周波数変動を調整し、入力および出力のリップルを最小に抑え

ます。

また、ADP2360 は、オープンドレイン出力信号を供給して出力

電圧が安定していることを知らせるパワーグッド（PG）ピンを

備えています。この他に、100 % デューティ・サイクル動作、

高精度イネーブル制御、外部ソフトスタート制御、低電圧ロッ

クアウト（UVLO）、サーマル・シャットダウンなどを特長と

しています。

制御方式

ADP2360 は、単一パルス、ピーク電流 PFM 制御方式を採用し

ています。FB ピンの電圧 VFB が VFB_FALLING 閾値より低くなる

と、スイッチング・サイクルが開始され、PMOS がオンしま

す。PMOS がオンの間、インダクタを流れる電流が増加し、出

力コンデンサ（COUT）を充電して、インダクタにエネルギーを

蓄えます。インダクタに流れる電流は、ITH ピンを介して設定

される IPEAK に達するまで増加し続けます。IPEAK に達する

か、VFB 電圧が VFB_RISING を超えると、PMOS がオフします。

PMOS がオフすると、NMOS がオンし、インダクタに蓄えられ

たエネルギーは、インダクタの電流がゼロになるまで減少しま

す。この時点で、NMOS もオフします。

NMOS と PMOS の両方がオフになると、ADP2360 はスリー

プ・モードになります。この動作段階では、COUT に蓄積された

エネルギーによって負荷電流が供給されるので、VOUT と VFB が

低下します。VFB が VFB_FALLING 閾値を下回ると、新たにスイッ

チング・サイクルが開始されます。

図 22. 制御方式の代表的な波形

SW

POWER GOODCOMPARATOR

IPEAKCOMPARATOR

FEEDBACKCOMPARATOR

ZERO CROSSINGDETECTOR

COMPARATOR

VIN

BAND GAPBG

0.8V

VEN_RISING

4

3

1µA

VREG

RITH

ITH

SS

FB CSSR1

R2

CIN

VOUT

L1VOUT

COUT

7

1

AGND

EN

ADP2360

VIN

9

VREG

8

UVLO0µA TO5µA

VREG

0.8VTSD TSD

VITH

LEVELSHIFT

CONTROLLOGIC

gM

UVLOTSD

VIN

RPG

2

4FB

R1

R2

VOUT

ENABLE

VPG_RISING

IPEAKCONTROL

PGND6

UVLO

VREG

ADJUSTABLE OUTPUTVOLTAGE

FIXED OUTPUTVOLTAGE

PG

5

NOTES1. THE PORTIONS IN THE DASHED BOXES DISPLAY THE DIFFERENCE OF THE FUNCTIONALITY OF PIN 4

FOR THE ADJUSTABLE AND FIXED OUTPUT VOLTAGES.

13

94

4-0

21

tSLEEP

IPEAK

PMOS

NMOS

FBVFB_FALLING

IL

VOUT

13

94

4-0

22

データシート ADP2360

Rev. 0 － 11/15 －

100 % のデューティ・サイクル

PMOS がオフするのは、ピーク電流に達するか、帰還電圧が

VFB_RISING を超えたときだけなので、ADP2360 は 100 % デューテ

ィ・サイクルまでシームレスに動作します。この状況が生じる

のは、入力電圧と出力電圧がほぼ等しいときです。入力電圧が

出力電圧より低くなると、出力は PMOS デバイスの両端で発生

する小さな電圧降下の分だけ低い電圧に維持されます。100 %

デューティ・サイクルで動作しているときは、出力電流制限値

は IPEAK にほぼ等しくなります。入力電圧が出力電圧より高くな

ったときに電流制限を回避するには、負荷電流が IPEAK の 50 %

を超えないようにすることが必要です。

調整可能なピーク電流閾値（ITH）

ADP2360 の制御方式によれば、最大出力電流は IPEAK の半分よ

りわずかに少ないことになります。ピーク電流の値は、抵抗

RITH を使って設定することができます。

ITH ピンに接続された RITH によって設定される IPEAK 値はスタ

ートアップ時に確定され、デバイスがディスエーブルされたと

きにのみリセットされ、EN ピンまたは VIN 電源サイクルを使

って再度イネーブルされます。

デバイス機能

固定出力電圧モデルと可変出力電圧モデル

固定出力電圧モデルと可変出力電圧モデルの両方が提供されて

います。固定出力電圧モデルは帰還抵抗を内蔵しています。

シャットダウン／高精度イネーブル

ADP2360 の EN ピンは全電源電圧範囲を許容し、3 つの動作状

態（シャットダウン、スリープ、アクティブ）を与えます。EN

ピンの電圧（VEN）が VEN_SHUTDOWN より低いときは、ADP2360

はシャットダウン・モードになり、VIN 電源電流は最低値

（IQ_SHUTDOWN）になります。

VEN が VEN_SHUTDOWN より高くなったが、VEN_RISING より低いとき

は、一部の内部回路がイネーブルされ、デバイスはスタンバ

イ・モードになります。この回路により、高精度イネーブル閾

値を与えるリファレンスがイネーブルされます。

EN ピンの電圧が VEN_RISING より高くなると、高精度イネーブル

によってレギュレータがオンします。この電圧が VEN_RISING −

VEN_HYS より低くなると、スタンバイ・モードに戻ります。

ソフトスタート

ADP2360 がイネーブルされると、スタートアップ時にソフトス

タート・コンデンサ（CSS）の電圧が約 1V に達するまで、内部

電流源がこのコンデンサに電流（ISS）を供給します。この間、

帰還コンパレータのリファレンス電圧として、内部帰還リファ

レンスの代わりに VSS が使用されます。このリファレンス電圧

は VSS と同じレートで 0.8 V のレギュレーション・レベルまで

上昇します。VSS が 0.8 V に達した後、帰還電圧リファレンスは

0.8 V の内部リファレンスに切り替わります。VSS が約 1 V に達

すると、SS ピンは内部プルダウン抵抗に接続され、0 V まで放

電されます。図 23 に、ソフトスタート期間と SS ピンの動作を

示します。

図 23. ソフトスタート電圧とソフトスタート期間

次式を使用して、ソフトスタート時間を計算します。

SS

SSSS

I

Ct

V8.0 （1）

ADP2360 が EN ピン、UVLO イベント、または TSD イベントに

よってディスエーブルされると、SS ピンがリセットされます。

デバイスがイネーブルされるか、UVLO イベントまたは TSD イ

ベントの原因となる状態が解消すると、ソフトスタート・シー

ケンスが最初から開始されます。

サーマル・シャットダウン（TSD）

ADP2360 は TSD 保護回路を内蔵しています。ジャンクション

温度が TSHDN を超えると、TSD によってスイッチングがディス

エーブルされ、デバイスの消費電力が減少します。サーマル・

シャットダウン時には、PMOS パワー・デバイスと NMOS パワ

ー・デバイスがオフになり、ソフトスタート・コンデンサ

（CSS）が AGND に放電されます。ジャンクション温度が TSHDN

– THYS まで下がると、ADP2360 はソフトスタートを開始し、ス

イッチングを再開して出力電圧を安定化します。

低電圧ロックアウト（UVLO）

ADP2360 は VIN ピンに内部 UVLO を備えています。入力電圧

が VUVLO_FALLING 閾値を下回ると、ADP2360 はディスエーブルさ

れます。入力電圧が VUVLO_RISING 閾値を超えるまで、ADP2360

は動作を再開しません。

パワーグッド

ADP2360 は、出力電圧の状態を示すフラグとして使用されるパ

ワーグッド・ピン（PG）に接続されているアクティブ・ハイの

オープンドレイン、60 V、NMOS デバイスを内蔵しています。

PG 出力を構成するには、PG と外部電源の間にプルアップ抵抗

を接続します。電流制限機能を備えているため、PG ピンが損傷

を受けることはありません。

帰還ピンの電圧（VFB）が VPG_RISING より低いときは、オープン

ドレイン NMOS がオンになり、PGをグラウンドにプルダウン

します。内部帰還電圧が VPG_RISING を超えると、オープンドレイ

ン NMOS はオフします。

PG ピンにはヒステリシスがあり、グリッチを防ぎます。内部帰

還電圧が VPG_FALLING 閾値より低くなるまで、NMOS はオフのま

まです。

EN がロー・レベルになるか、TSD または UVLO のイベントが

発生すると、内部放電抵抗が SW ノードから PGND に内部で接

続されます。出力に負荷が接続されていないときでも、レギュ

レータがディスエーブルされると、この抵抗により出力電圧が

グラウンドにプルダウンされます。

tSS

1V

VSS

0.8V

13

94

4-0

23

データシート ADP2360

Rev. 0 － 12/15 －

アプリケーション情報 このセクションのガイドラインを使って、図 24 および図 25 の

降圧アプリケーション回路に適した部品を特定します。

図 24. 代表的アプリケーション回路、固定出力電圧

図 25. 代表的アプリケーション回路、可変出力電圧

出力電圧の設定

ADP2360 には、3.3 V および 5.0 V の固定出力電圧オプションが

あります。固定出力電圧オプションでは、内部帰還抵抗分圧器

によって出力電圧が設定されます。図 24 に示すように、外付け

抵抗は不要です。

ADP2360 には可変出力電圧オプションもあり、0.8 V ～ VIN の

出力電圧を設定できます。次式を使って所望の VOUT に対する

RFB1 と RFB2 を求めます。

FALLINGFB

FB2

FB1OUT V

R

RV _1

（2）

外付けの抵抗分圧器を使うときは、RFB1 の両端にオプションの

フィードフォワード・コンデンサ CFF を接続することができま

す。

入力コンデンサの選択

VIN ピンと PGND の間に入力コンデンサを接続する必要があり

ます。4.7 µF 以上のセラミック・コンデンサを推奨します。入

力コンデンサにより、スイッチング電流によって生じる入力電

圧リップルが減少します。入力コンデンサは VIN ピンのできる

だけ近くに配置して、入力電圧スパイクを小さくする必要があ

ります。入力コンデンサの定格電圧は、最大入力電圧よりも大

きくする必要があります。

スイッチング周波数の見積もり

次式を使って、ADP2360 のスイッチング周波数（fSW）を見積も

ることができます。

2

2

PEAK

OUTOUTINSW

IL

IDVVf

（3）

ここで、デューティ・サイクル D は次式で概算されます。

IN

OUT

V

VD （4）

スイッチング周波数は出力電流に正比例して変化するというこ

とに注意してください。最大周波数は、インダクタ値とピーク

電流制御抵抗 RITH によって制御できます。

ピーク・インダクタ電流の設定

ADP2360 の制御方式によれば、最大出力電流は IPEAK の半分

よりわずかに少ないことになります。ピーク電流制限値は、所

望の最大出力電流の少なくとも 2 倍の値に設定する必要があり

ます。

ADP2360 のアプリケーションで選択した IPEAK 電流の値は、効

率、スイッチング周波数、出力電圧リップルに影響を与えま

す。IPEAK 値が大きいほど、効率が改善される傾向があります。

IPEAK 値が小さいほど、スイッチング周波数が高くなり、出力電

圧リップルが小さくなります。

所望のピーク電流制限値（IPEAK）は、ITH と AGND の間に接続

された外付け抵抗を使って 50 mA ～140 mA の離散値に設定さ

れます。この外付け抵抗（RITH）は、表 5 に記載された値を使

って選択します。

表 5. ピーク・インダクタ電流の設定値

RITH (kΩ) IPEAK (mA)

Open 50

1500 60

825 70

576 80

453 90

365 100

287 120

0 140

表 5 に記載された値は、1 % の標準 E96 抵抗値に対応していま

す。正しい IPEAK 値を確実に選択するには、指定された値の許容

誤差 1 % の抵抗を使用する必要があります。ITH ピンの RITH に

よって設定された IPEAK 値は、スタートアップ時に確定され、デ

バイスがディスエーブルされたときにのみリセットされて、EN

ピンまたは VIN 電源サイクルを使って再度イネーブルされま

す。

EN

AGND(EPAD)

SW

PG

VIN

PGND

CIN

COUT

L18

2

ADP2360

7

FB 4

ITH 3

VOUT

VIN

6 9

ON

OFF1

SS5

CSS

PG

RPG

RITH

13

94

4-0

24

EN

AGND(EPAD)

SW

PG

VIN

PGND

CIN

COUT

L18

2

ADP2360

7

FB 4

ITH 3

VOUT

VIN

6 9

ON

OFF1

SS5

CSS

PG

RPG

RITH

RFB1

RFB2

CFF

13

94

4-0

25

データシート ADP2360

Rev. 0 － 13/15 －

インダクタの選択

ADP2360 のアプリケーションで選択したインダクタの値は、効

率、スイッチング周波数、出力電圧リップルに影響を与えま

す。インダクタ値が大きくなるほど効率が改善される傾向があ

りますが、所定のパッケージ・サイズでは、最終的には DCR の

増加とコア損失が支配的になります。使用するインダクタの値

を小さくするとスイッチング周波数が高くなり、出力電圧リッ

プルが小さくなりますが、スイッチング損失が増加するため、

全体的な効率が下がることがあります。

ADP2360 は IPEAK 電流制限値を調整できるように設計されてい

るので、設計者はアプリケーションの動作条件に合わせて効率

を最適化し、必要なインダクタのサイズを小さくすることがで

きます。100 µH ～ 600 µH の範囲のインダクタを推奨します。

電流定格と飽和電流が十分で、DC 抵抗が低い、互換性のある

インダクタを選択するように注意してください。インダクタの

電流定格は、表 1 に規定されている ITH ピンで設定される最大

IPEAK 電流制限値より大きくなければなりません。

出力コンデンサの選択

次式に示すように、出力コンデンサの選択は出力電圧リップル

に影響を与えます。

SWOUT

OUTOUT

fC

IV

（5）

ADP2360 はセラミック・コンデンサを使って動作するように設

計されています。セラミック・コンデンサはフットプリントが

小さく、等価直列抵抗（ESR）が小さいので出力電圧リップル

を最小に抑えるからです。ほとんどのアプリケーションに対し

て 10 µF の出力容量を推奨します。この値をもっと大きくして

出力電圧リップルを下げることができます。

設計の最適化

最大効率を必要とする設計では、IPEAK レベルを最大に設定し

て、大きな値の低 DC抵抗インダクタ（330 µH ～ 470µH を推

奨）を使用します。このような選択を行うと、出力電圧リップ

ルが増加しますが、大きな値の低 ESR 出力コンデンサを使用し

て低減することができます。

最高スイッチング周波数を必要とする設計では、IPEAK を必要な

最大出力電流の 2 倍よりわずかに高い値に設定します。低 DC

抵抗の 100 µH インダクタを使用します。

リップルを最小限に抑えることが求められる設計では、IPEAK を

必要な最大出力電流の 2 倍よりわずかに高い値に設定します。

低 DC 抵抗の 100 µH インダクタと、大きな値の低 ESR 出力コ

ンデンサを使用します。

推奨部品

表 6 に指定されている部品は、全入力電圧範囲での動作に推奨

します。代表的な性能特性データは、これらの部品と ADP2360

の可変出力電圧オプションを使い、適切に選択した抵抗を使っ

て必要な出力電圧を選択して測定しました。

表 6. 推奨部品

Component Value Part Number Manufacturer

COUT 10 μF, 50 V GRM32ER71H106KA12L Murata

L1 100 μH 744043101 Würth

CIN 10 μF, 100 V C5750X7S2A106M230KB TDK

CFF 10 pF, 50 V GRM1885C1H100JA01D Murata

データシート ADP2360

Rev. 0 － 14/15 －

PCB レイアウト時の考慮事項 高効率、良好なレギュレーション、および安定性を ADP2360 で

実現するためには、PCB を適切に設計する必要があります。レ

イアウトが悪いと、ADP2360 降圧レギュレータの性能に影響を

及ぼして、電磁干渉（EMI）、電磁適合性（EMC）性能の低

下、グラウンド・バウンス、電圧損失が発生する可能性があり

ます。

PCB を設計するときは、以下のガイドラインに従ってくださ

い。

ESR が小さい入出力コンデンサ（CIN および COUT）とイン

ダクタ（L1）を ADP2360 のできるだけ近くに配置してく

ださい。デバイスからコンデンサまでのパターンが長い

と、直列インダクタンスが増加し、EMI の問題やリップル

の増大を引き起こすことがあるため、長くしないでくださ

い。

RFB1、RFB2、CFF は FB ピンのできるだけ近くに配置して下

さい。

出力電圧経路をインダクタや SW ノードから一定の距離を

置いてルーティングし、ノイズと電磁干渉を最小限に抑え

ます。

高電流パターンをできるだけ短くかつ太くします。

放射ノイズの混入を防止するため、SW に接続するすべて

のノードの近く、またはインダクタの近くをハイ・インピ

ーダンス・パターンが通過しないようにします。

部品面のグラウンドへ接続してある複数のビアを持つグラ

ウンド・プレーンを使って、敏感な回路ノードのノイズ干

渉をさらに減らします。

パターンには最大 60 V の電圧がかかる可能性があることに

注意し、必要な箇所ではパターン間を十分に離してくださ

い。

露出パッドとデバイスのピンとの間には最大 60 V が存在す

る可能性があるので、デバイスの位置がずれている場合に

ハンダ・ブリッジが起きる危険を防ぐために、露出パッド

はハンダ・マスクで定義し、サイズをわずかに小さくする

必要があります。リフロー工程でのアラインメントを助け

るために、図 26 に示すように、パターンはデバイスの端

に対して垂直なパッドから外に出る必要があります。レイ

アウト、フットプリント、製造に関するさらに詳しいガイ

ドラインについては、AN-772 アプリケーション・ノート

「リード・フレーム・チップ・スケール・パッケージ（LFCSP）の設計および製造ガイド」をご覧ください。

図 26. PCB レイアウト、部品面

図 27. PCB レイアウト、底面

13

94

4-0

26

13

94

4-0

27

データシート ADP2360

Rev. 0 － 15/15 －

外形寸法

図 28. 8 ピン・リードフレーム・チップスケール・パッケージ［LFCSP］

3 mm × 3 mm ボディ、0.75 mm パッケージ高

（CP-8-19）

寸法: mm

オーダー・ガイド Model1 Output Voltage Temperature Range Package Description Package Option

ADP2360ACPZ-R7 0.8 V to VIN adjustable −40°C to +125°C 8-Lead Lead Frame Chip Scale Package [LFCSP] CP-8-19

ADP2360ACPZ-3.3-R7 3.3 V fixed −40°C to +125°C 8-Lead Lead Frame Chip Scale Package [LFCSP] CP-8-19

ADP2360ACPZ-5.0-R7 5.0 V fixed −40°C to +125°C 8-Lead Lead Frame Chip Scale Package [LFCSP] CP-8-19

ADP2360CP-EVALZ 0.8 V to VIN adjustable Evaluation Board

1 Z = RoHS 準拠製品。

2.54

2.44

2.34

0.45

0.40

0.35

TOP VIEW

8

1

5

4

0.35

0.30

0.20

BOTTOM VIEW

PIN 1 INDEXAREA

SEATINGPLANE

0.80

0.75

0.70

1.70

1.60

1.50

0.203 REF

0.20 MIN

0.05 MAX

0.02 NOM

0.65 BSC

EXPOSEDPAD

PIN 1INDICATOR(R 0.20)

FOR PROPER CONNECTION OFTHE EXPOSED PAD, REFER TOTHE PIN CONFIGURATION ANDFUNCTION DESCRIPTIONSSECTION OF THIS DATA SHEET.

05

-22

-20

13

-A

PK

G-4

26

3

3.10

3.00 SQ

2.90