55 v 電源、emi 強化レール to データシート …55 v 電源、emi 強化...

55 V 電源、EMI 強化ゼロ・ドリフト、超低ノイズ

レール TO レール出力オペアンプデータシート ADA4522-1/ADA4522-2/ADA4522-4

Rev. E

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって

生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示

的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有

者の財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。

©2017 Analog Devices, Inc. All rights reserved.

本社／105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル電話 03（5402）8200

大阪営業所／532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー電話 06（6350）6868

特長低オフセット電圧: 最大 5 µV きわめて低いオフセット電圧ドリフト: 最大 22 nV/ºC 低電圧ノイズ密度: 5.8 nV/√Hz（代表値）

0.1 Hz ～ 10 Hz で 117 nV p-p（代表値）低入力バイアス電流: 50 pA（代表値）ユニティゲイン・クロスオーバー: 3 MHz（代表値）単電源動作:入力電圧範囲にグラウンドとレール to レール出力

を含む広い動作電圧範囲

単電源動作: 4.5 V ～ 55 V 両電源動作: ±2.25 V ～ ±27.5 V

EMI フィルタを内蔵ユニティ・ゲインで安定動作

アプリケーションインダクタンス、容量、抵抗（LCR）計／絶縁抵抗計のフロン

ト・エンド・アンプロード・セルおよびブリッジの変換器磁力バランス計高精度シャント電流検出熱電対／測温抵抗体（RTD）センサープログラマブル・ロジック・コントローラ（PLC）入出力アン

プ

概要 ADA4522-1/ADA4522-2/ADA4522-4 は、シングル／デュアル／

クワッド・チャンネルの低ノイズ、低消費電力、グラウンド・

センシング入力、レール to レール出力を備えたゼロ・ドリフ

ト・オペアンプです。これらのデバイスは時間、温度、電圧の

各条件に対して総合精度が最適化されており、広い動作電圧範

囲、広い動作温度範囲、高いオープンループ・ゲイン、非常に

小さい DC 誤差／AC 誤差という特長を持つため、微小入力信号

の増幅から、より大きな信号の高精度な再生まで多様なアプリ

ケーションに適しています。

ADA4522-1/ADA4522-2/ADA4522-4 の性能は 5.0 V、30 V、55 V の電源電圧で仕様規定されており、4.5 V ～ 55 V の範囲で動作

します。これらのデバイスは 5 V、10 V、12 V、30 V またはそ

れ以上の単電源を使うアプリケーションや、±2.5 V、±5 V、±15 V の両電源を使うアプリケーションに最適です。ADA4522-1/ADA4522-2/ADA4522-4 は、内蔵のフィルタを使用して電磁干

渉（EMI）に対する高い耐性を実現しています。

ADA4522-1/ADA4522-2/ADA4522-4 は −40 ºC ～ +125 ºC の拡張

工業用温度範囲で仕様規定され、8 ピン MSOP、8 ピン SOIC、14 ピン SOIC または 14 ピン TSSOP パッケージを採用していま

す。

ピン接続図

図 1. 8 ピン MSOP（RM サフィックス）および 8 ピン SOIC

（R サフィックス）のピン配置

ADA4522-1 および ADA4522-4 のピン接続と、ピン接続に関す

る詳細については、ピン配置およびピン機能の説明のセクショ

ンを参照してください。

図 2. 電圧ノイズ密度の周波数特性、VSY = ±15 V

表 1. ゼロ・ドリフト・オペアンプ（0.1 µV/ºC 未満）

Supply Voltage 5 V 16 V 30 V 55 V Single ADA4528-

1 AD8638 ADA4638-

1 ADA4522-1

AD8628 AD8538 ADA4051-

1

Dual ADA4528-2

AD8639 ADA4522-2

AD8629 AD8539 ADA4051-

2

Quad AD8630 ADA4522-4

OUT A 1

–IN A 2

+IN A 3

V– 4

V+8

OUT B7

–IN B6

+IN B5

ADA4522-2TOP VIEW

(Not to Scale)

1316

8-00

1

100

10

1

0.110 100k 1M10k1k100

VOLT

AG

E N

OIS

E D

ENSI

TY (n

V/√H

z)

FREQUENCY (Hz)

AV = 100 5V30V55V

1316

8-16

5

日本語参考資料

最新版英語データシートはこちら

http://www.analog.com/jp/ADA4522-1





http://www.analog.com/jp/AD8638















http://www.analog.com/media/en/technical-documentation/data-sheets/ADA4522-1_4522-2_4522-4.pdf

データシート ADA4522-1/ADA4522-2/ADA4522-4

Rev. E － 2/32 －

目次特長 ...................................................................................................... 1

アプリケーション .............................................................................. 1

概要 ...................................................................................................... 1

ピン接続図 .......................................................................................... 1

改訂履歴 .............................................................................................. 2

仕様 ...................................................................................................... 3

電気的特性 — 5.0 V 動作時 .......................................................... 3

電気的特性 — 30 V 動作時 ........................................................... 4

電気的特性 — 55 V 動作時 ........................................................... 5

絶対最大定格 ...................................................................................... 7

熱抵抗 .............................................................................................. 7

ESD に関する注意事項.................................................................. 7

ピン配置およびピン機能の説明 ...................................................... 8

代表的な性能特性 ............................................................................ 10

動作原理 ............................................................................................ 21

内蔵入力 EMI フィルタとクランプ回路 ................................... 22

サーマル・シャットダウン ........................................................ 22

入力保護........................................................................................ 22

単電源とレール to レール出力 ................................................... 23

大信号過渡応答 ............................................................................ 23

ノイズに関する考慮事項 ............................................................ 24

EMI 除去比 ................................................................................... 25

容量性負荷に対する安定性 ........................................................ 25

アプリケーション情報 .................................................................... 27

単電源計装アンプ ........................................................................ 27

ADA4522-2 を使用したロード・セル／ストレイン・ゲージ・

センサーのシグナル・コンディショニング ............................ 27

高精度ローサイド・電流シャント・センサー......................... 28

プリント回路基板のレイアウト ................................................ 28

コンパレータ動作 ........................................................................ 29

外形寸法 ............................................................................................ 30

オーダー・ガイド ........................................................................ 32

改訂履歴 10/2016—Rev. D to Rev. E Changes to Figure 73 .......................................................................... 23 4/2016—Rev. C to Rev. D Changed ADA4522-4 Pin 4 to V+ ....................................... Throughout Changed ADA4522-4 Pin 11 to V− ..................................... Throughout Changes to Figure 5 and Table 9 ........................................................... 9 2/2016—Rev. B to Rev. C Added ADA4522-1 ..................................................................Universal Changes to Common-Mode Rejection Ratio Parameter and Supply Current per Amplifier Parameter, Table 2 ............................................. 3 Changes to Offset Voltage Drift Parameter, and Supply Current per Amplifier Parameter, Table 3 ................................................................ 4 Changes to Offset Voltage Drift Parameter, Input Offset Current Parameter, and Supply Current per Amplifier Parameter, Table 4 ........ 5 Added Figure 3 and Table 7; Renumbered Sequentially ....................... 8 Moved Theory of Operation Section .................................................. 21 Changes to Figure 71 .......................................................................... 21 Changes to Figure 72 .......................................................................... 22 Changes to Ordering Guide ................................................................ 32 1/2016—Rev. A to Rev. B Updated Outline Dimensions .............................................................. 29

10/2015—Rev. 0 to Rev. A Added ADA4522-4 ................................................................. Universal Changes to General Description Section .............................................. 1 Change to Common-Mode Rejection Ratio Parameter, Table 2 ............. 3 Change to Offset Voltage Drift Parameter, Table 3 ............................... 4 Change to Offset Voltage Drift Parameter and Input Offset Current Parameter, Table 4 ................................................................... 5 Changes to Table 6 ............................................................................... 7 Added Figure 4 and Table 8; Renumbered Sequentially ....................... 8 Changes to Figure 34 .......................................................................... 13 Changes to Figure 67 .......................................................................... 19 Changes to Applications Information Section .................................... 20 Changes to Thermal Shutdown Section .............................................. 21 Changes to Single-Supply Instrumentation Amplifier Section ................... 25 Changes to Precision Low-Side Current Shunt Sensor Section .................. 27 Changes to Printed Circuit Board Layout Section ....................................... 28 Added Figure 89 and Figure 90; Outline Dimensions ........................ 30 Changes to Ordering Guide ................................................................ 30 5/2015—Revision 0: Initial Version


Rev. E － 3/32 －

仕様電気的特性 — 5.0 V 動作時特に指定のない限り、VSY = 5.0 V、VCM = VSY/2 V、TA = 25 ºC。

表 2. Parameter Symbol Test Conditions/Comments Min Typ Max Unit INPUT CHARACTERISTICS

Offset Voltage VOS VCM = VSY/2 0.7 5 µV −40°C ≤ TA ≤ +125°C 6.5 µV Offset Voltage Drift TCVOS 2.5 15 nV/°C Input Bias Current IB 50 150 pA −40°C ≤ TA ≤ +85°C 500 pA −40°C ≤ TA ≤ +125°C 2 nA Input Offset Current IOS 80 250 pA −40°C ≤ TA ≤ +85°C 350 pA −40°C ≤ TA ≤ +125°C 500 pA Input Voltage Range IVR 0 3.5 V Common-Mode Rejection Ratio CMRR ADA4522-1, ADA4522-2, VCM = 0 V to 3.5 V 135 155 dB ADA4522-4, VCM = 0 V to 3.5 V 130 145 dB −40°C ≤ TA ≤ +125°C 130 dB Large Signal Voltage Gain AV RL = 10 kΩ, VOUT = 0.5 V to 4.5 V 125 145 dB −40°C ≤ TA ≤ +125°C 125 dB Input Resistance

Differential Mode RINDM 30 kΩ Common Mode RINCM 100 GΩ

Input Capacitance Differential Mode CINDM 7 pF Common Mode CINCM 35 pF

OUTPUT CHARACTERISTICS Output Voltage

High VOH RL = 10 kΩ to VSY/2 4.97 4.98 V −40°C ≤ TA ≤ +125°C 4.95 V Low VOL RL = 10 kΩ to VSY/2 20 30 mV

−40°C ≤ TA ≤ +125°C 50 mV Continuous Output Current IOUT Dropout voltage = 1 V 14 mA Short-Circuit Current Source ISC+ 22 mA TA = 125°C 15 mA Short-Circuit Current Sink ISC− 29 mA TA = 125°C 19 mA Closed-Loop Output Impedance ZOUT f = 1 MHz, AV = 1 4 Ω

POWER SUPPLY Power Supply Rejection Ratio PSRR VSY = 4.5 V to 55 V 150 160 dB −40°C ≤ TA ≤ +125°C 145 dB Supply Current per Amplifier ISY ADA4522-2, ADA4522-4, IOUT = 0 mA 830 900 µA

ADA4522-2, ADA4522-4, −40°C ≤ TA ≤ +125°C 950 µA ADA4522-1, IOUT = 0 mA 840 910 µA ADA4522-1, −40°C ≤ TA ≤ +125°C 970 µA DYNAMIC PERFORMANCE

Slew Rate SR+ RL = 10 kΩ, CL = 50 pF, AV = 1 1.4 V/µs SR− RL = 10 kΩ, CL = 50 pF, AV = 1 1.3 V/µs


Rev. E － 4/32 －

Parameter Symbol Test Conditions/Comments Min Typ Max Unit Gain Bandwidth Product GBP VIN = 10 mV p-p, RL = 10 kΩ, CL = 50 pF, AV = 100 2.7 MHz Unity-Gain Crossover UGC VIN = 10 mV p-p, RL = 10 kΩ, CL = 50 pF, AV = 1 3 MHz −3 dB Closed-Loop Bandwidth f−3 dB VIN = 10 mV p-p, RL = 10 kΩ, CL = 50 pF, AV = 1 6.5 MHz Phase Margin ΦM VIN = 10 mV p-p, RL = 10 kΩ, CL = 50 pF, AV = 1 64 Degrees Settling Time to 0.1% tS VIN = 1 V step, RL = 10 kΩ, CL = 50 pF, AV = 1 4 µs Channel Separation CS VIN = 1 V p-p, f = 10 kHz, RL = 10 kΩ, CL = 50 pF 98 dB EMI Rejection Ratio of +IN/+IN x EMIRR VIN = 100 mV peak, f = 400 MHz 72 dB

VIN = 100 mV peak, f = 900 MHz 80 dB VIN = 100 mV peak, f = 1800 MHz 83 dB VIN = 100 m peak, f = 2400 MHz 85 dB NOISE PERFORMANCE

Total Harmonic Distortion Plus Noise THD + N AV = 1, f = 1 kHz, VIN = 0.6 V rms Bandwidth (BW) = 80 kHz 0.001 % BW = 500 kHz 0.02 %

Peak-to-Peak Voltage Noise eN p-p AV = 100, f = 0.1 Hz to 10 Hz 117 nV p-p Voltage Noise Density eN AV = 100, f = 1 kHz 5.8 nV/√Hz Peak-to-Peak Current Noise iN p-p AV = 100, f = 0.1 Hz to 10 Hz 16 pA p-p Current Noise Density iN AV = 100, f = 1 kHz 0.8 pA/√Hz

電気的特性 — 30 V 動作時特に指定のない限り、VSY = 30 V、VCM = VSY/2 V、TA = 25 ºC。


Offset Voltage VOS VCM = VSY/2 1 5 µV −40°C ≤ TA ≤ +125°C 7.2 µV Offset Voltage Drift TCVOS ADA4522-1, ADA4522-2 4 22 nV/°C ADA4522-4 5.3 25 nV/°C Input Bias Current IB 50 150 pA −40°C ≤ TA ≤ +85°C 500 pA −40°C ≤ TA ≤ +125°C 3 nA Input Offset Current IOS 80 300 pA −40°C ≤ TA ≤ +85°C 400 pA −40°C ≤ TA ≤ +125°C 500 pA Input Voltage Range IVR 0 28.5 V Common-Mode Rejection Ratio CMRR VCM = 0 V to 28.5 V 145 160 dB −40°C ≤ TA ≤ +125°C 140 dB Large Signal Voltage Gain AV RL = 10 kΩ, VOUT = 0.5 V to 29.5 V 140 150 dB −40°C ≤ TA ≤ +125°C 135 dB Input Resistance





−40°C ≤ TA ≤ +125°C 200 mV Continuous Output Current IOUT Dropout voltage = 1 V 14 mA


Rev. E － 5/32 －

Parameter Symbol Test Conditions/Comments Min Typ Max Unit Short-Circuit Current Source ISC+ 21 mA TA = 125°C 15 mA Short-Circuit Current Sink ISC− 33 mA TA = 125°C 22 mA Closed-Loop Output Impedance ZOUT f = 1 MHz, AV = 1 4 Ω



Slew Rate SR+ RL = 10 kΩ, CL = 50 pF, AV = 1 1.8 V/µs SR− RL = 10 kΩ, CL = 50 pF, AV = 1 0.9 V/µs Gain Bandwidth Product GBP VIN = 10 mV p-p, RL = 10 kΩ, CL = 50 pF, AV = 100 2.7 MHz Unity-Gain Crossover UGC VIN = 10 mV p-p, RL = 10 kΩ, CL = 50 pF, AV = 1 3 MHz −3 dB Closed-Loop Bandwidth f−3 dB VIN = 10 mV p-p, RL = 10 kΩ, CL = 50 pF, AV = 1 6.5 MHz Phase Margin ΦM VIN = 10 mV p-p, RL = 10 kΩ, CL = 50 pF, AV = 1 64 Degrees Settling Time to 0.1% tS VIN = 10 V step, RL = 10 kΩ, CL = 50 pF, AV = 1 12 µs Settling Time to 0.01% tS VIN = 10 V step, RL = 10 kΩ, CL = 50 pF, AV = 1 14 µs Channel Separation CS VIN = 10 V p-p, f = 10 kHz, RL = 10 kΩ, CL = 50 pF 98 dB EMI Rejection Ratio of +IN/+IN x EMIRR VIN = 100 mV peak, f = 400 MHz 72 dB VIN = 100 mV peak, f = 900 MHz 80 dB VIN = 100 mV peak, f = 1800 MHz 83 dB VIN = 100 mV peak, f = 2400 MHz 85 dB

NOISE PERFORMANCE Total Harmonic Distortion Plus Noise THD + N AV = 1, f = 1 kHz, VIN = 6 V rms

BW = 80 kHz 0.0005 % BW = 500 kHz 0.004 %


電気的特性 — 55 V 動作時特に指定のない限り、VSY = 55 V、VCM = VSY/2 V、TA = 25 ºC。


Offset Voltage VOS VCM = VSY/2 1.5 7 µV −40°C ≤ TA ≤ +125°C 10 µV Offset Voltage Drift TCVOS ADA4522-1, ADA4522-2 6 30 nV/°C ADA4522-4 9 40 nV/°C Input Bias Current IB 50 150 pA −40°C ≤ TA ≤ +85°C 500 pA −40°C ≤ TA ≤ +125°C 4.5 nA Input Offset Current IOS 80 300 pA −40°C ≤ TA ≤ +85°C 400 pA ADA4522-1, ADA4522-2, −40°C ≤ TA ≤ +125°C 500 pA ADA4522-4, −40°C ≤ TA ≤ +125°C 550 pA


Rev. E － 6/32 －

Parameter Symbol Test Conditions/Comments Min Typ Max Unit Input Voltage Range IVR 0 53.5 V Common-Mode Rejection Ratio CMRR VCM = 0 V to 53.5 V 140 144 dB −40°C ≤ TA ≤ +125°C 135 dB Large Signal Voltage Gain AV RL = 10 kΩ, VOUT = 0.5 V to 54.5 V 135 137 dB −40°C ≤ TA ≤ +125°C 125 dB Input Resistance





−40°C ≤ TA ≤ +125°C 350 mV Continuous Output Current IOUT Dropout voltage = 1 V 14 mA Short-Circuit Current Source ISC+ 21 mA TA = 125°C 15 mA Short-Circuit Current Sink ISC− 32 mA TA = 125°C 22 mA Closed-Loop Output Impedance ZOUT f = 1 MHz, AV = 1 4 Ω



Slew Rate SR+ RL = 10 kΩ, CL = 50 pF, AV = 1 1.7 V/µs SR− RL = 10 kΩ, CL = 50 pF, AV = 1 0.8 V/µs Gain Bandwidth Product GBP VIN = 10 mV p-p, RL = 10 kΩ, CL = 50 pF, AV = 100 2.7 MHz Unity-Gain Crossover UGC VIN = 10 mV p-p, RL = 10 kΩ, CL = 50 pF, AV = 1 3 MHz −3 dB Closed-Loop Bandwidth f−3 dB VIN = 10 mV p-p, RL = 10 kΩ, CL = 50 pF, AV = 1 6.5 MHz Phase Margin ΦM VIN = 10 mV p-p, RL = 10 kΩ, CL = 50 pF, AV = 1 64 Degrees Settling Time to 0.1% tS VIN = 10 V step, RL = 10 kΩ, CL = 50 pF, AV = 1 12 µs Settling Time to 0.01% tS VIN = 10 V step, RL = 10 kΩ, CL = 50 pF, AV = 1 14 µs Channel Separation CS VIN = 10 V p-p, f = 10 kHz, RL = 10 kΩ, CL = 50 pF 98 dB EMI Rejection Ratio of +IN/+IN x EMIRR VIN = 100 mV peak, f = 400 MHz 72 dB VIN = 100 mV peak, f = 900 MHz 80 dB VIN = 100 mV peak, f = 1800 MHz 83 dB VIN = 100 mV peak, f = 2400 MHz 85 dB

NOISE PERFORMANCE Total Harmonic Distortion Plus Noise THD + N AV = 1, f = 1 kHz, VIN = 10 V rms

BW = 80 kHz 0.0007 % BW = 500 kHz 0.003 %



Rev. E － 7/32 －

絶対最大定格表 5.

Parameter Rating Supply Voltage 60 V Input Voltage (V−) − 300 mV to (V+) + 300 mV Input Current1 ±10 mA Differential Input Voltage ±5 V Output Short-Circuit Duration to

Ground Indefinite

Temperature Range Storage −65°C to +150°C Operating −40°C to +125°C Junction −65°C to +150°C

Lead Temperature (Soldering, 60 sec)

300°C

1 入力ピンには、電源ピンへのクランプ・ダイオードが付いています。

入力信号が電源レールを 300 mV 以上超えるときは、入力電流を ±10 mA 以下に制限してください。

上記の絶対最大定格を超えるストレスを加えると、デバイスに

恒久的な損傷を与えることがあります。この規定はストレス定

格のみを指定するものであり、この仕様の動作のセクションに

記載する規定値以上でのデバイス動作を定めたものではありま

せん。デバイスを長時間にわたり絶対最大定格状態に置くと、

デバイスの信頼性に影響を与えることがあります。

熱抵抗 θJA は最も厳しい条件、すなわち、標準の 4 層 JEDEC ボードに

表面実装パッケージをハンダ付けした状態で仕様規定されてい

ます。

表 6. 熱抵抗 Package Type θJA θJC Unit 8-Lead MSOP (RM-8) 194 38 °C/W 8-Lead SOIC (R-8) 122 41 °C/W 14-Lead TSSOP (RU-14) 112 43 °C/W 14-Lead SOIC (R-14) 115 36 °C/W

ESD に関する注意事項

ESD（静電放電）の影響を受けやすいデバイスです。

電荷を帯びたデバイスや回路ボードは、検知されない

まま放電することがあります。本製品は当社独自の特

許技術である ESD 保護回路を内蔵してはいますが、

デバイスが高エネルギーの静電放電を被った場合、損

傷を生じる可能性があります。したがって、性能劣化

や機能低下を防止するため、ESD に対する適切な予防

措置を講じることをお勧めします。


Rev. E － 8/32 －

ピン配置およびピン機能の説明

図 3. ADA4522-1 のピン配置

表 7. ADA4522-1 のピン機能の説明 Pin No. Mnemonic Description 1, 5, 8 NIC Not Internally Connected 2 −IN Inverting Input 3 +IN Noninverting Input 4 V− Negative Supply Voltage 6 OUT Output 7 V+ Positive Supply Voltage


表 8. ADA4522-2 のピン機能の説明 Pin No. Mnemonic Description 1 OUT A Output, Channel A 2 −IN A Inverting Input, Channel A 3 +IN A Noninverting Input, Channel A 4 V− Negative Supply Voltage 5 +IN B Noninverting Input, Channel B 6 −IN B Inverting Input, Channel B 7 OUT B Output, Channel B 8 V+ Positive Supply Voltage

NIC 1

–IN 2

+IN 3

V– 4

NIC8

V+7

OUT6

NIC5

ADA4522-1TOP VIEW

(Not to Scale)

NOTES1. NIC = NOT INTERNALLY CONNECTED. 13

168-

101

OUT A 1

–IN A 2

+IN A 3

V– 4

V+8

OUT B7

–IN B6

+IN B5

ADA4522-2TOP VIEW

(Not to Scale)13

168-

002


Rev. E － 9/32 －


表 9. ADA4522-4 のピン機能の説明 Pin No. Mnemonic Description 1 OUT A Output, Channel A 2 −IN A Inverting Input, Channel A 3 +IN A Noninverting Input, Channel A 4 V+ Positive Supply Voltage 5 +IN B Noninverting Input, Channel B 6 −IN B Inverting Input, Channel B 7 OUT B Output, Channel B 8 OUT C Output, Channel C 9 −IN C Inverting Input, Channel C 10 +IN C Noninverting Input, Channel C 11 V− Negative Supply Voltage 12 +IN D Noninverting Input, Channel D 13 −IN D Inverting Input, Channel D 14 OUT D Output, Channel D

1

2

3

4

5

6

7

–IN A

+IN A

V+

OUT B

–IN B

+IN B

OUT A 14

13

12

11

10

9

8

–IN D

+IN D

V–

OUT C

–IN C

+IN C

OUT D

ADA4522-4TOP VIEW

(Not to Scale)

1316

8-18

9


Rev. E － 10/32 －

代表的な性能特性特に指定のない限り、TA = 25 ºC。

図 6. 入力オフセット電圧の分布、VSY = ±2.5 V

図 7. 入力オフセット電圧の分布、VSY = ±15 V

図 8. 入力オフセット電圧の分布、VSY = ±27.5 V

図 9. 入力オフセット電圧ドリフトの分布、VSY = ±2.5 V

図 10. 入力オフセット電圧ドリフトの分布、VSY = ±15 V

図 11. 入力オフセット電圧ドリフトの分布、VSY = ±27.5 V

90

0

10

20

30

40

50

60

70

80

–5 –4 –3 –2 –1 0 1 2 3 4 5

NUM

BER

OF

AMPL

IFIE

RS

VOS (µV)

VSY = ±2.5VVCM = VSY/2600 CHANNELSMEAN = 0.10µVSTD DEV. = 0.59µV

1316

8-00

3

80

0

10

20

30

40

50

60

70

–5 –4 –3 –2 –1 0 1 2 3 4 5

NUM

BER

OF

AMPL

IFIE

RS

VOS (µV)

VSY = ±15VVCM = VSY/2600 CHANNELSMEAN = 0.31µVSTD DEV. = 0.62µV

1316

8-00

4

70

0

10

20

30

40

50

60

–5 –4 –3 –2 –1 0 1 2 3 4 5

NUM

BER

OF

AMPL

IFIE

RS

VOS (µV)

VSY = ±27.5VVCM = VSY/2600 CHANNELSMEAN = 0.69µVSTD DEV. = 0.81µV

1316

8-00

5

35

0

5

10

15

20

25

30

–30 –25 –20 –15 –10 –5 0 5 10 15 2520 30

NUM

BER

OF

AMPL

IFIE

RS

TCVOS (nV/°C)

VSY = ±2.5V–40°C ≤ TA ≤ +125°C160 CHANNELSMEAN = –1.19nV/°CSTD DEV. = 1.82nV/°C

1316

8-00

6

35

0

5

10

15

20

25

30

–30 –25 –20 –15 –10 –5 0 5 10 15 2520 30

NUM

BER

OF

AMPL

IFIE

RS

TCVOS (nV/°C)

VSY = ±15V–40°C ≤ TA ≤ +125°C160 CHANNELSMEAN = –2.48nV/°CSTD DEV. = 2.65nV/°C

1316

8-00

7

35

0

5

10

15

20

25

30

–30 –25 –20 –15 –10 –5 0 5 10 15 2520 30

NUM

BER

OF

AMPL

IFIE

RS

TCVOS (nV/°C)

VSY = ±27.5V–40°C ≤ TA ≤ +125°C160 CHANNELSMEAN = –4.54nV/°CSTD DEV. = 4.01nV/°C

1316

8-00

8


Rev. E － 11/32 －

図 12. 入力オフセット電圧（VOS）とコモンモード電圧（VCM）の

関係、VSY = 5 V

図 13. 入力オフセット電圧（VOS）とコモンモード電圧（VCM）

の関係、VSY = 30 V

図 14. 入力オフセット電圧（VOS）とコモンモード電圧（VCM）

の関係、VSY = 55 V

図 15. 入力バイアス電流（IB）とコモンモード電圧（VCM）の

関係、VSY = 5 V


関係、VSY = 30 V


関係、VSY = 55 V

5

–5

–3

1

–1

3

0 1.0 3.02.0 3.5

V OS

(µV)

VCM (V)

VSY = 5V20 CHANNELS

1316

8-00

9

5

–5

–3

1

–1

3

0 5.0 25.015.010.0 20.0 28.5

V OS

(µV)

VCM (V)

VSY = 30V20 CHANNELS

1316

8-01

0

5

–5

–3

1

–1

3

0 5.0 45.025.015.0 35.010.0 50.030.020.0 40.0 53.5

V OS

(µV)

VCM (V)

VSY = 55V20 CHANNELS

1316

8-01

1

2000

–500

0

1000

500

1500

0 0.5 2.51.51.0 3.02.0 3.5

I B (p

A)

VCM (V)

+125°C+85°C+25°C–40°C

VSY = 5V

1316

8-01

2

3000

–500

0

2000

1000

1500

500

2500

0 5.0 25.015.010.0 20.0 28.5

I B (p

A)

VCM (V)

+125°C+85°C+25°C–40°C

VSY = 30V

1316

8-01

3

5000

–500

0

3500

1500

2500

500

4500

3000

1000

2000

4000

0 10.0 50.030.020.0 40.05.0 45.025.015.0 35.0 53.5

I B (p

A)

VCM (V)

+125°C+85°C+25°C–40°C

VSY = 55V

1316

8-01

4


Rev. E － 12/32 －

図 18. 入力バイアス電流（IB）と温度の関係、VSY = ±2.5 V

図 19. 入力バイアス電流（IB）と温度の関係、VSY = ±15 V

図 20. 電源レールに対する出力電圧ハイ（VOH）と負荷電流（ILOAD）の関係

図 21. 入力バイアス電流（IB）と温度の関係、VSY = ±27.5 V

図 22. アンプあたりの電源電流（ISY）と電源電圧（VSY）の関係

図 23. 電源レールに対する出力電圧ロー（VOL）と

負荷電流（ILOAD）の関係

1600

–400

–200

1200

400

800

0

1000

200

600

1400

–50 0 10050–25 7525 125

I B (p

A)

TEMPERATURE (°C)

VSY = ±2.5VVCM = VSY/2

IB+IB–IOS

1316

8-01

5

2500

–500

0

1500

500

1000

2000

–50 0 10050–25 7525 125

I B (p

A)

TEMPERATURE (°C)

VSY = ±15VVCM = VSY/2

IB+IB–IOS

1316

8-01

7

VSY = ±2.5V TO ±27.5V100k

0.1

100

1

10

1k

10k

0.001 0.1 100.01 1 100

OU

TPU

T VO

LTA

GE

HIG

H (V

OH

)TO

SU

PPLY

RA

IL (m

V)

ILOAD (mA)

1316

8-02

4

+125°C+85°C+25°C–40°C

4000

–1000

–500

3000

1000

2000

0

2500

500

1500

3500

–50 0 10050–25 7525 125

I B (p

A)

TEMPERATURE (°C)

VSY = ±27.5VVCM = VSY/2

IB+IB–IOS

1316

8-01

6

1.0

0

0.4

0.2

0.6

0.8

0 5 10 15 20 25 30 35 40 45 50 55 60

I SY

PER

AM

PLIF

IER

(mA

)

VSY (V)

+125°C+85°C+25°C–40°C

1316

8-02

5

100k

0.1

100

1

10

1k

10k

0.001 0.1 100.01 1 100ILOAD (mA)

VSY = ±2.5V TO ±27.5V

1316

8-02

7

+125°C+85°C+25°C–40°C

OU

TPU

T VO

LTA

GE

LOW

(VO

L)TO

SU

PPLY

RA

IL (m

V)


Rev. E － 13/32 －

図 24. 電源レールに対する出力電圧ハイ（VOH）と温度の関係、

VSY = ±2.5 V

図 25. 電源レールに対する出力電圧ハイ（VOH）と温度の関係、

VSY = ±15 V

図 26. 電源レールに対する出力電圧ハイ（VOH）と温度の関係、VSY = ±27.5 V

図 27. 電源レールに対する出力電圧ロー（VOL）と温度の関係、

VSY = ±2.5 V


VSY = ±15 V


VSY = ±27.5 V

150

0

25

100

50

75

125

–50 0 12510050–25 7525 150TEMPERATURE (°C)

RL = 2kΩ

VSY = ±2.5V

RL = 10kΩ

1316

8-01

8

OU

TPU

T VO

LTA

GE

HIG

H (V

OH

)TO

SU

PPLY

RA

IL (m

V)

200

0

25

100

50

75

125

150

175

–50 0 12510050–25 7525 150TEMPERATURE (°C)

RL = 10kΩ

VSY = ±15V

RL = 100kΩ

1316

8-01

9

OU

TPU

T VO

LTA

GE

HIG

H (V

OH

)TO

SU

PPLY

RA

IL (m

V)

350

0

50

200

100

150

250

300

–50 0 12510050–25 7525 150TEMPERATURE (°C)

VSY = ±27.5V

RL = 100kΩ

RL = 10kΩ

1316

8-02

0

OU

TPU

T VO

LTA

GE

HIG

H (V

OH

)TO

SU

PPLY

RA

IL (m

V)

150

0

25

100

50

75

125

–50 0 12510050–25 7525 150TEMPERATURE (°C)

VSY = ±2.5V

RL = 10kΩ

RL = 2kΩ

1316

8-02

1

OU

TPU

T VO

LTA

GE

LOW

(VO

L)TO

SU

PPLY

RA

IL (m

V)

200

0

25

100

50

75

125

150

175

–50 0 12510050–25 7525 150TEMPERATURE (°C)

VSY = ±15V

RL = 100kΩ

RL = 10kΩ

1316

8-02

2

OU

TPU

T VO

LTA

GE

LOW

(VO

L)TO

SU

PPLY

RA

IL (m

V)

350

0

50

200

100

150

250

300

–50 0 12510050–25 7525 150TEMPERATURE (°C)

VSY = ±27.5V

RL = 100kΩ

RL = 10kΩ13

168-

023

OU

TPU

T VO

LTA

GE

LOW

(VO

L)TO

SU

PPLY

RA

IL (m

V)


Rev. E － 14/32 －

図 30. CMRR の周波数特性

図 31. クローズドループ出力インピーダンスの周波数特性

図 32. オープンループ・ゲインと位相マージンの周波数特性

図 33. PSRR の周波数特性

図 34. アンプあたりの電源電流（ISY）と温度の関係

図 35. クローズドループ・ゲインの周波数特性

140

0

40

20

80

120

60

100

10 100 1k 10k 100k 1M 10M

CM

RR

(dB

)

FREQUENCY (Hz)

VSY = ±2.5V TO ±27.5V

1316

8-03

0

1k

0.001

0.01

1

100

0.1

10

100 1k 10k 100k 1M 10M 100M

OUT

PUT

IMPE

DANC

E (Ω

)

FREQUENCY (Hz)

AV = 100AV = 10AV = 1

1316

8-03

1

VSY = ±2.5V TO ±27.5V

120

–40

20

0

–20

60

100

40

80

135

–45

0

45

90

100 1k 10k 100k 1M 10M

OPE

N-L

OO

P G

AIN

(dB

)

PHA

SE M

AR

GIN

(Deg

rees

)

FREQUENCY (Hz)

CL = 50pFCL = 100pFCL = 50pFCL = 100pF

1316

8-02

6

PHASE

GAIN

VSY = ±2.5V TO ±27.5VRL = 10kΩ

140

–20

0

40

20

80

120

60

100

100 1k 10k 100k 1M 10M 100M

PSR

R (d

B)

FREQUENCY (Hz)

PSRR+PSRR–

VSY = ±2.5V TO ±27.5V

1316

8-03

2

0.840

0.805

0.815

0.810

0.825

0.835

0.820

0.830

–50 –25 0 25 50 75 100 125 150

I SY

PER

AM

PLIF

IER

(mA

)

TEMPERATURE (°C)

5V30V55V

1316

8-02

813

168-

133–20

–10

0

10

20

30

40

50

60

100 1k 10k 100k 1M 10M

CLO

SED-

LOO

P G

AIN

(dB)

FREQUENCY (Hz)

AV = 10

AV = 1

VSY = ±2.5V TO ±27.5V

AV = 100


Rev. E － 15/32 －

図 36. 大信号過渡応答、VSY = ±2.5 V

図 37. 大信号過渡応答、VSY = ±15 V

図 38. 大信号過渡応答、VSY = ±27.5 V

図 39. 小信号過渡応答、VSY = ±2.5 V

図 40. 小信号過渡応答、VSY = ±15 V

図 41. 小信号過渡応答、VSY = ±27.5 V

2.0

–2.0

–1.0

–1.5

0

1.5

1.0

–0.5

0.5

VOLT

AG

E (V

)

TIME (4µs/DIV)

VSY = ±2.5VVIN = 1.5V p-pAV = 1RL = 10kΩCL = 100pFRS_IN+ = 100ΩRS_IN– = 100Ω

1316

8-03

4

20

15

–20

–15

–10

–5

0

5

10

VOLT

AG

E (V

)

TIME (10µs/DIV)

VSY = ±15VVIN = 15V p-pAV = 1RL = 10kΩCL = 100pFRS_IN+ = 100ΩRS_IN– = 100Ω

1316

8-03

5

30

–30

–20

–10

0

10

20

VOLT

AGE

(V)

TIME (10µs/DIV)

VSY = ±27.5VVIN = 50V p-pAV = 1RL = 10kΩCL = 100pFRS_IN+ = 100ΩRS_IN– = 100Ω

1316

8-03

6

0.08

–0.08

–0.06

–0.04

–0.02

0

0.02

0.04

0.06

VOLT

AGE

(V)

TIME (400ns/DIV)

VSY = ±2.5VVIN = 100mV p-pAV = 1RL = 10kΩCL = 100pF

1316

8-03

7

0.08

–0.08

–0.06

–0.04

–0.02

0

0.02

0.04

0.06

VOLT

AGE

(V)

TIME (400ns/DIV)

VSY = ±15VVIN = 100mV p-pAV = 1RL = 10kΩCL = 100pF

1316

8-03

8

0.08

–0.08

–0.06

–0.04

–0.02

0

0.02

0.04

0.06

VOLT

AGE

(V)

TIME (400ns/DIV)

VSY = ±27.5VVIN = 100mV p-pAV = 1RL = 10kΩCL = 100pF

1316

8-03

9


Rev. E － 16/32 －

図 42. 小信号オーバーシュートと負荷容量の関係、VSY = ±2.5 V

図 43. 小信号オーバーシュートと負荷容量の関係、VSY = ±15 V

図 44. 小信号オーバーシュートと負荷容量の関係、VSY = ±27.5 V

図 45. チャンネル・セパレーションの周波数特性、VSY = ±2.5 V

図 46. チャンネル・セパレーションの周波数特性、VSY = ±15 V

図 47. チャンネル・セパレーションの周波数特性、VSY = ±27.5 V

50

45

40

35

30

25

20

15

10

5

010 100 1000

OVE

RSH

OO

T (%

)

LOAD CAPACITANCE (pF)

OS+

VSY = ±2.5VRL = 10kΩAV = 1VIN = 100mV p-p

OS–

1316

8-04

0

50

45

40

35

30

25

20

15

10

5

010 100 1000

OVE

RSH

OO

T (%

)


OS+

VSY = ±15VRL = 10kΩAV = 1VIN = 100mV p-p

OS–

1316

8-04

1

50

45

40

35

30

25

20

15

10

5

010 100 1000

OVE

RSH

OO

T (%

)


OS+

VSY = ±27.5VRL = 10kΩAV = 1VIN = 100mV p-p

OS–

1316

8-04

2

0

–140

–120

–100

–80

–60

–40

–20

0.01 1 1000.1 10

CH

AN

NEL

SEP

AR

ATI

ON

(dB

)

FREQUENCY (kHz)

VSY = ±2.5VAV = –10RL = 10kΩ

VIN = 0.5V p-pVIN = 1V p-pVIN = 2V p-p

1316

8-04

3

0

–140

–120

–100

–80

–60

–40

–20

0.01 1 1000.1 10

CH

AN

NEL

SEP

AR

ATI

ON

(dB

)

FREQUENCY (kHz)

VSY = ±15VAV = –10RL = 10kΩ

VIN = 5V p-pVIN = 10V p-pVIN = 25V p-p

1316

8-04

4

0

–140

–120

–100

–80

–60

–40

–20

0.01 1 1000.1 10

CH

AN

NEL

SEP

AR

ATI

ON

(dB

)

FREQUENCY (kHz)

VSY = ±27.5VAV = –10RL = 10kΩ

VIN = 10V p-pVIN = 30V p-pVIN = 50V p-p

1316

8-04

5


Rev. E － 17/32 －

図 48. THD + N と振幅の関係、VSY = ±2.5 V

図 49. THD + N と振幅の関係、VSY = ±15 V

図 50. THD + N と振幅の関係、VSY = ±27.5 V

図 51. THD + N の周波数特性、VSY = ±2.5 V

図 52. THD + N の周波数特性、VSY = ±15 V

図 53. THD + N の周波数特性、VSY = ±27.5 V

100

10

1

0.1

0.01

0.001

0.00010.001 10.10.01

THD

+ N

(%)

AMPLITUDE (V rms)

VSY = ±2.5VAV = 1FREQUENCY = 1kHzRL = 10kΩ

80kHz LOW-PASS FILTER500kHz LOW-PASS FILTER

1316

8-05

0

100

10

1

0.1

0.01

0.001

0.00010.001 1010.10.01

THD

+ N

(%)

AMPLITUDE (V rms)

VSY = ±15VAV = 1FREQUENCY = 1kHzRL = 10kΩ


1316

8-05

1

100

10

1

0.1

0.01

0.001

0.00010.001 1010.10.01

THD

+ N

(%)

AMPLITUDE (V rms)

VSY = ±27.5VAV = 1FREQUENCY = 1kHzRL = 10kΩ


1316

8-05

2

1

0.1

0.01

0.001

0.000110 100k10k1k100

THD

+ N

(%)

FREQUENCY (Hz)

VSY = ±2.5VAV = 1RL = 10kΩVIN = 0.6V rms


1316

8-05

3

1

0.1

0.01

0.001

0.000110 100k10k1k100

THD

+ N

(%)

FREQUENCY (Hz)

VSY = ±15VAV = 1RL = 10kΩVIN = 6V rms


1316

8-05

4

1

0.1

0.01

0.001

0.000110 100k10k1k100

THD

+ N

(%)

FREQUENCY (Hz)

VSY = ±27.5VAV = 1RL = 10kΩVIN = 10V rms


1316

8-05

5


Rev. E － 18/32 －

図 54. 正側の過負荷回復、VSY = ±2.5 V

図 55. 正側の過負荷回復、VSY = ±15 V

図 56. 正側の過負荷回復、VSY = ±27.5 V

図 57. 負側の過負荷回復、VSY = ±2.5 V

図 58. 負側の過負荷回復、VSY = ±15 V

図 59. 負側の過負荷回復、VSY = ±27.5 V

0.2

–0.2

–0.6

–1.0

–1.4

0

–0.4

–0.8

–1.2

7

5

3

1

–1

6

4

2

0

INPU

T VO

LTA

GE

(V)

OU

TPU

T VO

LTA

GE

(V)

TIME (1µs/DIV)

VSY = ±2.5VVIN = 350mV p-pRL = 10kΩCL = 100pFAV = –10

VIN

VOUT

1316

8-05

6

2

–2

–3

–10

–14

0

–4

–8

–12

35

25

15

5

–5

30

20

10

0

INPU

T VO

LTA

GE

(V)

OU

TPU

T VO

LTA

GE

(V)

TIME (4µs/DIV)

VSY = ±15VVIN = 2V p-pRL = 10kΩCL = 100pFAV = –10

VIN

VOUT

1316

8-05

7

2

–2

–3

–10

–14

0

–4

–8

–12

70

50

30

10

–10

60

40

20

0

INPU

T VO

LTA

GE

(V)

OU

TPU

T VO

LTA

GE

(V)

TIME (10µs/DIV)

VSY = ±27.5VVIN = 4V p-pRL = 10kΩCL = 100pFAV = –10

VIN

VOUT

1316

8-05

8

0.4

0

–0.4

–0.8

–1.2

0.2

–0.2

–0.6

–1.0

5

3

1

–1

–3

4

2

0

–2

INPU

T VO

LTA

GE

(V)

OU

TPU

T VO

LTA

GE

(V)

TIME (1µs/DIV)

VSY = ±2.5VVIN = 350mV p-pRL = 10kΩCL = 100pFAV = –10

VIN

VOUT

1316

8-05

9

6

2

–2

–6

–10

4

0

–4

–8

20

10

0

–10

–20

15

5

–5

–15

INPU

T VO

LTA

GE

(V)

OU

TPU

T VO

LTA

GE

(V)

TIME (2µs/DIV)

VSY = ±15VVIN = 2V p-pRL = 10kΩCL = 100pFAV = –10

VIN

VOUT

1316

8-06

0

6

2

–2

–6

–10

4

0

–4

–8

40

20

0

–20

–40

30

10

–10

–30

INPU

T VO

LTA

GE

(V)

OU

TPU

T VO

LTA

GE

(V)

TIME (4µs/DIV)

VSY = ±27.5VVIN = 4V p-pRL = 10kΩCL = 100pFAV = –10

VIN

VOUT

1316

8-06

1


Rev. E － 19/32 －

図 60. 電圧ノイズ密度の周波数特性、VSY = ±2.5 V

図 61. 電圧ノイズ密度の周波数特性、VSY = ±15 V

図 62. 電圧ノイズ密度の周波数特性、VSY = ±27.5 V

図 63. 電圧ノイズ密度の周波数特性、AV = 100

図 64. 0.1 Hz ～ 10 Hz でのノイズ

図 65. 電流ノイズ密度の周波数特性

100

10

110 100k 100M10k 10M1k100 1M

VOLT

AG

E N

OIS

E D

ENSI

TY (n

V/√H

z)

FREQUENCY (Hz)

VSY = ±2.5VAV = 1

1316

8-06

2

100

10

110 100k 100M10k 10M1k100 1M

VOLT

AG

E N

OIS

E D

ENSI

TY (n

V/√H

z)

FREQUENCY (Hz)

VSY = ±15VAV = 1

1316

8-06

3

100

10

110 100k 100M10k 10M1k100 1M

VOLT

AG

E N

OIS

E D

ENSI

TY (n

V/√H

z)

FREQUENCY (Hz)

VSY = ±27.5VAV = 1

1316

8-06

4

100

10

1

0.110 100k 1M10k1k100

VOLT

AG

E N

OIS

E D

ENSI

TY (n

V/√H

z)

FREQUENCY (Hz)

AV = 100 5V30V55V

1316

8-06

5

INPU

T R

EFER

RED

VO

LTA

GE

(nV)

TIME (1s/DIV)

VSY = ±15V AND ±27.5VAV = 100PEAK-TO-PEAK NOISE = 117nV p-p

1316

8-06

6

–100

–75

–50

–25

0

25

50

75

100

10

1

0.110 100k10k1k100

CURR

ENT

NOIS

E DE

NSIT

Y (p

A/√H

z)

FREQUENCY (Hz)

RS = 100kΩAV = 100

VSY = ±2.5VVSY = ±15VVSY = ±27.5V

1316

8-06

7


Rev. E － 20/32 －

図 66. 0.1 % への立下がりセトリング・タイム、VSY = ±2.5 V

図 67. 0.1 % への立下がりセトリング・タイム、VSY = ±15 V

および ±27.5 V

図 68. 出力電圧振幅の周波数特性

図 69. 0.1 % への立上がりセトリング・タイム、VSY = ±2.5 V

図 70. 0.1 % への立上がりセトリング・タイム、VSY = ±15 V

および ±27.5 V

INPU

T VO

LTAG

E (1

V/DI

V)

TIME (2µs/DIV)

VSY = ±2.5VRL = 10kΩCL = 50pFDUT AV = –1

INPUT

OUTPUT+10mV0–10mV

+1V

0

–1V

ERROR BANDPOST GAIN = 10

1316

8-04

6

INPU

T VO

LTA

GE

(5V/

DIV

)

TIME (4µs/DIV)

VSY = ±15V AND ±27.5VRL = 10kΩCL = 50pFDUT AV = –1

INPUT

OUTPUT+50mV

0

–50mV


1316

8-04

7

+5V

0

–5V

1316

8-16

60

10

20

30

40

50

60

100 1k 10k 100k 1M 10M

OU

TPU

T VO

LTA

GE

SWIN

G (V

p-p

)

FREQUENCY (Hz)

RL = 10kΩAV = –1

VIN = ±26VVSY = ±27.5V

VIN = ±13.5VVSY = ±15V

VIN = ±1VVSY = ±2.5V

INPU

T VO

LTA

GE

(1V/

DIV

)

TIME (2µs/DIV)

VSY = ±2.5VRL = 10kΩCL = 50pFDUT AV = –1

INPUT

OUTPUT

+10mV0–10mV


1316

8-04

8

+1V

0

–1V

INPU

T VO

LTA

GE

(5V/

DIV

)

TIME (4µs/DIV)

VSY = ±15V AND ±27.5VRL = 10kΩCL = 50pFDUT AV = –1

INPUT

OUTPUT+50mV

0

–50mV


1316

8-04

9

+5V

0

–5V


Rev. E － 21/32 －

動作原理 ADA4522-1/ADA4522-2/ADA4522-4 はそれぞれシングル、デュ

アル、クワッドの超低ノイズ、高電圧、ゼロ・ドリフト、レー

ル to レール出力オペアンプです。チョッピング技術を特長とす

るこれらの製品は、5 µV の超低入力オフセット電圧と最大 22 nV/ºC（ADA4522-1 と ADA4522-2）および最大 25 nV/ºC（ADA4522-4）の入力オフセット電圧ドリフトを実現していま

す。コモンモード電圧変化と電源変動から発生するオフセット

電圧誤差もチョッピング技術で補正されるため、160 dB（代表

値）の CMRR と 30 V 電源電圧で 160 dB の PSRR という優れた

数値が得られています。

ADA4522-1/ADA4522-2/ADA4522-4 は、±2.25 V（または 4.5 V）

～ ±27.5 V（または 55 V）の広い動作電圧範囲を持ち、入力電

圧範囲に負側電源レールを含む単電源アンプです。電圧ノイズ

密度も 5.8 nV/√Hz（f = 1 kHz、AV = 100）と低く、1/f ノイズ成

分も低減されています。これらの特性は、高精度アプリケーシ

ョンでの低レベル信号の増幅に最適です。このようなアプリケ

ーションの例として、重量計、高精度電流検出、高電圧バッフ

ァ、温度センサーのシグナル・コンディショニングなどがあり

ます。

図 71 に ADA4522-1/ADA4522-2/ADA4522-4 アーキテクチャのブ

ロック図を示します。このアーキテクチャは、入力 EMI フィル

タおよびクランプ回路、3 段のゲイン・ステージ（Gm1、Gm2、

Gm3）、入出力チョッピング・ネットワーク（CHOPIN と CHOPOUT）、クロック・ジェネレータ、オフセットおよびリッ

プル補正ループ回路、周波数補償コンデンサ（C1、C2、C3）、

サーマル・シャットダウン回路から構成されています。

内部回路を静電気放電（ESD）ストレスと高電圧トランジェン

トから保護するため、EMI フィルタとクランプ回路が入力フロ

ント・エンドに実装されています。アンプの EMI 除去機能の詳

細については、EMI 除去比のセクションで説明します。

CHOPIN と CHOPOUT はクロック・ジェネレータで制御され、4.8 MHz で動作します。入力ベースバンド信号は、最初に CHOPIN により変調されます。次に、CHOPOUT により入力信号が復調さ

れ、入力トランスコンダクタンス・アンプ Gm1 の mV レベルの

入力オフセット電圧と 1/f ノイズが 4.8 MHz のチョッピング周

波数で変調されます。チョッピング・ネットワークは低周波数

帯の誤差を除去しますが、代わりに、この・ネットワークによ

りチョッピング周波数にチョッピング・アーチファクトが発生

します。このため、800 kHz で動作するオフセットおよびリッ

プル補正ループが使用されています。この周波数はアンプのス

イッチング周波数です。この回路がチョッピング・アーチファ

クトを減少させるため、ADA4522-1/ADA4522-2/ADA4522-4 は高いチョッピング周波数で最小限のアーチファクトを実現して

います。

サーマル・シャットダウン回路は、ダイが過熱すると回路をシ

ャットダウンさせます（詳細についてはサーマル・シャットダ

ウンのセクションを参照）。

図 71. ADA4522-1/ADA4522-2/ADA4522-4 アーキテクチャのブロック図

1316

8-06

8

Gm1 Gm2 Gm3

EMIFILTER

ANDCLAMP

THERMALSHUTDOWN

OFFSETAND RIPPLE

CORRECTIONLOOP

+IN x

–IN x

CHOPIN CHOPOUT

C3

OUT

C2

C1

4.8MHz CLOCKS800kHz CLOCKS

CLOCKGENERATOR

NOTES1. THE INPUTS ARE +IN x/–IN x ON THE ADA4522-2 AND ADA4522-4,

AND +IN/–IN ON THE ADA4522-1.2. THE OUTPUT IS OUT ON THE ADA4522-1 AND OUT x ON THE

ADA4522-2 AND ADA4522-4.


Rev. E － 22/32 －

内蔵入力 EMI フィルタとクランプ回路図 72 に入力 EMI フィルタとクランプ回路を示します。

ADA4522-1/ADA4522-2/ADA4522-4 は、入力と各電源レールと

の間に接続された ESD 保護ダイオード（D1、D2、D3、D4）を

内蔵しています。これらのダイオードは、静電気放電から入力

トランジスタを保護し、通常動作時は逆方向にバイアスされて

います。この保護方式により、電源レールより約 300 mV も高

い電圧をいずれの端子に入力しても、恒久的な損傷を発生させ

ることがありません。詳細については、絶対最大定格のセクシ

ョンの表 5 を参照してください。

EMI フィルタは、2 個の 200 Ω 入力直列抵抗（RS1 と RS2）、2 個のコモンモード・コンデンサ（CCM1 と CCM2）、および差動コ

ンデンサ（CDM）から構成されています。これらの RC 回路によ

り、コモンモード信号に対しては 50 MHz の、差動信号に対し

ては 33 MHz の −3 dB ローパス・カットオフ周波数がそれぞれ

設定されます。高電圧の入力トランジェントから内部回路デバ

イスを保護するために、EMI フィルタの後ろにバック・ツー・

バック・ダイオード（D5 と D6）が追加されています。各ダイ

オードの順方向オン電圧は約 1 V です。ADA4522-1/ADA4522-2/ADA4522-4 に対する高電圧入力トランジェントの影響につい

ては、大信号過渡応答のセクションを参照してください。

絶対最大定格のセクション（表 5 参照）で仕様規定されている

ように、最大入力差動電圧は ±5 V に制限されています。±5 V を超える電圧が印加されると、±10 mA を超える連続電流がバッ

ク・ツー・バック・ダイオードの一方に流れます。この電流に

より長期的な信頼性が低下して、デバイスに恒久的な損傷を与

える可能性があります。

図 72. 入力 EMI フィルタとクランプ回路

サーマル・シャットダウン ADA4522-1/ADA4522-2/ADA4522-4 は、アンプの各チャンネル

にサーマル・シャットダウン回路を内蔵しています。サーマ

ル・シャットダウン回路は、ダイの過熱状態による損傷から内

部のデバイスを保護します。過熱状態は、高い周囲温度や高い

電源電圧、そして大きな出力電流により発生します。表 5 に仕

様規定されているように、ジャンクション温度が 150 ºC を超え

ないように注意する必要があります。

デバイスの総消費電力（PD）とパッケージの周囲温度（TA）の 2 つの条件がジャンクション温度（TJ）に影響を与えます。次

式を使ってジャンクション温度を近似します。

TJ = PD × θJA + TA （1）

ここで、θJA はダイと周辺環境の間の熱抵抗を表します（表 6 参照）。

総消費電力は、デバイスの静止電力と、アンプの全チャンネル

の負荷を駆動するために必要な電力の和です。負荷駆動による

アンプあたりの消費電力（PD_PER_AMP）は式 2 で表されます。

PD_PER_AMP = (VSY+ −VSY−) × ISY_PER_AMP + IOUT × (VSY+ −VOUT) （2）

電流シンクの場合は、式 2 の（VSY+ −VOUT）を（VOUT −VSY−）

に置き換えます。

また、ADA4522-1/ADA4522-2/ADA4522-4 の総消費電力を計算

する際には、アンプの全チャンネルの消費電力を含むように注

意する必要があります。

サーマル・シャットダウン回路は、ジャンクション温度が 150 ºC を超えた場合に恒久的な損傷からデバイスを確実に保護する

ものではありませんが、サーマル・シャットダウン機能を内蔵

することにより、恒久的な損傷の防止や損傷の軽減が可能な場

合もあります。各アンプ・チャンネルには、ヒステリシスを持

つ温度センサーで構成されたサーマル・シャットダウン回路が

内蔵されています。

ジャンクション温度が 190 ºC に到達すると直ちにサーマル・シ

ャットダウン回路がアンプをシャットダウンさせます。2 つの

サーマル・シャットダウン回路のどちらか一方がアクティブに

なると、そのチャンネルはディスエーブルされることに注意し

てください。。アンプがディスエーブルされると、出力がオー

プン状態になり、そのチャンネルの静止電流は 0.1 mA まで減少

します。ジャンクション温度が 160 ºC まで低下すると、サーマ

ル・シャットダウン回路がアンプをイネーブルさせ、静止電流

は代表値まで増加します。

不要な過剰出力電流が原因でダイが過熱している場合、サーマ

ル・シャットダウン回路はこの動作を繰り返します。ジャンク

ション温度は 190 ºC に到達するまで上昇し、チャンネルの 1 つがディスエーブルされます。その後、ジャンクション温度が 160 ºC まで低下すると、そのチャンネルは再びイネーブルされ

ます。そして、このプロセスが繰り返されます。

入力保護 ADA4522-1/ADA4522-2/ADA4522-4 の入力のいずれかが、電源

レールの一方を 300 mV 以上上回ると、内蔵入力 EMI フィルタ

とクランプ回路のセクションで説明した ESD ダイオードに順方

向バイアスがかかり、大量の電流が流れ始めます。この過度な

電流を制限しないと、デバイスに恒久的な損傷を与えることが

あります。入力で過電圧状態が予期される場合、各入力に直列

に抵抗を接続して入力電流を ±10 mA（max）に制限してくださ

い。ただし、回路全体に対する抵抗熱ノイズの影響を考慮して

ください。

±15 V の電源電圧での ADA4522-1/ADA4522-2/ADA4522-4 の広

帯域電圧ノイズは約 5.8 nV/√Hz（ユニティ・ゲイン時）で、1 kΩ の抵抗の熱ノイズは 4 nV/√Hz です。1 kΩ の抵抗を追加す

ると、合計ノイズは 7 nV/√Hz に増加します。

V+

+IN x

–IN x

V–

RS1200Ω

RS2200Ω

D1

D2 D5 D6

D4

D3 CCM1 CDM

CCM2

1316

8-06

9

NOTES1. THE INPUTS ARE +IN x/–IN x ON THE ADA4522-2

AND ADA4522-4, AND +IN/–IN ON THE ADA4522-1.


Rev. E － 23/32 －

単電源とレール TO レール出力 ADA4522-1/ADA4522-2/ADA4522-4 は、入力電圧範囲に負側電

源レールを含む単電源アンプです。これは、入力コモンモード

電圧が負側電源レールであるアプリケーション（例えばグラウ

ンド検出）に最適です。これに対して、アンプの出力はレール to レールです。図 73 に、電源電圧 ±15 V でユニティ・ゲイン・

バッファとして構成された ADA4522-1/ADA4522-2/ADA4522-4 の入出力波形を示します。±15 V の入力電圧では、低い出力電

圧は入力電圧に追従しますが、入力が入力電圧範囲（−15 V ≥IVR ≥+13.5 V）を超えると、高い出力振幅にクランプや歪みが

発生します。ただし、位相反転は発生しません。

図 73. 入出力波形（位相反転は発生しない）

大信号過渡応答 ADA4522-1/ADA4522-2/ADA4522-4 がクローズドループに構成

されている場合に大きな入力トランジェント（例えばステップ

入力電圧）が与えられると、内部のバック・ツー・バック・ダ

イオードがオンになります。ユニティ・ゲイン構成のアンプに

ステップ入力波形が与えられたケースを考えます。これを図 74 に示します。

非反転入力は入力信号源から駆動され、反転入力はアンプ出力

により駆動されます。アンプの最大出力電流は、入力ステップ

関数と、アンプの入力端子の外部ソース抵抗に依存します。

ケース 1 外部ソース抵抗が低い場合（例えば図 75 の 100 Ω）、または入

力ステップ関数が大きい場合、アンプの最大出力電流は、仕様

のセクションで仕様規定されているように、出力短絡電流に制

限されます。入力信号とアンプ出力の間の最大差動電圧は、ア

ンプの最大出力電流に入力抵抗の合計（内部および外部）をか

けた電圧と、バック・ツー・バック・ダイオードのオン電圧に

よって制限されます（内蔵 EMI フィルタとクランプ回路のアー

キテクチャについては図 72 を参照）。

非反転入力電圧がステップ信号で変化すると、反転入力電圧

（すなわち出力電圧）は短時間で変化に追従し、入力信号とア

ンプ出力の間の最大差動電圧に可能な限り近づくまで追従しま

す。その後、反転入力電圧は仕様のセクションで仕様規定され

たスルー・レートで変化し始め、所望の出力に到達するまで変

化します。

したがって、図 74 に示すように、出力波形の立上がりエッジと

立下がりエッジに 2 つの特徴的な領域が生じます。このテスト

条件では、入力／出力電流の大きさと持続時間が制限されるた

め、アンプに損傷は発生しません。

図 74. 大信号過渡応答の例

図 75. 大信号過渡応答の回路図

ケース 2 外部ソース抵抗が大きい場合、または入力ステップ関数が小さ

い場合、最大出力電流は、入力信号とアンプ出力電圧の差（ス

テップ関数の変化）をソース抵抗で除算した瞬時値に制限され

ます。この最大出力電流は、アンプの出力短絡電流より低い値

です。そのため、入力信号とアンプ出力の間の最大差動電圧

は、ステップ関数と等しくなります。出力電圧は、所望の出力

に到達するまで変化します。

したがって、必要に応じて、信号源と非反転入力の間により大

きな外付け抵抗を追加して入力電流を小さくします。同様に、

出力電流を減少させるには、反転入力と出力の間の帰還ループに

外付け抵抗を追加します。アンプがクローズドループ・ゲイン

に構成されている場合は、入力信号源は通常とても小さく、ゲ

インと帰還抵抗が電流を制限するため、この大信号過渡応答は

問題になりません。

バック・ツー・バック・ダイオードは他の多くのアンプにも実

装されており、これらのアンプも同様の変化を示します。

20

0

–20

10

–10

20

0

–20

10

–10

INPU

T VO

LTA

GE

(V)

OU

TPU

T VO

LTA

GE

(V)

TIME (400s/DIV)

VSY = ±15VAV = 1VIN

VOUT

1316

8-07

0

30

–30

–20

–10

0

10

20

VOLT

AG

E (V

)

TIME (10µs/DIV)

VSY = ±27.5V

1316

8-07

1

RS_IN–100Ω

RS_IN+100Ω

VSY+

VSY–

ADA4522-1/ADA4522-2/ADA4522-4

100pF 10kΩVOUT

VIN = 50V p-p

1316

8-10

0


Rev. E － 24/32 －

ノイズに関する考慮事項 1/f ノイズ 1/f ノイズは、ピンク・ノイズまたはフリッカ・ノイズとも呼ば

れる半導体デバイスに固有のもので、周波数が小さくなるにつ

れて増加します。低い周波数では 1/f ノイズが主なノイズ要因

となるため、回路のノイズ・ゲインで増幅されると大きな出力

電圧オフセットを発生させます。ただし、ADA4522-1/ADA4522-2/ADA4522-4 では、低周波数の 1/f ノイズはゆっく

り変化するオフセットとして現れるため、チョッピング技術に

よって効率よく低減されています。これにより、ADA4522-1/ADA4522-2/ADA4522-4 は、1/f ノイズの影響を受けやすい一

般的な低ノイズ・アンプに比べて、DC と低周波数帯において

非常に低いノイズを実現しています。図 64 は、0.1 Hz ～ 10 Hz におけるノイズがわずか 117 nV p-p であることを示していま

す。

ソース抵抗 ADA4522-1/ADA4522-2/ADA4522-4 は、1 kHz で 5.8 nV/√Hz（AV = 100）の電圧ノイズ密度を持つ、最小ノイズ、高電圧ゼ

ロ・ドリフト・アンプです。したがって、全体のノイズを低く

維持するには、入力ソース抵抗の選択が重要です。どのアンプ

においても合計入力換算広帯域ノイズ（eN total）は、基本的に

入力電圧ノイズ、入力電流ノイズ、外付け抵抗の熱（Johnson）ノイズの 3 種類のノイズの関数となります。

これらの互いに無相関なノイズ・ソースは、次式を使って二乗

和平方根（rss）をとることにより合計値を求めることができま

す。

eN total =（eN2 + 4 kTRS +（iN × RS）2）1/2

ここで、 eN はアンプの入力電圧ノイズ密度（V/√Hz）。 k はボルツマン定数（1.38 × 10−23 J/K）。 T は温度で単位はケルビン（K）。 RS は入力ソース抵抗の合計（Ω）。 iN はアンプの入力電流ノイズ密度（A/√Hz）。

仕様の帯域幅全体での等価 rms ノイズの合計は次のように表さ

れます。

eN RMS = eN total

ここで、BW は帯域幅（Hz）です。

この解析は、スイッチング周波数より最大 1 桁低い範囲までの

広帯域ノイズの計算に有効です。注目する帯域幅にスイッチン

グ周波数が含まれる場合は、スイッチング周波数でのノイズが

増加する影響を考慮するため、より複雑な計算が必要になりま

す。

低ソース抵抗（RS < 1 kΩ）では、アンプの電圧ノイズが支配的

です。ソース抵抗が大きくなると、RS の熱ノイズが支配的にな

ります。さらにソース抵抗が大きくなる（RS > 50 kΩ）と、合

計入力ノイズの主な成分は電流ノイズになります。

残留リップル図 60、図 61、図 62 に示すように、ADA4522-1/ADA4522-2/ADA4522-4 は低い周波数で平坦なノイズ・スペクトル密度を

持ち、高い周波数でスペクトル密度のバンプやピークを示しま

す。

ノイズの増加は中心周波数 6 MHz で最大となりますが、これは

高い周波数での入力ゲインの減少が原因です。この入力ゲイン

の減少は一般的な現象で、他のアンプにも見られます。ノイズ

の増加に加えて、4.8 MHz の周波数でチョッピング回路に起因す

る急峻なピークが見られます。ただし、その大きさはオフセット

およびリップル補正ループにより大幅に減少されます。アンプ・

ユニットやアンプの周辺回路が異なれば、このノイズの大きさも

異なります。このピークは、ノイズの増加に隠れて検出できな

いこともあります。

4.8 MHz のスイッチング・アーチファクトを削減するために設

計されたオフセットおよびリップル補正ループはまた、中心周

波数が 800 kHz のノイズ・バンプと、そのノイズ・バンプ上の

ノイズ・ピークを発生させます。このバンプの大きさはほぼ一

定ですが、800 kHz のピークの大きさはユニットごとに異なり

ます。800 kHz のノイズ・ピークを持たないユニットもありま

すが、1.6 MHz や 2.4 MHz など、800 kHz の整数倍の周波数にピ

ークを持つものもあります。

これらのノイズ・ピークは小さいですが、チョッピング周波数

より高いクローズドループ周波数を持つアンプでは大きな影響

を与えることがあります。このノイズ・スパイクを望ましいレ

ベルまで小さくするには、アンプを高ゲインに設定するか、ま

たはアンプ出力にポスト・フィルタを使用します。

図 76 に、さまざまなゲイン設定での ADA4522-1/ADA4522-2/ADA4522-4 の電圧ノイズ密度を示します。ゲインが高いほど

帯域幅が狭くなることに注意してください。帯域幅のロールオ

フが早く始まるほど、高いノイズ・スペクトルを効果的にフィ

ルタリングします。

図 76. さまざまなゲインでの電圧ノイズ密度

BW

100

10

1100 1k 10k 100k 1M 10M 100M

VOLT

AG

E N

OIS

E D

ENSI

TY (n

V/√H

z)

FREQUENCY (Hz)

VSY = ±15V

AV = 1

AV = 10AV = 100

1316

8-07

2


Rev. E － 25/32 －

図 77 に、異なる周波数のポスト・フィルタを使った場合とポス

ト・フィルタを使わなかった場合の ADA4522-1/ADA4522-2/ADA4522-4 の電圧ノイズ密度を示します。ポスト・フィルタ

によって、スイッチング周波数より低い帯域幅でロールオフさ

せることができます。この例では、800 kHz のノイズ・ピーク

は約 38 nV/√Hz ですが、80 kHz のポスト・フィルタを使用する

と 4.1 nV/√Hz までノイズ・ピークは減少します。8 kHz のポス

ト・フィルタを使用すると、ノイズ・ピークはノイズ・フロア

より小さくなり、検出できません。

図 77. ポスト・フィルタ使用時の電圧ノイズ密度

電流ノイズ密度図 78 に、ユニティ・ゲインに設定した ADA4522-1/ADA4522-2/ADA4522-4 の電流ノイズ密度を示します。1 kHz の電流ノイ

ズ密度は約 1.3 pA/√Hz です。電流ノイズ密度は、抵抗を流れ

る電流ノイズから発生する電圧ノイズを測定することにより求

められます。アンプの電流ノイズ密度は低いため、通常電圧ノ

イズは大きな値の抵抗を使って測定します。このケースでは、

100 kΩ のソース抵抗を使用しています。ただし、ソース抵抗

は、アンプと基板の入力容量と相互に作用して、帯域幅のロー

ルオフを生じさせます。図 78 に示すように、電流ノイズ密度が

ユニティ・ゲイン帯域幅よりずっと低い周波数でロールオフし

ていることに注意してください。このロールオフは想定された

ものです。

図 78. ゲイン = 1 での電流ノイズ密度

EMI 除去比回路の性能は高周波 EMI から悪影響を受けることがあります。

信号強度が低く、伝送線が長い場合でも、オペアンプは入力信

号を正確に増幅する必要がありますが、オペアンプのすべての

ピン（非反転入力、反転入力、正電源、負電源、出力ピン）は EMI 信号の影響を受けやすくなっています。これらの高周波信

号は、伝導、近距離放射、長距離放射などのさまざまな方法で

オペアンプに混入します。例えば、配線とプリント回路基板

（PCB）のパターンがアンテナとして機能し、高周波 EMI 信号

を拾います。

アンプは比較的帯域が狭いため、EMI 信号または RF 信号を増

幅することはありません。しかし、入力デバイスの非直線性の

ため、オペアンプはこれらの帯域外信号を整流することがあり

ます。これらの高周波信号が整流されると、出力に DC オフセ

ットとして現れます。

ADA4522-1/ADA4522-2/ADA4522-4 は、入力段に EMI フィルタ

を内蔵しています。電磁エネルギーが存在する中で ADA4522-1/ADA4522-2/ADA4522-4 が期待どおりに動作する能力を表現す

るため、非反転ピンの電磁干渉除去比（EMIRR）が、仕様のセ

クションの表 2、表 3、表 4 で仕様規定されています。EMIRR 測定の数学的方法は、次のように定義されます。

EMIRR = 20log（VIN_PEAK/ΔVOS）

図 79. EMIRR の周波数特性

容量性負荷に対する安定性 ADA4522-1/ADA4522-2/ADA4522-4 は、最大 250 pF までの容量

性負荷を任意の構成で安全に駆動できます。多くのアンプと同

様に、仕様より大きな容量性負荷を駆動すると、過度なオーバ

ーシュートやリンギング、さらには発振を生じることがありま

す。容量性負荷が大きいと位相マージンが減少し、アンプの周

波数応答にピークが発生します。ピーク形成は、時間領域での

オーバーシュートまたはリンギングに対応します。このため、

ADA4522-1/ADA4522-2/ADA4522-4 によって 250 pF を超える負

荷を駆動する必要がある場合は、外付け補償の使用を推奨しま

す。この補償は、安定性が最も厳しい条件となるユニティ・ゲ

イン構成で特に重要です。

100

10

11k 10k 100k 1M 10M 100M

VOLT

AG

E N

OIS

E D

ENSI

TY (n

V/√H

z)

FREQUENCY (Hz)

AV = 1AV = 1 (POST FILTER AT 80kHz)AV = 1 (POST FILTER AT 8kHz)

1316

8-07

3

10

1

0.110 100 1k 10k 100k

CURR

ENT

NOIS

E DE

NSIT

Y (p

A/√H

z)

FREQUENCY (Hz)

VSY = ±2.5VVSY = ±15VVSY = ±27.5V

RS = 100kΩAV = 1

1316

8-07

4

100

50

90

40

80

30

70

20

60

10

010M 100M 1G 10G

EMIR

R (d

B)

FREQUENCY (Hz)

55V30V5V

VIN = 100mV p-p

1316

8-07

5


Rev. E － 26/32 －

容量性負荷を駆動するオペアンプを迅速かつ簡単に安定化させ

る方法は、アンプ出力端子と負荷容量の間に直列抵抗 RISO を接

続することです（図 80 参照）。RISO は、アンプ出力と帰還回路

を容量性負荷から隔離しますが、この補償方式では、負荷から

見た出力インピーダンスが大きくなるため、ゲイン精度が低下

します。

図 80. アイソレーション抵抗 RISO による安定性補償

図 81 にさまざまな RISO 値でのオーバーシュートの影響を示し

ます。

図 81. さまざまな出力アイソレーション抵抗での、負荷容量と小信号オーバーシュートの関係

–VSY

VIN

+VSY

VOUT

CLADA4522-1/ADA4522-2/ADA4522-4

RISO

1316

8-07

6

60

25

50

55

45

20

40

15

35

10

30

5

010 100 1k

OVE

RSH

OO

T (%

)


VSY = ±15VRL = 10kΩAV = 1VIN = 100mV p-p

OS+ (RISO = 0Ω)OS– (RISO = 0Ω)OS+ (RISO = 25Ω)OS– (RISO = 25Ω)OS+ (RISO = 50Ω)OS– (RISO = 50Ω)

1316

8-07

7


Rev. E － 27/32 －

アプリケーション情報単電源計装アンプ ADA4522-1/ADA4522-2/ADA4522-4 は、きわめて低いオフセッ

ト電圧とドリフト、高いオープンループ・ゲイン、高い同相ノ

イズ除去比、高い電源電圧変動除去比を持つため、ディスクリ

ートの単電源計装アンプとして優れたオペアンプの選択肢にな

っています。

図 82 に、ADA4522-1/ADA4522-2/ADA4522-4 を使用した従来型

の 3 オペアンプ型計装アンプを示します。高い CMRR の計装ア

ンプを実現するために重要なのは、抵抗比と相対ドリフトが一

致している抵抗を使用することです。真の差動増幅には、抵抗

比のマッチング（R5/R2 = R6/R4）がとても重要です。抵抗は、

製造時の許容誤差、経時変化、温度変化に対する性能を決定す

る重要なものです。仮に無限の同相ノイズ除去比を持つ理想的

なユニティ・ゲインのディファレンス・アンプを仮定しても、

1 % の抵抗のマッチング誤差があると同相ノイズ除去比はわず

か 34 dB になってしまいます。したがって、0.01 % 以下のマッチ

ング誤差を持つ抵抗が推奨されます。

図 82. ディスクリート 3 オペアンプ型計装アンプ

外付け抵抗を使用して、ノイズ特性を犠牲にすることなくディ

スクリート計装アンプを構築するには、抵抗値の選択に注意す

る必要があります。RG1 と RG2 はそれぞれ熱ノイズを持ち、計

装アンプの合計ノイズ・ゲインで増幅されます。したがって、

出力での熱ノイズ成分を低減し、高精度な測定を実現するため

に、十分小さな値のものを選択しなければなりません。表 10 に外付け抵抗のノイズ成分の出力換算（RTO）を示します。

表 10. 熱ノイズ成分の例

Resistor Value (kΩ)

Resistor Thermal Noise (nV/√Hz)

Thermal Noise RTO (nV/√Hz)

RG1 0.4 2.57 128.30 RG2 0.4 2.57 128.30 R1 10 12.83 25.66 R2 10 12.83 25.66 R3 10 12.83 25.66 R4 10 12.83 25.66 R5 20 18.14 18.14 R6 20 18.14 18.14

A1 と A2 は 1 + R1/RG1 の高いゲインを持っていることに注意し

てください。このため、A1 と A2 には、ADA4522-1/ADA4522-2/ADA4522-4 のような高精度で低オフセット電圧かつ低ノイズ

のアンプを使用します。これに対して、A3 ははるかに低いゲイ

ンで動作するため、オペアンプに要求される条件が異なりま

す。この入力ノイズは、計装アンプ全体の入力に換算すると、1 段目のゲインで除算されるためそれほど重要ではありません。

アンプの入力オフセット電圧と入力電圧ノイズも全体のノイ

ズ・ゲインで増幅されることに注意してください。

ADA4522-1/ADA4522-2/ADA4522-4 の未使用のチャンネルはす

べて、入力コモンモード電圧を電源の中間点に接続することに

より、ユニティ・ゲインに設定する必要があります。

ディスクリート計装アンプまたはディファレンス・アンプ（3 オペアンプ型計装アンプの 2 段目）は一般に数多くのさまざま

なアプリケーションで使用されるため、これらに対するノイズ

の影響を理解することは重要です。ロード・セル／ストレイ

ン・ゲージ・センサーのシグナル・コンディショニングのセク

ションと、高精度ローサイド電流シャント・センサーのセクシ

ョンで、ADA4522-1/ADA4522-2/ADA4522-4 をディスクリート

計装アンプまたはディファレンス・アンプとしてアプリケーシ

ョンに使用した例を示します。

ADA4522-2 を使用したロード・セル／ストレイ

ン・ゲージ・センサーのシグナル・コンディショ

ニング ADA4522-2 は、オフセット、ドリフトおよびノイズがきわめて

低いため、高ゲインで高精度の低レベル・センサー出力のシグ

ナル・コンディショニングに最適です。重量計／ロード・セル

は、このような条件を持つアプリケーションの一例です。図 83 に、単電源、高精度の重量計システムの構成を示します。

ADA4522-2 は、ロード・セルからの低レベル信号増幅のため、

フロント・エンドで使用されています。

PCB パターンを流れる電流は IR 電圧降下を生じさせます。長

いパターンではこの電圧降下が数 mV 以上になり、大きな誤差

を発生することがあります。長さ 1 インチ、幅 0.005 インチで 1 oz（約 23.35 g）の銅パターンの抵抗は、室温で約 100 mΩ です。負荷電流が 10 mA の場合、この抵抗により 1 mV の誤差が

生じる可能性があります。

このため、この回路では 6 線式のロード・セルを使用していま

す。ロード・セルは、励起、グラウンド、2 本の出力接続に加

え、2 本のセンス・ピンを備えています。センス・ピンは、ホ

イートストン・ブリッジのハイ・サイド（励起ピン）とロー・

サイド（グラウンド・ピン）に接続されています。これによ

り、配線抵抗による電圧降下に関係なく、ブリッジ両端の電圧

を正確に測定することができます。また、2 本のセンス・ピン

は A/D コンバータ（ADC）のリファレンス入力に接続され、レ

シオメトリック構成となっているため、電源の励起電圧での低

周波数の変動に対して耐性があります。

ADA4522-2 は、3 オペアンプ型計装アンプの 1 段目に配置さ

れ、ロード・セルからの低レベル振幅信号を（1 + 2R1/RG）倍

に増幅します。コンデンサ C1 と C2 は、アンプの帰還ループに

配置され、R1 および R2 と相互に作用してローパス・フィルタ

を構成します。このフィルタリングにより Σ-Δ ADC に入力され

るノイズの大きさが制限されます。さらに、C3、C4、C5、R3、R4 がコモンモードおよび差動モードのフィルタ機能を果た

すため、ノイズと不要信号が低減します。

VIN1

VIN2

A1

A3

A2

RG1

RG2

R1

R3

R2

R4

R5

VOUT

R6

RG1 = RG2, R1 = R3, R2 = R4, R5 = R6VOUT = (VIN2 – VIN1) (1 + R1/RG1) (R5/R2)

1316

8-07

8

Rev. E － 28/32 －

図 83. 高精度重量計システム

高精度ローサイド・電流シャント・センサー正または負の電源レール付近の信号検出は、多くのアプリケー

ションで必要とされています。電流シャント・センサーはその

ようなアプリケーションの 1 つで、帰還制御システムに多く使

用されています。また、パワー計測、バッテリ燃料計測、工業

用アプリケーションの帰還制御など、他のさまざまなアプリケ

ーションにも使用されます。このようなアプリケーションで

は、直列抵抗による電圧降下を小さくするために、非常に低抵

抗のシャントを使用することが望まれます。このように構成す

ると、消費電力を小さくするだけでなく、電力を節約しながら

高電流の測定を行うことも可能になります。

一般的なシャント抵抗値は 100 mΩ です。測定電流が 1 A の場

合、シャントで発生する電圧は 100 mV となるため、アンプの

誤差原因として大きくはありません。ただし、1 mA レンジの小

さい測定電流では、シャントで発生する電圧は 100 μV と小さい

ので、絶対精度を維持するためにオフセット電圧とドリフトが

非常に小さいアンプが必要となります。ゼロ・ドリフト・アン

プの優れた特性により、解決策が得られます。図 84 に、

ADA4522-1/ADA4522-2/ADA4522-4 を使用したローサイド電流

検出回路を示します。ADA4522-1/ADA4522-2/ADA4522-4 は、

ゲインが 1000 のディファレンス・アンプとして構成されていま

す。ADA4522-1/ADA4522-2/ ADA4522-4 は高い CMRR を持って

いますが、システムの CMRR は外付け抵抗により制限されま

す。したがって、単電源計装アンプのセクションで説明したよ

うに、高い CMRR のシステムを実現するために重要なのは、抵

抗の抵抗比と相対ドリフトが一致していることです（R1/R2 = R3/R4）。

ADA4522-1/ADA4522-2/ADA4522-4 の未使用のチャンネルはす

べて、入力コモンモード電圧を電源の中間点に接続することに

より、ユニティ・ゲインに設定する必要があります。

図 84. ローサイド電流検出回路

プリント回路基板のレイアウト ADA4522-1/ADA4522-2/ADA4522-4 は、きわめて低いオフセッ

ト電圧とノイズを持つ高精度デバイスです。したがって、基板

レベルで ADA4522-1/ADA4522-2/ADA4522-4 の最適性能を実現

するためには、PCB のレイアウト設計に注意が必要です。

リーク電流を避けるために、基板表面をきれいに保ち、湿気を

防ぐ必要があります。

電源を適切にバイパスし、電源パターンを短くすることで、出

力電流の変動による電源の乱れを小さくできます。バイパス・

コンデンサはデバイス電源ピンのできるだけ近くに接続しま

す。浮遊容量は、アンプの出力と入力において問題になりま

す。信号パターンは電源ラインから 5 mm 以上離して、カップ

リングを最小限に抑えることを推奨します。

オフセット誤差の原因となり得るものとして、回路基板のゼーベ

ック電圧があります。ゼーベック電圧は、2 つの異種金属の接合

部で発生し、接合温度の関数になります。最も一般的な回路基板

の金属接合は、ハンダと基板パターンの接合部と、ハンダと部品

リードの接合部です。図 85 に、PCB にハンダ処理された表面実

装部品の断面図を示します。基板上での温度勾配（TA1 ≠ TA2）に

より、ハンダ接合部でのゼーベック電圧の不一致が発生するた

め、熱電圧による誤差が生じ、ADA4522-1/ADA4522-2/ADA4522-4 のきわめて低いオフセット電圧性能を低下させます。

OUT+

SENSE–

SENSE+

OUT–

VEXC

1/2

V+

R1 11.3kΩ

C1 3.3µF

1/2

ADA4522-2

ADA4522-2

R2 11.3kΩ

C2 3.3µF

RG60.4Ω

R31kΩ

R41kΩ

C41µF

C510µF

C31µF

AIN(+)

REF(–)

REF(+)

DOUT/RDY

DIN

AIN(–)GND

VDD

+5V

AD7791100pF

1µF

100pF

SCLK

CS

LOADCELL

1316

8-07

9

R2100kΩ

VSY

VSY

VOUT*

*VOUT = AMPLIFIER GAIN × VOLTAGE ACROSS RS = 1000 × RS × I = 100 × I

RLRS0.1Ω

R1100Ω

I

ADA4522-1/ADA4522-2/ADA4522-4

R4100kΩ

R3100Ω

I

1316

8-08

0


Rev. E － 29/32 －

図 85. ゼーベック電圧の不一致によるゼーベック電圧誤差

図 85 で、VSC1 および VSC2 はそれぞれ、ハンダと部品の接合部 1 および接合部 2 で発生するゼーベック電圧です。VTS1 および VTS2 は、ハンダとパターンの接合部 1 および接合部 2 で発生するゼ

ーベック電圧です。TA1 および TA2 はそれぞれ、接合部 1 および

接合部 2 の温度です。

これらの熱電対効果を小さくするため、熱源により両端が等し

く温度上昇するように抵抗の配置を調節してください。可能な

場合には、入力信号経路に使用する部品の個数と種類を一致さ

せることにより、熱電対接合の個数と種類を一致させることを

推奨します。例えば、ゼロ値抵抗のようなダミー部品を使用し

て、熱電誤差源を（反対側の入力経路の実抵抗に）一致させま

す。マッチング用部品を、接近させて同じ向きに配置することに

より、ゼーベック電圧を等しくし、熱誤差を相殺させることがで

きます。さらに、同じ長さのリードを使用して熱伝導の平衡状

態を維持させます。PCB 上の発熱源はアンプ入力回路からでき

るだけ離します。

グラウンド・プレーンの使用も強く推奨します。グラウンド・

プレーンにより熱を基板全体に分散させることができるため、

基板全体を一定温度に保つとともに、EMI ノイズの混入を減ら

すことも可能です。

コンパレータ動作オペアンプは、出力から反転入力への帰還によるクローズドルー

プ構成で動作するように設計されています。オペアンプとは対照

的に、コンパレータはオープンループ構成で動作し、デジタル回

路を駆動するように設計されています。オペアンプはコンパレー

タとは異なりますが、基板面積とコストを節約するため、デュ

アル・オペアンプの未使用部分をコンパレータとして使用する

ことがあります。ただし、ADA4522-1/ADA4522-2/ADA4522-4 に関してこれは推奨しません。

図 86 と図 87 に、10 kΩ の抵抗を入力ピンに直列に接続してコ

ンパレータとして構成した ADA4522-1/ADA4522-2/ADA4522-4 を示します。未使用チャンネルは、入力電圧を電源の中間点に接

続することによりバッファとして構成します。ADA4522-1/ADA4522-2/ADA4522-4 は、ダイオード D5 とダイオード D6 により大きな差動入力電圧から保護された入力デバイスを内蔵

しています（図 72 参照）。これらのダイオードは、基板の PNP バイポーラ・トランジスタから構成され、差動入力電圧が約 600 mV を超えると導通しますが、入力から負側電源レールへの

電流経路にもなるため、システムの合計電源電流を増加させて

しまいます。

どちらの図のコンパレータ構成にしても同じ結果が得られま

す。30 V の電源で、ISY+ はデュアル・アンプあたり 1.55 mA を維

持しますが、ISY −はデュアル・アンプあたり約 2 mA まで増加

します。

図 86. コンパレータ構成 A

図 87. コンパレータ構成 B

図 88. デュアル・アンプあたりの電源電流（ISY）と

電源電圧（VSY）の関係（ADA4522-1/ADA4522-2/ADA4522-4 をコンパレータとして使用）

10 kΩ の抵抗がオペアンプ入力に直列に接続されていることに

注意してください。小さい抵抗値を使用すると、システムの電

源電流が大きく増加します。コンパレータとしてのオペアンプ

の詳細については、AN-849 アプリケーション・ノート「オペア

ンプのコンパレータとしての使用」を参照してください。

SOLDER+

+

+

+

COMPONENTLEAD

COPPERTRACE

VSC1

VTS1

TA1

SURFACE-MOUNTCOMPONENT

PC BOARD

TA2

VSC2

VTS2

IF TA1 ≠ TA2, THENVTS1 + VSC1 ≠ VTS2 + VSC2 13

168-

081

ADA4522-1/ADA4522-2/ADA4522-4

A110kΩ

10kΩ

ISY+

+VSY

VOUT

–VSY

ISY–A2

1316

8-08

2

A1

10kΩ

10kΩ

ISY+

+VSY

VOUT

–VSY

ISY–A2

ADA4522-1/ADA4522-2/ADA4522-4

1316

8-08

3

2.2

2.0

1.8

1.6

1.4

1.2

1.0

0.8

0.6

0.4

0.2

00 6 12 18 24 304 10 16 22 282 8 14 20 26

I SY

PER

DUAL

AM

PLIF

IER

(mA)

VSY (V)

ISY+

ISY–

1316

8-08

4

http://www.analog.com/media/jp/technical-documentation/application-notes/AN-849_jp.pdf

http://www.analog.com/media/jp/technical-documentation/application-notes/AN-849_jp.pdf


Rev. E － 30/32 －

外形寸法

図 89. 8 ピン、ミニ・スモール・アウトライン・パッケージ［MSOP］

（RM-8）寸法単位: mm

図 90. 8 ピン、スモール・アウトライン・パッケージ［SOIC_N］

ナロー・ボディ（R-8）

寸法単位: mm（括弧内はインチ）

COMPLIANT TO JEDEC STANDARDS MO-187-AA

6°0°

0.800.550.40

4

8

1

5

0.65 BSC

0.400.25

1.10 MAX

3.203.002.80

COPLANARITY0.10

0.230.09

3.203.002.80

5.154.904.65

PIN 1IDENTIFIER

15° MAX0.950.850.75

0.150.05

10-0

7-20

09-B

CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS(IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FORREFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.

COMPLIANT TO JEDEC STANDARDS MS-012-AA

0124

07-A

0.25 (0.0098)0.17 (0.0067)

1.27 (0.0500)0.40 (0.0157)

0.50 (0.0196)0.25 (0.0099) 45°

8°0°

1.75 (0.0688)1.35 (0.0532)

SEATINGPLANE

0.25 (0.0098)0.10 (0.0040)

41

8 5

5.00 (0.1968)4.80 (0.1890)

4.00 (0.1574)3.80 (0.1497)

1.27 (0.0500)BSC

6.20 (0.2441)5.80 (0.2284)

0.51 (0.0201)0.31 (0.0122)

COPLANARITY0.10


Rev. E － 31/32 －

図 91. 14 ピン、スモール・アウトライン・パッケージ［SOIC_N］

ナロー・ボディ（R-14）

寸法単位: mm（括弧内はインチ）

図 92. 14 ピン、薄型シュリンク・スモール・アウトライン・パッケージ［TSSOP］

（RU-14）寸法単位: mm

CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS(IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FORREFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.

COMPLIANT TO JEDEC STANDARDS MS-012-AB

0606

06-A

14 8

71

6.20 (0.2441)5.80 (0.2283)

4.00 (0.1575)3.80 (0.1496)

8.75 (0.3445)8.55 (0.3366)

1.27 (0.0500)BSC

SEATINGPLANE

0.25 (0.0098)0.10 (0.0039)

0.51 (0.0201)0.31 (0.0122)

1.75 (0.0689)1.35 (0.0531)

0.50 (0.0197)0.25 (0.0098)

1.27 (0.0500)0.40 (0.0157)

0.25 (0.0098)0.17 (0.0067)

COPLANARITY0.10

8°0°

45°

COMPLIANT TO JEDEC STANDARDS MO-153-AB-1 0619

08-A

8°0°

4.504.404.30

14 8

71

6.40BSC

PIN 1

5.105.004.90

0.65 BSC

0.150.05 0.30

0.19

1.20MAX

1.051.000.80

0.200.09 0.75

0.600.45

COPLANARITY0.10

SEATINGPLANE


Rev. E － 32/32 －

オーダー・ガイド Model1 Temperature Range Package Description Package Option Branding ADA4522-1ARMZ −40°C to +125°C 8-Lead Mini Small Outline Package [MSOP] RM-8 A3G ADA4522-1ARMZ-R7 −40°C to +125°C 8-Lead Mini Small Outline Package [MSOP] RM-8 A3G ADA4522-1ARMZ-RL −40°C to +125°C 8-Lead Mini Small Outline Package [MSOP] RM-8 A3G ADA4522-1ARZ −40°C to +125°C 8-Lead Small Outline Package [SOIC_N] R-8 ADA4522-1ARZ-R7 −40°C to +125°C 8-Lead Small Outline Package [SOIC_N] R-8 ADA4522-1ARZ-RL −40°C to +125°C 8-Lead Small Outline Package [SOIC_N] R-8 ADA4522-2ARMZ −40°C to +125°C 8-Lead Mini Small Outline Package [MSOP] RM-8 A39 ADA4522-2ARMZ-R7 −40°C to +125°C 8-Lead Mini Small Outline Package [MSOP] RM-8 A39 ADA4522-2ARMZ-RL −40°C to +125°C 8-Lead Mini Small Outline Package [MSOP] RM-8 A39 ADA4522-2ARZ −40°C to +125°C 8-Lead Small Outline Package [SOIC_N] R-8 ADA4522-2ARZ-R7 −40°C to +125°C 8-Lead Small Outline Package [SOIC_N] R-8 ADA4522-2ARZ-RL −40°C to +125°C 8-Lead Small Outline Package [SOIC_N] R-8 ADA4522-4ARUZ −40°C to +125°C 14-Lead Thin Shrink Small Outline Package [TSSOP] RU-14 ADA4522-4ARUZ-R7 −40°C to +125°C 14-Lead Thin Shrink Small Outline Package [TSSOP] RU-14 ADA4522-4ARUZ-RL −40°C to +125°C 14-Lead Thin Shrink Small Outline Package [TSSOP] RU-14 ADA4522-4ARZ −40°C to +125°C 14-Lead Standard Small Outline Package [SOIC_N] R-14 ADA4522-4ARZ-R7 −40°C to +125°C 14-Lead Standard Small Outline Package [SOIC_N] R-14 ADA4522-4ARZ-RL −40°C to +125°C 14-Lead Standard Small Outline Package [SOIC_N] R-14

1 Z = RoHS 準拠製品。

55 v 電源、emi 強化 レール to データシート …55 v 電源、emi 強化...

Documents

55 v 電源、emi 強化レール to データシート …55 v 電源、emi 強化...