Familia lgica CMOS

Electricidad, electrnica ysistemas de control

Serie:Desarrollo de contenidos

Educacintcnico-profesional

SSeerriiee:: DDeessaarrrroolllloo ddee ccoonntteenniiddoossCCoolleecccciinn:: EElleeccttrriicciiddaadd,, eelleeccttrrnniiccaa yy ssiisstteemmaass ddee ccoonnttrrooll

FFaammiilliiaa llggiiccaa CCMMOOSS((mmeettaall--xxiiddoo--sseemmiiccoonndduuccttoorr ccoommpplleemmeennttaarriioo))SSeerrggiioo NNoorriieeggaa

Ministerio de Educacin, Ciencia y Tecnologa.Instituto Nacional de Educacin Tecnolgica.Saavedra 789. C1229ACE.Ciudad Autnoma de Buenos Aires.Repblica Argentina.

aa uu tt oo rr ii dd aa dd ee ss

PRESIDENTE DE LA NACINDr. Nstor Kirchner

MINISTRO DE EDUCACIN, CIENCIA Y TECNOLOGALic. Daniel Filmus

DIRECTORA EJECUTIVA DEL INSTITUTO NACIONAL DEEDUCACIN TECNOLGICALic. Mara Rosa Almandoz

DIRECTOR NACIONAL DEL CENTRO NACIONAL DEEDUCACIN TECNOLGICALic. Juan Manuel Kirschenbaum

Familia lgica CMOS(Metal-xido-semiconductorcomplementario)

Electricidad, electrnica ysistemas de control

Serie:Desarrollo decontenidos

Educacin tcnico-profesional

Fecha de catalogacin: 3/01/2006

Impreso en MDC MACHINE S. A., Marcelo T. de Alvear 4346(B1702CFZ), Ciudadela, en setiembre 2006

Tirada de esta edicin: 2.000 ejemplares

Direccin del Programa:Juan Manuel Kirschenbaum

Coordinacin general:Hayde Noceti

Diseo didctico:Ana Ra

Administracin:Adriana Perrone

Diseo grfico:Toms Ahumada

Sebastin KirschenbaumFabiana Rutman

Diseo de tapa:Toms Ahumada

Con la colaboracindel equipo de profesionales

del Centro Nacionalde Educacin Tecnolgica

Todos los libros estndisponibles en la pgina

web del INET.www.inet.edu.ar

Serie Desarrollo de contenidos.Coleccin Electricidad, lectrnica y sistemas de control

Distribucin de carcter gratuito.

Queda hecho el depsito que previene la ley n 11.723. Todos los derechos reservados por el Ministerio deEducacin, Ciencia y Tcnologia - Instituto Nacional deEducacin Tecnolgica.

La reproduccin total o parcial, en forma idntica o modifi-cada por cualquier medio mecnico o electrnico incluyendofotocopia, grabacin o cualquier sistema de almacenamientoy recuperacin de informacin no autorizada en forma expre-sa por el editor, viola derechos reservados.

Industria Argentina.

ISBN 950-00-0551-4

Noriega, SergioFamilia lgica CMOS,coordinado por Juan Manuel Kirschenbaum.- 1a ed. - Buenos Aires: Ministerio de Educacin, Ciencia yTecnologa de la Nacin. Instituto Nacional de EducacinTecnolgica, 2006.132 p.; 22x17 cm. (Desarrollo de contenidos; 12)

ISBN 950-00-0551-4

1. Sistemas de Control.I. Kirschenbaum, Juan Manuel, coord. II. Ttulo

CDD 621.312 1

Las metas, los programas y laslneas de accin del InstitutoNacional de Educacin Tecnolgica

Las acciones del Centro Nacionalde Educacin Tecnolgica

1 Introduccin La bsqueda de la tecnologa ideal La implementacin fsica de oper-

adores lgicos La evolucin de las familias lgicas

2 La tecnologa CMOS Qu significa CMOS? Los cambios en CMOS Anlisis de las caractersticas

elctricas de dispositivos CMOSestndar1. Inversor CMOS

2. Diseo de otras compuertas

3. Funcin de transferencia de una com-puerta CMOS

4. Cargabilidad

5. Inmunidad al ruido

ndice

Ingeniero en Telecomunicaciones. Se desempea como Profesional de Apoyo

Principal en la Comisin de Investigaciones Cientficas de la provincia de

Buenos Aires (CIC), con lugar de trabajo en el Laboratorio Metrolgico para

las Comunicaciones pticas (LAMECO) del Centro de Investigaciones pti-

cas (CIOp). Es profesor titular en la ctedra Introduccin a los sistemas

lgicos y digitales (Facultad de Ingeniera. Universidad Nacional de La

Plata) y profesor asociado en la ctedra Telecomunicaciones I (Facultad de

Ingeniera y Ciencias Exactas. Universidad Argentina de la Empresa).

Este librofue desarrollado

por:

6. Velocidad de respuesta en dispositivosCMOS

7. Disipacin de potencia en dispositivosCMOS

8. Interpretacin de hojas de datos de dis-positivos digitales CMOS

9. Tipos de entradas en dispositivosCMOS de la serie CD4000

10. Tipos de salidas: Normal sin buffer,normal con buffer,Open-Drain, Tri-state

11. Compuerta de paso Pass-Gate

Precauciones en el uso de disposi-tivos CMOS

Reglas para la manipulacin decircuitos integrados CMOS

3 Migracin de la tecnologa TTLhacia CMOS Familia lgica CMOS y tecnologa

TTL Series CMOS de alta velocidad Comparacin entre CMOS y TTL

Bibliografa

66

77

88

1188

9966

113311

Sergio Noriega

El Instituto Nacional de Educacin Tecnolgica -INET-enmarca sus lneas de accin, programas y proyectos,en las metas de:

Coordinar y promover programas nacionales yfederales orientados a fortalecer la educacin tc-nico-profesional, articulados con los distintosniveles y ciclos del sistema educativo nacional.

Implementar estrategias y acciones de coope-racin entre distintas entidades, instituciones yorganismos gubernamentales y no gubernamen-tales-, que permitan el consenso en torno a laspolticas, los lineamientos y el desarrollo de lasofertas educativas, cuyos resultados sean conside-rados en el Consejo Nacional de Educacin-TrabajoCoNE-T y en el Consejo Federal de Cultura yEducacin.

Desarrollar estrategias y acciones destinadas a vin-cular y a articular las reas de educacintcnico-profesional con los sectores del trabajo y laproduccin, a escala local, regional e interregional.

Disear y ejecutar un plan de asistencia tcnica a lasjurisdicciones en los aspectos institucionales,pedaggicos, organizativos y de gestin, relativos ala educacin tcnico-profesional, en el marco de losacuerdos y resoluciones establecidos por el ConsejoFederal de Cultura y Educacin.

Disear y desarrollar un plan anual de capacitacin,con modalidades presenciales, semipresenciales y adistancia, con sede en el Centro Nacional deEducacin Tecnolgica, y con nodos en los CentrosRegionales de Educacin Tecnolgica y las Unidadesde Cultura Tecnolgica.

Coordinar y promover programas de asistenciaeconmica e incentivos fiscales destinados a laactualizacin y el desarrollo de la educacin tcni-co-profesional; en particular, ejecutar las accionesrelativas a la adjudicacin y el control de la asig-nacin del Crdito Fiscal Ley N 22.317.

Desarrollar mecanismos de cooperacin interna-cional y acciones relativas a diferentes procesos deintegracin educativa; en particular, los relaciona-dos con los pases del MERCOSUR, en lo referentea la educacin tcnico-profesional.

Estas metas se despliegan en distintos programas ylneas de accin de responsabilidad de nuestra institu-cin, para el perodo 2003-2007:

Mara Rosa AlmandozDirectora Ejecutiva

del Instituto Nacional de Educacin Tecnolgica.Ministerio de Educacin, Ciencia y Tecnologa

LAS METAS, LOS PROGRAMASY LAS LNEAS DE ACCINDEL INSTITUTO NACIONALDE EDUCACIN TECNOLGICA

Programa 1. Formacin tcnica, media y superior nouniversitaria:

1.1. Homologacin y validez nacional de ttulos.

1.2. Registro nacional de instituciones de forma-cin tcnica.

1.3. Espacios de concertacin.

1.4. Perfiles profesionales y ofertas formativas.

1.5. Fortalecimiento de la gestin institucional;equipamiento de talleres y laboratorios.

1.6. Prcticas productivas profesionalizantes:Aprender emprendiendo.

Programa 2. Crdito fiscal:

2.1. Difusin y asistencia tcnica.

2.2. Aplicacin del rgimen.

2.3. Evaluacin y auditora.

Programa 3. Formacin profesional para el desarrollolocal:

3.1. Articulacin con las provincias.

3.2. Diseo curricular e institucional.

3.3. Informacin, evaluacin y certificacin.

Programa 4.Educacin para el trabajo y la integracinsocial.

Programa 5. Mejoramiento de la enseanza y del apren-dizaje de la Tecnologa y de la Ciencia:

5.1. Formacin continua.

5.2. Desarrollo de recursos didcticos.

Programa 6. Desarrollo de sistemas de informacin ycomunicaciones:

6.1. Desarrollo de sistemas y redes.

6.2. Interactividad de centros.

Programa 7. Secretara ejecutiva del Consejo Nacionalde Educacin Trabajo CoNE-T.

Programa 8. Cooperacin internacional.

Los libros que, en esta ocasin, estamos acercando a lacomunidad educativa, se enmarcan en el Programa 5del INET; han sido elaborados por especialistas delCentro Nacional de Educacin Tecnolgica del INET ypor especialistas convocados a travs del Programa delas Naciones Unidas para el Desarrollo PNUD desdesu lnea Conocimientos cientfico-tecnolgicos para eldesarrollo de equipos e instrumentos, a quienes estaDireccin expresa su profundo reconocimiento por latarea encarada.

Desde el Centro Nacional de Educacin TecnolgicaCeNET encaramos el diseo, el desarrollo y la imple-mentacin de proyectos innovadores para la enseanzay el aprendizaje en educacin tcnico-profesional.

El CeNET, as:

Es un mbito de desarrollo y evaluacin demetodologa didctica, y de actualizacin de con-tenidos de la tecnologa y de sus sustentoscientficos.

Capacita en el uso de tecnologa a docentes, profe-sionales, tcnicos, estudiantes y otras personas de lacomunidad.

Brinda asistencia tcnica a autoridades educativasjurisdiccionales y a educadores.

Articula recursos asociativos, integrando a losactores sociales involucrados con la EducacinTecnolgica.

Desde el CeNET venimos trabajando en distintas lneas deaccin que convergen en el objetivo de reunir a profe-sores, a especialistas en Educacin Tecnolgica y arepresentantes de la industria y de la empresa, en accionescompartidas que permitan que la educacin tcnico-pro-fesional se desarrolle en la escuela de un modosistemtico, enriquecedor, profundo... autnticamenteformativo, tanto para los alumnos como para losdocentes.

Una de nuestras lneas de accin es la de disear y llevaradelante un sistema de capacitacin continua para profe-sores de educacin tcnico-profesional, implementandotrayectos de actualizacin. En el CeNET contamos conquince unidades de gestin de aprendizaje en las que sedesarrollan cursos, talleres, pasantas, conferencias,encuentros, destinados a cada educador que desee inte-grarse en ellos presencialmente o a distancia.

Otra de nuestras lneas de trabajo asume la respon-sabilidad de generar y participar en redes que vinculanal Centro con organismos e instituciones educativosocupados en la educacin tcnico-profesional, y conorganismos, instituciones y empresas dedicados a latecnologa en general. Entre estas redes, se encuentrala Red Huitral, que conecta a CeNET con los CentrosRegionales de Educacin Tecnolgica -CeRET- y conlas Unidades de Cultura Tecnolgica UCT instaladosen todo el pas.

Tambin nos ocupa la tarea de producir materiales decapacitacin docente. Desde CeNET hemos desarrolla-

Juan Manuel KirschenbaumDirector Nacional

del Centro Nacional de Educacin Tecnolgica.Instituto Nacional de Educacin Tecnolgica

LAS ACCIONESDEL CENTRO NACIONALDE EDUCACIN TECNOLGICA

do distintas series de publicaciones todas ellasdisponibles en el espacio web www.inet.edu.ar:

Educacin Tecnolgica, que abarca materiales queposibilitan una definicin curricular del rea de laTecnologa en el mbito escolar y que incluyemarcos tericos generales, de referencia, acercadel rea en su conjunto y de sus contenidos, enfo-ques, procedimientos y estrategias didcticas msgenerales.

Desarrollo de contenidos, nuestra segunda serie depublicaciones, que nuclea fascculos de capaci-tacin en los que se profundiza en los campos deproblemas y de contenidos de las distintas reasdel conocimiento tecnolgico, y que recopila,tambin, experiencias de capacitacin docentedesarrolladas en cada una de estas reas.

Educacin con tecnologas, que propicia el uso detecnologas de la informacin y de la comu-nicacin como recursos didcticos, en las clasesde todas las reas y espacios curriculares.

Educadores en Tecnologa, serie de publicacionesque focaliza el anlisis y las propuestas en unode los constituyentes del proceso didctico: elprofesional que ensea Tecnologa, ahondandoen los rasgos de su formacin, de sus prcticas,de sus procesos de capacitacin, de su vincu-lacin con los lineamientos curriculares y conlas polticas educativas, de interactividad consus alumnos, y con sus propios saberes y modosde hacer.

Documentos de la escuela tcnica, que difundelos marcos normativos y curriculares que desdeel CONET Consejo Nacional de EducacinTcnica- delinearon la educacin tcnica denuestro pas, entre 1959 y 1995.

Ciencias para la Educacin Tecnolgica, que presentacontenidos cientficos asociados con los distintoscampos de la tecnologa, los que aportan marcosconceptuales que permiten explicar y fundamentarlos problemas de nuestra rea.

Recursos didcticos, que presenta contenidos tec-nolgicos y cientficos, estrategias curriculares,didcticas y referidas a procedimientos de cons-truccin que permiten al profesor de laeducacin tcnico-profesional desarrollar, con susalumnos, un equipamiento especfico para inte-grar en sus clases.

88

INTRODUCCIN1.

Desde antes de la invencin del transistor,era propsito de los ingenieros implementarfsicamente lo que se conoca, ya en esapoca, como el lgebra de Boole.

Del formalismo de Boole se crean las yaconocidas funciones lgicas binarias: nega-cin, or y and y sus derivados nor,nand, or-exclusivo y nor-exclusivo.Estas funciones son conocidas, tambin,como ooppeerraaddoorreess llggiiccooss.

Este tipo de tratamiento resulta muy intere-sante de aplicar en aquellos casos de laingeniera en los que se plantea un proble-ma con variables que slo tienen dosestados posibles.

La bsqueda de la tecnologa ideal

llggeebbrraa ddee BBoooollee es un conjunto de reglas que rela-cionan a una variable de salida con variables deentrada, para conformar una funcin denominadalgica, donde cada variable puede tener dos valo-res posibles en forma genrica, verdadero yfalso; ms comnmente, 0 y 1 lgicos.

As, uno de los primeros ejemplos clsicos deaplicacin del lgebra de Boole que habitual-mente- consideramos con nuestros alumnos, esun circuito elctrico formado por llaves que

encienden una lmpara, las que pueden conec-tarse formando diferentes caminos (en paralelo oen serie), a fin de que se cierre el circuito elc-trico y se encienda la lmpara.

El estado de la lmpara 0 o 1 se asigna a lacondicin de si est apagada o encendida, respec-tivamente.

De igual forma, el estado de cada llave se puede asig-nar para los casos de llave abierta o llave cerrada,que corresponden a 0 o 1 lgico, respectivamente.

Circuito elctrico factible de ser representado por lgebra de Boole

Con la invencin de la vlvula electrnica enla dcada de 1930, comienza una carreraentre los grandes fabricantes de productoselectrnicos, a fin de recrear componentesque puedan emular diferentes tipos de fun-ciones lgicas.

Es as como se crea la primera computadoradenominada ENAC, Electronic NumercialIntegrator and Computer; integrador numri-co electrnico y computador construidacon una gran cantidad de estos dispositivos(18.000 vlvulas) y que consuma 200.000watt. Sus dimensiones son las de un cuartode habitacin.

Posteriormente, el transistor creado en1947 da un nuevo giro en el desarrollo dedispositivos, tanto digitales como analgicos;su pequeo tamao y bajo consumo permi-ten disear circuitos miniatura.

Hacia mediados de la dcada de 1950, se cons-truyen circuitos electrnicos en laboratoriosindustriales de dos compaas estadounidenses:Texas Instruments y Fairchild Semiconductor.

Desde 1958, se empieza a usar la palabrammiiccrrooeelleeccttrrnniiccaa. Un bloque chip de sili-cio de un rea de 0.5 cm puede contener,entonces, de 10 a 20 transistores con variosdiodos, resistencias y condensadores.

As, nace la idea del cciirrccuuiittoo iinntteeggrraaddoo, uncircuito elctrico muy avanzado formado, engeneral, por transistores, diodos, resistenciasy capacitores conectados convenientemente,a fin de realizar una tarea especfica.

Jack Kilby, de Texas Instruments, es quien loinventa. Posteriormente, Robert Noyce hacemejoras en cuanto a resolver problemas deencapsulamiento de los chips.

99

Con el conjunto de funciones bsicas (and, ory negacin) es posible implementar cualquiercircuito digital simple o complejo; desdemultiplexores y decodificadores, pasandopor flip-flops, contadores y registros de des-plazamiento, hasta dispositivos muycomplejos como los microprocesadores.

Como usted sabe, cada compuerta respondea una tabla de verdad o ecuacin lgica, quees la que define su comportamiento.

As, por ejemplo, una compuerta and de 2entradas hace que su salida sea 1 slocuando ambas entradas valgan 1 y 0 paracualquier otra combinacin de sus entradas.

El mismo anlisis es aplicable a cualquierotra funcin. Siempre aparecen en las varia-bles los dos estados posibles 0 o F defalso y 1 o V de verdadero.

La implementacin fsica de operadores lgicos

Esquemtico y tabla de verdadde una compuerta and

Plantear esto en un papel o en la computa-dora (cuando se hacen simulaciones decircuitos digitales) es vlido. El problema essu implementacin fsica; el desafo se plan-tea cuando debemos pasar del 0 lgico y1 lgico a algo ms tangible.

La primera respuesta es asociar el 0 y el 1lgico a dos estados diferentes de algn par-metro fsico. Existen varias posibilidades:emplear parmetros elctricos, magnticos,pticos o de cualquier otra naturaleza, donde sepueda desarrollar un circuito capaz de generarla lgica binaria requerida. De aqu, los alum-nos concluyen que una and se puedeimplementar realizando un circuito elctrico enel que se alimenta una lmpara con una batera,entre las cuales hay dos llaves en serie. Para quela lmpara encienda (1 lgico), deben estarambas llaves cerradas (en 1 lgico).

Las primeras manifestaciones de generacinde circuitos lgicos se obtienen empleandocircuitos elctricos; en ellos, los parmetrosms aceptables a utilizar para definir losniveles lgicos 1 y 0 son, en principio, llaatteennssiinn eellccttrriiccaa yy llaa ccoorrrriieennttee eellccttrriiccaa.

De ambos, se adopta la tensin elctricacomo la representacin fsica de una variablelgica que se relaciona con los estados bina-

rios; por ejemplo 0 volt de tensin represen-ta el estado binario 0 lgico y +5 voltrepresenta el estado binario 1 lgico.

Surge, as, el concepto de familia lgica.

Utilizando el parmetro tteennssiinn como nexoentre el mundo fsico y el numrico, es posibleconstruir para este caso circuitos elctricosque puedan realizar operaciones lgicas.

1100

FFaammiilliiaa llggiiccaa es una tecnologa que emplea unaserie de componentes con una configuracin par-ticular y caractersticas de funcionamientoperfectamente definidas, de manera de poderimplementar fsicamente funciones lgicas.

1En esta publicacin abordamos la tecnologa CMOS (Metal-xido-semiconductor complementario)

Dado el conocimiento de los operadores lgicosestudiados, el profesor pregunta a los alumnos:

Cmo asociamos los valores de las varia-bles lgicas de una compuerta con algoreal?

Qu ejemplo en la vida cotidiana puedeasimilarse a, por ejemplo, una funcin and?

Cmo se puede generar el hardware deuna and o de otra compuerta?

La idea es construir circuitos integradoscapaces de:

consumir poca corriente para usarlos enaplicaciones porttiles,

implementar muchas funciones lgicas enun rea muy pequea (esto baja el costo),

ser veloces, a fin de realizar muchasoperaciones matemticas en corto tiempo,

reducir la posibilidad de mal funcionamien-to ante la presencia de ruido elctrico.

Para ello, podemos establecer como una metahipottica:

CCuulleess ssoonn llaass ccaarraacctteerrssttiiccaass iiddeeaalleess qquueetteennddrraa qquuee tteenneerr uunnaa ffaammiilliiaa llggiiccaa??

A partir de esta especificacin, vamos a vercmo los sucesivos avances tecnolgicosfueron dando lugar a diversos tipos de familiaslgicas1 que han tratado y siguen tratando dealcanzar esta meta utpica.

Si consideramos que cada compuerta es un cir-cuito activo, entonces ste debe ser alimentado

con una fuente de tensin elctrica; si es pasivo,esta fuente no es necesaria.

1111

Esquema de una compuerta genrica

Cules son las caractersticas de estafamilia lgica por crear?

11.. Que sus entradas respondan a dosvalores de tensin que consideremoscomo 0 y 1 lgicos; por ejemplo,podemos suponer que 0 corres-ponde a 0 volt y 1 corresponde a unatensin de Vcc = +5 V.

22.. Que el circuito no consuma corrientees decir, disipacin de potencia nula,con lo cual la batera tendra unaduracin ilimitada.

33.. Que la salida mantenga los niveles detensin para el 0 lgico y 1 lgicoinvariable, independientemente delvalor de la carga aplicada.

44.. Que sea infinita la inmunidad al ruidorespecto al que puedan presentar lasentradas.

55.. Que la velocidad de respuesta seainstantnea; o, lo que es lo mismo, quela salida responda a los cambios delas entradas, en tiempo nulo, con locual no existiran retardos de tiempo.

Todo esto es utopa. Pero, lo interesantees, al menos, comenzar el camino haciaella. Y esto es lo que han intentado lasdiferentes tecnologas desarrolladas desdela dcada del 70 hasta hoy, las que hanlogrado acercarse cada vez ms a estafamilia lgica ideal.

Analicemos la viabilidad de cada una delas premisas que nos planteamos:

11.. Es imposible asignar a un nivel lgicoun determinado valor de tensin, yaque siempre existe ruido que se suma alas seales.

22.. Un consumo nulo de potencia implicaque, si el circuito es activo, ste nodebera tomar energa de la fuente dealimentacin.

Esto se traduce en que, internamente,no debera haber consumo y que lasalida no debera entregar corrientealguna a las cargas conectadas a l.

Adems, sus entradas deberan presen-tar una impedancia infinita a lo que estconectado a ellas.

Del mismo modo, su salida no deberentregar corriente a carga alguna yaque, si existiera, debera ser suministra-da por la fuente de alimentacin y estoest vedado.

La nica forma de conseguir esto es concargas de impedancia infinita. Como, engeneral, la salida de una compuerta dadase conecta a las entradas de otras, stasdeberan entonces tener una impedanciade entrada infinita.

1122

Representacin de consumo nuloen una compuerta ideal

Representacin indicando erogacin nulade corriente por parte de la salida

Representacin indicando impedancia infinitaen las entradas (consumo nulo de stas)

33.. Aunque supusiramos que se permiteentregar corriente a lo que est conecta-do a la salida, la tensin que genere stapara un nivel lgico dado (por ejemplo,1 lgico) no debe modificarse aunquela carga sea muy grande. Esto significaque la salida se debe comportar comoun generador de tensin de corrientecontinua de resistencia interna de fuen-te nula, con lo cual siempre entregar sutensin, sin importar qu carga seconecte a l (excepto, el caso lmite deun cortocircuito franco a su salida).

44.. En lo que respecta a la inmunidad alruido, si el rango de tensiones de entra-da va desde digamos 0 V a +Vcc, lomejor que podemos hacer para comba-tir el ruido que pueda introducirsejunto con la seal elctrica que contieneel dato 0 o 1 es lograr que:

si la tensin de entrada vara entre0 V y la mitad de Vcc (en estecaso, +2,5 V), las entradas siganinterpretando a la seal total comoun 0 lgico;

si la tensin de entrada vara entre lamitad de Vcc y Vcc, las entrada lointerpretarn como un 1.

Por lo tanto, lo mximo que podemosaspirar es una inmunidad al ruido del50 % de la tensin de alimentacin demi circuito o sea, 2,5 V.

1133

Representacin de impedancia desalida nula (generador de tensin ideal)

Consideremos un problema especfico para esterasgo en particular.

Estamos analizando, junto con los alumnos, cmo puedeel ruido elctrico perjudicar un circuito electrnico digital.

Para esto, analizamos el caso ms simple: el de una com-puerta inversora que tiene slo una entrada.

Suponemos, entonces, que tenemos un circuito querealiza la funcin de negacin (inversor).

Esquema de un circuito inversor o negador

5. Consideremos la premisa de la velocidad:Todo dispositivo fsico tiene un tiempode respuesta que no puede ser nulo.

Imaginando slo un cable de cobre porel cual circula una corriente elctrica, la

seal que se inyecta en un extremo viajaa una velocidad finita; sta es muy alta,muy alta, pero siempre insume un tiem-po dado en llegar hasta el otro extremo.

Cualquier circuito electrnico emplea-

1144

ste tiene una entrada y una salida tal que, en estaltima, siempre debe adoptar el estado lgicoopuesto al de la entrada ( 0, cuando la entradaest a 1; y, viceversa).

Los alumnos analizan la funcin de transferenciaideal para este inversor y desarrollan la siguientefigura; en ella, el circuito est alimentado con unatensin unipolar de +Vcc:

Entonces, observan:

a) Que la tensin de la salida estar a +Vcc siem-pre que la entrada no supere los +Vcc/2.

b) La tensin de la salida estar en 0 V, mientras latensin de entrada no baje de +Vcc/2.

c) De lo anterior, derivan que existe una transicinabrupta entre los valores de 0 V y +Vcc en la salida,que se produce cuando la entrada pasa por +Vcc/2.

En estas condiciones, el margen de ruido comoanalizaban con su profesor ser del 50 % de la ten-sin de alimentacin, a fin de que el estado lgicode la salida no cambie an en presencia de ruido.

Junto con su profesor, analizan dos grficas tempo-rales en las que se puede observar la evolucin enel tiempo de la entrada y la salida. En el primer caso,la entrada no tiene ruido; en el segundo, a la sealque contiene informacin se le ha sumado ruido.

Mientras el ruido no haga que toda la tensin aplica-da a la entrada supere los +Vcc/2, la entrada seguirinterpretando dicha seal como un 0 lgico y lasalida seguir siendo 1 lgico; y, viceversa.

Funcin de transferencia de un inversor ideal

Diagrama de tiempos sin ruido a la entrada

Diagrama de tiempos conpresencia de ruido a la entrada

do para implementar una funcin lgi-ca, est construido no slo de cablessino tambin de semiconductores, loscuales tienen una cierta inercia a res-

ponder en tiempo nulo.

Como conclusin, la hiptesis de tiem-po de retardo nulo es invlida.

1155

En los comienzos de los aos 60, apare-cen circuitos que implementan algunasfunciones lgicas, basndose en el uso deresistencias y de diodos semiconductores.Esto da lugar a lo que se llama llggiiccaaddiiooddoo--rreessiisstteenncciiaa o, simplemente, lgicade diodo, DL. Su principal desventaja esque no pueden implementar funcionesnegadas ni conectar muchas compuertasen cascada, ya que la seal elctrica se vadegradando cada vez ms.

Posteriormente, aparece el transistor y, juntocon la inclusin de resistencias, se imple-mentan circuitos digitales que dan origen a lafamilia llggiiccaa rreessiisstteenncciiaa--ttrraannssiissttoorr RRTTLL. Sibien sta permite, ahora, implementar fun-ciones negadas y no existe ya el problema dedegradacin de la seal, su velocidad de res-puesta es muy pobre.

Esto exige que siga experimentndose conotros tipos de configuraciones circuitales.

En la dcada de 1970 se desarrollan variasfamilias de circuitos lgicos digitales que danorigen a una evolucin permanente de cir-cuitos que, an hoy en da, se siguenempleando. Las preponderantes son la llggiiccaattrraannssiissttoorr--ttrraannssiissttoorr TTTTLL, la llggiiccaa aaccooppllaa--

ddaa ppoorr eemmiissoorr EECCLL y la lgica MMOOSS22 ddeessiimmeettrraa ccoommpplleemmeennttaarriiaa CCMMOOSS..

La TTL est, bsicamente, desarrollada contransistores bipolares del tipo NPN3 con elagregado de diodos y resistencias. La CMOS,en cambio, slo contiene en sus circuitostransistores MOSFET transistor de efecto decampo tipo MOS.

Las ventajas aparentes de esta nueva tecno-loga CMOS frente a la TTL, son:

Bajo consumo sin seal. Mayor inmunidad al ruido elctrico. Mayor capacidad de carga a la salida

para alimentar a otras compuertas. Posibilidad de operar con tensiones de

alimentacin desde 3 V hasta 18 V.

Su principal desventaja:

Ser mucho ms lenta que la TTL.

Al principio, slo resulta posible implemen-tar funciones simples en cada chip, lo queobliga a fabricar circuitos integrados de fun-ciones especficas; por ejemplo, todo el chip

La evolucin de las familias lgicas

2MOS metal xido semiconductor es una tecnologa de semi-conductores que permite implementar un tipo particular detransistores de efecto de campo (FET; Field Effect Transistor).

3NPN significa que el transistor est formado por tres materia-les semiconductores: dos del tipo N es un semiconductor quetiene cargas negativas en exceso y uno del tipo P tiene car-gas positivas en exceso, formando un sndwich entre losdos primeros y el ltimo. De esta manera, se forman dos jun-turas N-P y P-N donde el material P es comn a ambas.

implementa funciones and o nor, etc. Por lotanto, para sintetizar un circuito digital dado,es necesario conectar muchos de ellos paraobtener los resultados deseados.

A medida que latecnologa elec-trnica digitalsigue avanzando,hacindose cadavez ms compac-ta, comienza a seraplicada al diseode dispositivos complejos, como es el caso delos microprocesadores y de otros dispositivosde alta densidad de integracin tales comomemorias de estado slido.

Los primeros dispositivos comerciales queemplean circuitos integrados de alta den-sidad de integracin son las calculadoras,las que dan origen al comienzo de ladcada de 1980 al nacimiento de lascomputadoras comerciales.

Hoy en da, se han alcanzado densidades deintegracin tan altas, que los circuitos inte-grados digitales pueden contener variasdecenas de millones de transistores en unrea de silicio de pocos milmetros cuadra-dos. Tal es el caso de los microprocesadoresque se emplean en las computadoras perso-nales como, por ejemplo, los conocidosPentium de Intel.

Con la mejora en la tecnologa de fabrica-cin de circuitos integrados y con nuevasideas para desarrollar esquemas de cone-xionado interno ms eficientes, lasfamilias TTL y CMOS van hacindose cadavez ms veloces.

Es as que, de la primitiva TTL, se pasa a nue-vas subfamilias (variaciones de la TTL conotros circuitos internos y usando transistoresbipolares mejorados). De la inicialmenteconocida serie 74, se pasa a la 74L, 74S y, porltimo, con la inclusin de transistores deltipo Schottky, se comienzan a producir lasseries 74LS, 74ALS y 74F.

Por el lado de CMOS, de la inicial la serie4000 se pasa a la 74HC/HCT y, por ltimo,a la 74AC/ACT.

En la carrera por conseguir la familia msrpida y de menor consumo, gana la CMOSfrente a la TTL, ya que, con la mejora encuanto a la disminucin del tamao con quepueden fabricarse los transistores MOS, seconsiguen los beneficios de:

Mayor velocidad de respuesta. Menor consumo. Mayor densidad de integracin (Para reali-

zar una misma funcin lgica, CMOSrespecto de TTL slo usa transistores ylo hace en menor cantidad).

Este ltimo rasgo es decisivo, ya que permitela implementacin de circuitos mucho mscomplejos que con TTL, en una misma reade silicio; y, adems, a una velocidad un pocomayor que la obtenida con la versin msrpida de la subfamilia TTL, la 74F.

La familia lgica acoplada por emisor ECL,por su parte, est basada en el uso de tran-sistores bipolares, diodos y resistencias.Resulta mucho ms veloz que TTL y CMOS;pero, emplea lgica binaria negativa, ademsde trabajar con fuentes de alimentacin nega-tivas de 5,2 V. TTL y CMOS trabajan con

1166

La cualidad ccoommppaaccttooresulta de la introduc-cin de cada vez mayorcantidad de compo-nentes en una mismarea de silicio.

lgica binaria positiva y tensiones de alimen-tacin positivas, TTL emplea fuentes de +5 Vy CMOS, fuentes entre +3 V y +18 V.

Tambin existe, en la actualidad, otra familialgica denominada BBiiCCMMOOSS que integra tantotransistores bipolares (de ah, las siglas Bi) comode efecto de campo (CMOS) para implementarcompuertas. Es empleada en ciertas aplicacionesen las que se requiere, principalmente, veloci-dad pero con gran capacidad de carga a la salidade las compuertas.

Otra tecnologa que est siendo utilizada enaplicaciones de muy alta velocidad es la basa-da en el empleo de transistores de arsenurode galio (AsGa) en lugar de silicio (Si), como

es el caso de las lgicas ECL, TTL y CMOS.

Con esto se logra una mejora sustancial encuanto a velocidad de respuesta de los tran-sistores, ya que las velocidades que puedenalcanzar los electrones en este material sonsuperiores que en silicio. Esto se traduce enmenores tiempos de conmutacin y, porende, en mayor frecuencia de operacin alimplementar circuitos digitales. Si bien estoes un gran avance, su elevado costo la haceutilizable slo en aplicaciones donde ECL noalcanza la velocidad necesaria, como es elcaso de los manejadores de lseres semicon-ductores en aplicaciones de comunicacionesen los que se manejan seales digitales delorden del GHz4.

a. La idea es conseguir aparatos, a fin deanalizar chips de variada familia lgica.Por ejemplo: Una PC tipo IBM compati-ble XT debera tener integrados TTL,mientras que cualquier Pentium slocontendr integrados CMOS.

b. Existe una gran cantidad de lugares enInternet que ofrecen esquemas de cir-cuitos electrnicos, tanto analgicoscomo digitales; uno de ellos es, por

ejemplo, wwwwww..ppaabblliinn..ccoomm..aarr, en castella-no. Por otra parte, revistas tales como laespaola Elektor o Electrnica &Computadores son una buena fuente dediagramas. Los manuales de circuitos inte-grados de las empresas: Analog Devices,Texas Instruments, Burr-Brown, Philips,Motorola, National Semiconductors, etc. sue-len contener aplicaciones de los chips quecomercializan.

1177

Va a resultar til que sus alumnos:

a.En equipos electrnicos calculado-ras, computadoras personales, etc.nuevos y viejos (de ms de dosdcadas, por ejemplo), identifiquenqu circuitos integrados son digitales..

b.Analicen diagramas del tipo esquemticode circuitos, obtenindolos en Internet,en revistas y/o manuales de aplicacioneselectrnicas, a fin de identificar quchips son digitales.

AAccttiivviiddaaddeess ppaarraa eell aauullaa 11

4Gigahertz. 1 GHz equivale a mil millones de hertz.

Existen dos maneras de clasificar a los circui-tos integrados (CI) segn el tipo de sealque, generalmente, pueden procesar:

CCiirrccuuiittooss eelleeccttrrnniiccooss aannaallggiiccooss..Estn especialmente diseados paratrabajar con seales analgicas; esdecir, con seales de tensin ocorriente que pueden tomar cual-quier valor posible en un rango dado.Ejemplos de estos circuitos son losamplificadores operacionales, losreguladores de tensin, etc.

CCiirrccuuiittooss eelleeccttrrnniiccooss ddiiggiittaalleess.. Sonaquellos que se disean para poder pro-cesar seales digitales; es decir, sealesque, generalmente, tienen un nmerofinito de posibles valores de tensin ocorriente. Tal es el caso de los circuitosque trabajan con lgica binaria (slodos estados posibles).

La tecnologa CMOS ingresa en cualquiera deestas clasificaciones; pero, en este material decapacitacin vamos a estudiar la relacionadacon la electrnica digital.

1188

LA TECNOLOGA CMOS2.

CMOS es la sigla, en ingls, deComplementary MOS, que significa MOScomplementario.

La palabra MOS, por su parte, es una abrevia-tura de MOSFET metal-xido-semiconductorFET que se refiere a un tipo de transistor FETField Effect; transistor de efecto de campo enel que la compuerta est separada del canal deconduccin por una delgada capa de materialaislante de metal-xido.

La palabra comple-m e n t a r i o ,finalmente, seatribuye porquese utilizan los dostipos conocidos

de transistores deefecto de campo,de canal N y decanal P.

Los avances tec-nolgicos de hoyen da buscanfabricar circuitosintegrados cadavez ms comple-jos; es decir,aquellos circuitosen los que puedaimplementarse una gran cantidad de funcio-nes diferentes. Para ello se han idoperfeccionando, con el correr del tiempo,

Qu significa CMOS?

Recordamos que losttrraannssiissttoorreess ddee ccaannaall NNson aquellos cuya zonade terminales de fuente

Drain y de sumideroSource est fabrica-da de material de siliciocon tomos donores(con exceso de elec-trones libres) y que losttrraannssiissttoorreess ddee ccaannaall PPson aquellos en los queel material del terminalde compuerta Gateest fabricado de mate-rial de silicio con tomosaceptores (con falta deelectrones libres).

tcnicas de fabri-cacin de chipsde cada vezmayor densidadde integracin.

La densidad deintegracin encircuitos digitalesest relacionadadirectamente conla cantidad depuertas lgicasque se puedenfabricar en unrea de siliciodada general-mente, de pocosmilmetros cua-drados. Los mtodos de fabricacinmodernos permiten construir chips con ungrado de complejidad tal que puede alcan-zarse un rango de ms de 100.000compuertas por integrado. Segn este gradode complejidad, los circuitos integrados (CI)se pueden clasificar segn los siguientesniveles o escalas de integracin:

SSI (pequea escala), menor de 10 puertas. MSI (media escala), entre 10 y 100 puertas. LSI (alta escala), entre 100 y 10.000 puertas. VLSI (muy alta escala), a partir de

10.000 puertas.

La capacidad de integracin depende, funda-mentalmente, de dos factores:

EEll rreeaa ddeell cchhiipp ooccuuppaaddaa ppoorr ccaaddaa ccoomm--ppuueerrttaa.. sta est condicionada, a su vez,por el tipo y el nmero de transistoresutilizados para realizarla: Cuanto menor

sea esta rea, mayor ser la capacidad deintegracin a gran escala.

EEll ccoonnssuummoo ddee ppootteenncciiaa.. En un circuitointegrado se implementan muchas com-puertas en un espacio reducido dealgunos milmetros cuadrados de rea.El consumo total del chip es igual alconsumo de cada compuerta, multipli-cado por el nmero de compuertas. Siel consumo de cada una de ellas es ele-vado, se generar mucho calor en elchip, debido al efecto Joule, de talforma que si este calor no es disipadocorrectamente se puede producir unaumento de temperatura que provoqueun funcionamiento errtico de los cir-cuitos que integran el chip hasta,incluso, llegar a su destruccin.

Desde sus inicios hasta la actualidad, la tecnolo-ga CMOS ha ido evolucionando de tal formaque los sucesivos procesos tecnolgicos basadosen la utilizacin de transistores de efecto decampo del tipo MOS (metal-xido semiconduc-tor) han logrado densidades de integracin tangrandes, que hoy es posible desarrollar circuitosextremadamente complejos como un micropro-cesador formado por millones de transistores.

Para tener unaidea de este desa-rrollo, recordemosque el primermicroprocesadororientado al usode computacinfue el 8086 de laempresa Intel, lanzado al mercado en 1977 yconstruido por 29.000 transistores. En 1993aparece el primer microprocesador Pentium,con ms de 3.000.000 de transistores. Poco

1199

Se denomina cchhiipp alconjunto de la oblea desilicio (donde se hafabricado el circuitoelectrnico) y elencapsulado (formado,habitualmente, por lacarcasa y los pines deinterconexin). Estacarcasa suele constru-irse de materialplstico o cermicoaunque, excepcional-mente, puede ser demetal como es elcaso de circuitososciladores digitalesde cristal de cuarzo.

Como punto de refe-rencia de comparacin,cada transistor es unas2.000 veces ms delga-do que un cabellohumano.

2200

Los circuitos CMOS son inventados en 1963en los laboratorios de Fairchild.

Su tecnologa es utilizada, inicialmente, en apli-caciones militares y aeroespaciales, debido a subajo consumo. Su uso comercial no comienzahasta despus de 1968 y es la empresa RCA laque inicia su fabricacin y distribucin.

Una de las primeras aplicaciones de CMOSpara uso comercial es en el diseo de circui-tos electrnicos en relojes de pulsera, ya queen ellos se necesita muy bajo consumo decorriente elctrica y la velocidad est limita-da a unos pocos kilohertz (1 kHz equivale a1.000 hertz) porque, generalmente, losrelojes trabajan con un oscilador de frecuen-cia inicial de alrededor de 32 kHz.

La tradicional tecnologa CMOS denomina-da serie CD4000 trabaja con aluminio comomaterial para implementar las compuertas de

los transistores. Esto posibilita el uso de ten-siones de alimentacin entre 3 y 18 V.Posteriormente, se pasa a utilizar otro tipo dematerial: el silicio policristalino.

Por muchos aos,los circuitos CMOSse emplean en 5 V,a fin de compatibi-lizarse con la nicatensin de alimen-tacin posible enTTL.

A comienzos de ladcada del 90,debido a que senecesita disponerde dispositivoscada vez ms rpi-dos a fin de queno se exceda la

Los cambios en CMOS

TTTTLL abrevia la expresinTransistor-TransistorLogic lgica transistor-transistor que defineotra tecnologa de fabri-cacin de circuitoselectrnicos digitalesque se emple antesque CMOS y que fue labase de la lgica digi-tal por muchos aos.Actualmente, TTL hasido desplazada porlos nuevos dispositivosde alta velocidadCMOS.

ms de 10 aos despus, el Pentium IV lograuna densidad de integracin tan alta que es lamayor en la actualidad, con ms de125.000.000 de transistores fabricados en unsolo chip. Estas cantidades se han logradogracias a la posibilidad de crear transistoresextremadamente pequeos; en este caso, sutamao es de unos 50 nm (1 nm nanometro-equivale a 10-9 metros; es decir, a una milsi-ma de micrn).

Una ventaja asociada a la inclusin de tantostransistores dentro de un chip, es que as sepueden conseguir velocidades de trabajomucho mayores ya que no hay que salir del

rea de silicio y que se evitan las capacida-des parsitas de las pistas de circuitoimpreso, las que limitan considerablementela velocidad de respuesta de los dispositivoselectrnicos.

En el caso del Pentium IV, ya se han alcanza-do los 4 GHz de frecuencia de operacininterna (1 GHz equivale a mil millones deciclos por segundo); pero, la frecuencia detrabajo con la cual el microprocesador traba-ja con el resto de los circuitos electrnicosasociados en el motherboard (placa madre) dela computadora es de algunos cientos deMHz, debido al problema antes mencionado.

disipacin depotencia al aumen-tar la frecuencia detrabajo, es necesa-rio trabajar conmenor tensin deoperacin. Hoy enda tenemos circui-tos integrados queestn operandocon tensiones dealrededor de 1 V.

A diferencia de la tecnologa TTL, CMOSsiempre mantiene salvo excepciones quedetallamos ms adelante la misma estructu-ra de transistores para la implementacin decompuertas lgicas, tales como inversores,nand, and, or, nor, etc. Los que s han idovariando desde fines de la dcada del 70hasta hoy son los procesos de fabricacin delos circuitos integrados CMOS.

Es por eso que, haciendo un poco de historia,tenemos la siguiente secuencia de series CMOS:

Si bien, inicialmente, CMOS no puede com-petir con la popular tecnologa TTL, losfabricantes de circuitos integrados empiezana incorporar esta tecnologa muy lentamenteen el mercado internacional, debido a lassiguientes caractersticas que profundiza-mos en las prximas pginas:

Muy bajo consumo con seal esttica. Amplio rango de tensiones de ali-

mentacin. Alta inmunidad al ruido. Alta capacidad de carga. Gran densidad de integracin.

Esto da a los diseadores de circuitos digita-les otra opcin a la ya conocida performanceque brindaba la lgica TTL, cuyo mayorlogro en ese entonces es la alta velocidadde respuesta de los circuitos integrados. Encambio, CMOS dista mucho de ser una tec-nologa veloz; la velocidad que se puedeconseguir en las series originales es unas diezveces menor.

Sin embargo, empieza a tener cabida enaquellas aplicaciones en las que se necesitamuy bajo consumo de corriente elctrica y enlas que la velocidad de respuesta no es unrequerimiento importante; esto es, donde esposible trabajar a frecuencias de seal pordebajo de los 10 MHz (1MHz equivale a un

2211

Para ahondar en TTL,le recomendamos leer:

N o r i e g a , S e r g i o(2005) Familia TTL.Instituto Nacional deEducacin Tecno-lgica. Buenos Aires.

Este libro estd i s p o n i b l e e nwwwwww..iinneett..eedduu..aarr..

5La denominacin 4000 se refiere a una serie de dispositivoscuyo nmero de identificacin de la funcin que realiza elchip empieza con el nmero 4000. Se tiene as, por ejemplo:el 4001 que implementa funciones nor de 2 entradas, el4011 que implementa funciones nand, etc.

6Es importante aclarar que, dependiendo del origen de labibliografa, es posible encontrar diferentes denominacionesen las distintas subfamilias de circuitos integrados digitales.Cada fabricante trata de diferenciarse del resto haciendocambios en las siglas que identifican el tipo de tecnologa deque se trata. En los dispositivos CMOS de alta velocidad, porejemplo, podemos encontrar siglas como MM74HC dadapor la empresa Motorola, ahora ON Semi o 74HC dadapor la empresa Fairchild.

milln de hertz o ciclos por segundo).Porque, los circuitos basados en la tecnologaTTL resultan rpidos pero consumen muchacorriente. Por ejemplo: a un solo inversor delos 6 que tiene el chip 7404 se le debe sumi-nistrar una corriente de poco ms de 1miliampere (1 mA equivale a una milsimade ampere), mientras que a uno similar enCMOS del chip CD4009, slo algunas dece-nas de nanoampere (1 nA equivale a unamilsima de millonsima de ampere).

Por otro lado, la posibilidad de alimentar aestos circuitos integrados con tensiones dealimentacin entre 3 V y 18 V, frente a losrgidos 5 V de TTL, permite aumentar anms el campo de aplicaciones.

Sumado a lo dicho sobre el bajo consumo,era posible, por ejemplo, emplear fuentesporttiles tales como bateras de 9 y de 12 V.

Otro punto a favor de CMOS es el margen deruido, variable en la que puede casi cuadru-

plicar el nivelconseguido enTTL, a igual valoren la tensin dealimentacin.

Idealmente, vimosque lo mejor quese puede esperares una inmunidadal ruido del 50 %de la tensin dealimentacin deuna compuertadada. CMOS seacerca ms que TTL a esa consigna, ya quealcanza, al menos, el 30 % de la tensin defuente.

Como ejemplo citemos que, haciendo com-paraciones absolutas, con 5 V de tensin dealimentacin, CMOS tiene un valor en ten-sin de margen de ruido de 1,5 V, mientrasque TTL tiene 0,4 V.

2222

El mmaarrggeenn ddee rruuiiddoo esuna caracterstica delas familias lgicas.Nos habla de la habili-dad que tiene unacompuerta lgica dadapara funcionar correc-tamente, an enpresencia de ruido.Cuanto mayor sea estemargen, mejor es lainmunidad que esacompuerta tiene.

Anlisis de las caractersticas elctricasde dispositivos CMOS estndar

A fin de realizar un anlisis de las propieda-des elctricas ms sobresalientes de undispositivo CMOS, estudiamos el caso deuna compuerta inversora; porque, a partir deeste anlisis, va a resultar muy fcil entendercmo trabajan otros tipos de compuertas.

1. EL INVERSOR CMOS

En la figura7 vemos el circuito esquemtico deinversor implementado con tecnologa CMOS.

Como usted puede apreciar, el circuito es muysencillo y consta de dos transistores MOS:

uno de canal P o PMOS y otro de canal N o NMOS.

stos se conectan en serie entre el terminalde alimentacin ms positivo, generalmente,denominado VDD (unido al terminal Source -fuente- del PMOS, S1) y el terminal dealimentacin ms negativo, denominado VSS(unido al terminal Source fuente- delNMOS, S2).

La entrada est formada por la unin de lascompuertas Gates de ambos transistores,designadas como G1 y G2.

La salida se toma del punto medio; es decir,de la unin de los terminales Drain drena-dor designados como D1 y D2, para elPMOS y NMOS, respectivamente.

El principio de funcionamiento de un tran-sistor de efecto de campo tipo MOS se basaen la aplicacin de una tensin entre los ter-minales de Gate (G) y Source (S), a fin delograr la conduccin de corriente entre losterminales de Drain (D) y Source (S).

Entre el material del sustrato de silicio y lacompuerta de metal existe un aislante que,generalmente, es xido de silicio. Se forma,as, un capacitor entre la compuerta y la zonacomprendida entre los terminales D y S.

2233

7Usted va a advertir que, en las figuras usamos el smbolo elec-trnico Vdd cuando correspondera la nomenclatura VDD Larazn es que los programas de edicin de smbolos electrni-cos no permiten la inclusin de subndices. Considere usted,entonces, que VDD y Vdd son equivalentes.

Esquema elctrico de un inversor CMOS bsico

Porcin de oblea de silicio dondese construye un transistor MOS

De esta manera, para el NMOS, cuando se apli-ca tensin entre G y S con la polaridadapropiada, por efecto capacitivo, se proveen car-gas elctricas en la zona comprendida entre losterminales de D y S; se crea, as, un canal deconduccin elctrica donde los portadores elc-tricos que circulan por este canal son electrones.

En la figura se puede observar el caso de untransistor NMOS donde se aplica tensin positi-va (G ms positiva que S) en la compuerta G.

Las cargas positivas (indicadas con el smbo-lo +) inducen, por efecto capacitivo, cargasnegativas (smbolo -).

Si, adems, se alimenta con tensin al circui-to de D y S, a partir de un determinado valorde tensin VGS, comienza a circular unacorriente entre D y S, IDS.

Este valor de tensin entre G y S que hacecomenzar la conduccin de un transistorMOS se denomina tteennssiinn uummbbrraall. Tienevarias designaciones; una de ellas es VTH8; o,simplemente, VT.

En la siguiente figura vemos el mismo tran-sistor NMOS pero con el agregado de unterminal adicional (indicado como B) que,para los efectos prcticos, no influye en elcomportamiento elctrico del transistor. Suutilidad es la de disminuir los efectos quegenera la formacin de diodos parsitos en lazona de la oblea de silicio donde se constru-ye el transistor. Este cuarto terminal es elindicado en el smbolo de los transistoresMOS con la flechita saliendo (en el caso delPMOS) o entrando (para el NMOS) del ter-minal de la compuerta.

El mismo anlisis se puede hacer para untransistor PMOS.

Su construccin es, bsicamente, similar a ladel NMOS, excepto que el sustrato es deltipo N y, cuando se lo polariza correctamen-te, forma un canal entre los terminales D y Sdonde circulan cargas positivas (huecos) yno electrones como en el caso del NMOS.

Otra diferencia es la constructiva. Ambostransistores tienen distinto tamao de longi-tud y ancho del canal de conduccin. Esto sedebe a que es necesario compensar las dife-rencias elctricas entre ellos, a fin de lograrlos mismos tiempos de conmutacin.

Las polaridades de las fuentes de alimenta-cin VGS y VDS que se necesitan para que elPMOS entre en conduccin, deben seropuestas al caso NMOS.

Como resumen, en la siguiente figura se mues-tran las polaridades que deberan tener ambostransistores para que conduzcan electricidad:

2244

Transistor NMOS con 4 terminales,polarizado para generar una corriente IDS

8TH es la abreviatura de Threshold, umbral

Dependiendo de los valores de VGS y VDS apli-cados, es posible que los transistores trabajenen tres zonas de funcionamiento perfecta-mente definidas:

ZZoonnaa ddee ccoorrttee.. Cuando la tensin VGS noha superado cierto valor de tensin,denominada tensin de umbral VT. Eneste caso, idealmente, no fluye corrien-te entre D y S.

ZZoonnaa ddee ttrrooddoo.. En esta zona, cuando latensin entre los bornes D y S es menora la diferencia VGS VT ( VDS < [VGS VT]), la corriente IDS vara proporcio-nalmente con VDS. Esto significa que IDS == K VDS (donde K es una constante) yque el MOS se comporta como si fuerauna resistencia elctrica.

ZZoonnaa ddee ssaattuurraacciinn.. Se trabaja en estazona cuando se cumple que VDS > (VGS VT). En este caso, la corriente IDS ya noresponde a VDS y se mantiene constante.Se puede considerar que el MOS traba-ja como un generador de corrienteconstante.

Dependiendo de la bibliografa y del fabricante,los transistores NMOS y PMOS pueden apare-cer dibujados de diferentes maneras:

Volviendo al circuito del inversor CMOS,tenemos que los terminales de compuerta deambos transistores estn unidos.

La tensin de comando para definir cmo seva a comportar cada uno de ellos es la ten-sin aplicada VGS.

Para estudiar cmo funciona este inversor,vamos a aplicar dos niveles de tensin:

2255

Polaridades adecuadas para que conduzcanlos transistores NMOS y PMOS

Representacin de un MOS, cuando IDS varalinealmente con VDS, con VGS fija

Otra manera de simbolizar los transistores MOS decanal N y P; el PMOS se puede diferenciar del NMOS

por el crculo que tiene en la entrada de compuerta

VDD (equivalente a un nivel lgico alto o1) y

VSS (equivalente a un nivel bajo o 0).

CCaassoo 11.. TTeennssiinn ddee eennttrraaddaa aa VVDDDD.. Aqu tene-mos que la tensin VGS del NMOS serpositiva e igual a VDD, por lo que har con-ducir a l, presentando una resistenciarelativamente baja de unos 1.000 ohm. Encambio, la tensin VGS del PMOS ser nula,ya que ambos terminales G y S estn almismo potencial.

En estas condiciones, el PMOS queda corta-do y presenta una resistencia muy grande,del orden de 1010 ohm (10.000 M).

Entonces, el circuito equivalente de salida delinversor CMOS es el de una serie de dosresistencias: una de muy alto valor y otra devalor relativo a la anterior muy bajo.

La salida de este circuito es el punto medioentre las dos R, de tal forma que la tensin ala salida es cercana a 0 V.

Con cierta aproximacin, podemos decir que,en estas condiciones, la tensin de salida estdada por el divisor resistivo RNMOS y RPMOS:

En este caso, tenemos que idealmente Vsalida es,para el caso, de VDD = 10 V:

Vsalida = VOLVsalida = 1 V (un microvolt).

CCaassoo 22.. TTeennssiinn ddee eennttrraaddaa aa VVssss.. En esta con-dicin, tenemos el resultado opuesto alanteriormente analizado. La tensin VGS delPMOS es negativa (el terminal de Source mspositivo que el de Gate) e igual a VDD, por lo quehace conducir a l, presentando una resistenciarelativamente baja de unos 1.000 ohm. En cam-bio, la tensin VGS del NMOS es nula, ya queambos terminales G y S estn al mismo poten-cial, que es de tierra o masa, VSS.

En estas condiciones, el NMOS queda cortado ypresenta una resistencia muy grande, del ordende 1010 ohm (10.000 M).

2266

Funcionamiento del inversor CMOS conentrada en nivel alto o 1 lgico

Funcionamiento del inversor CMOS conentrada en nivel alto o 0 lgico

De esta manera, tenemos que el circuito desalida del inversor se asemeja a dos resisten-cias en serie: una de muy bajo valor,conectada a VDD, y otra de muy alto valor,conectada a VSS.

La salida que se toma del punto medio, tieneun valor muy cercano a VDD, lo que repre-senta un nivel lgico alto o 1.

Retomando la ecuacin anterior, para estecaso el valor de salida es, para VDD = 10 V:

Vsalida = VOHVsalida = 9,999999 V

Como conclusin, este circuito se comportacomo una compuerta inversora9.

Los valores que hemos obtenido para Vsalidaen estado alto y bajo, respectivamente, son,en general, algo diferentes. Porque, en nues-tro anlisis anterior hemos descartado ciertosefectos adicionales. En la realidad, los valoresde VOH y VOL son un 1 % inferior a VDD y un1 % superior a VSS, respectivamente. Esto es,para VDD = 5 V, en general tenemos que VOH == 0,05 V y VOH = 4,95 V.

2. DISEO DE OTRAS COMPUERTAS

En CMOS como es de esperar no slo exis-ten chips que implementan compuertas deltipo inversor sino tambin del tipo nand, and,nor y or, entre otras, a partir de las cuales esposible disear dispositivos ms complejos

como flip-flops, contadores, multiplexores,decodificadores, etc.

CCoommppuueerrttaa nnaanndd.. La compuerta nand comousted sabe es aquella en la que la nicamanera de hacer que la salida vaya a un nivellgico bajo es cuando todas sus entradasestn en el nivel lgico alto.

Su tabla de verdad es:

En este circuito se puede observar que hay dostransistores PMOS y dos transistores NMOS.Cada entrada est conectada a un par PMOS-NMOS por sus terminales de compuerta.

2277

Compuerta nand bsica de 2 entradas,en tecnologa CMOS

9Es importante aclarar que los transistores que se dicencortados, en realidad, conducen corriente (debido afugas internas); pero, sta es de un valor muy pequeo,del orden de algunas decenas de pA (1 pA picoampere-equivale a 10-12 A).

Los dos transistores PMOS se encuentranconectados entre s en paralelo, uniendo losterminales S por un lado y los terminales Dnpor el otro.

En cambio, los dos transistores NMOS estnconectados en serie.

Si dibujamos una lnea horizontal a la alturadel terminal de salida, podemos dividir elcircuito en dos ramas:

una superior, formada por los transisto-res PMOS, y

una inferior, formada por los transisto-res NMOS.

Para analizar el circuito tenemos que recor-dar cmo funciona el inversor que acabamosde describir.

Cada transistor PMOS se puede activar(hacer entrar en conduccin) slo cuando sutensin de compuerta est a un potencial cer-cano a VSS caso contrario, si est a VDD,prcticamente no conduce corriente.

Por otro lado, cada transistor NMOSpuede estar activo slo cuando su tensinde compuerta est a un potencial cercanoa VDD.

De esta manera, como nosotros queremosque slo cuando ambas entradas estn en 1la salida vaya al estado bajo, debemos ponerlos transistores NMOS en serie.

As, con sus tensiones de compuerta en1, ambos conducen y presentan uncamino de baja resistencia entre la salida yel terminal de tierra VSS.

El 1 lgico se logra con cualquiera delos transistores PMOS que entre en con-duccin. Para ello basta con poner unaentrada o ambas a potencial VSS, esdecir, a nivel bajo.

El efecto es que habr un camino de bajaresistencia entre el terminal positivo de ali-mentacin VDD y la salida.

Cmo se puede implementar una nand dems entradas?

Siguiendo la misma idea que antes, bastacon:

Agregar ms transistores PMOS en paralelo. Agregar ms transistores NMOS en serie. Formar la nueva entrada con la unin

entre las compuertas del par nuevoPMOS-NMOS.

Esto tiene un lmite, a causa de un proble-ma tecnolgico de fabricacin de lascompuertas: No se pueden poner muchostransistores apilados en serie, ya que seforman diodos parsitos que pueden com-prometer el buen funcionamiento delcircuito.

Generalmente, los dispositivos CMOS noapilan ms de 4 transistores en serie, lo quequiere decir que las compuertas que se con-siguen son de hasta 4 entradas.

CCoommppuueerrttaa nnoorr bbssiiccaa.. Una compuerta nores aquella en la que la salida est en nivelbajo, siempre que haya al menos unaentrada en nivel alto. Slo est en nivelalto cuando todas las entradas estn en elnivel lgico bajo.

2288

Su tabla de verdad es, entonces:

Como antes, tenemos que la salida debe ir anivel lgico bajo en cualquier caso en quehaya una entrada en alto.

Esto implica, entonces, que los transistoresNMOS deben estar en paralelo; as, cuandouna compuerta cualquiera se lleva a VDD, eltransistor entra en conduccin.

Por el contrario, los transistores PMOS debenser apilados (conectados en serie), ya que asla nica forma de que haya un 1 en la sali-da es cuando todas las compuertas de losPMOS estn conectadas al terminal VSS.

Si comparamos este circuito con el anterior,podemos observar que son complementarios:en un caso estn los PMOS en serie y los NMOSen paralelo, y, en el otro circuito, al revs.

Otra vez podemos observar que, si trazamos unalnea horizontal imaginaria a la altura del terminalde salida, nos encontramos con dos zonas: unasuperior y otra inferior, formadas por cada tipo detransistores PMOS y NMOS, respectivamente.

Repitiendo la pregunta acerca de cmo pode-mos obtener una compuerta nor de msentradas, la respuesta es:

Agregar ms transistores PMOS en paralelo. Agregar ms transistores NMOS en serie. Formar la nueva entrada con la unin

entre las compuertas del par nuevoPMOS-NMOS.

CCoommppuueerrttaa oorr.. Una compuerta que imple-menta la funcin or es aquella en la que lasalida vale 1 lgico, siempre que al menosuna de las entradas est a 1 lgico.

Existen varias formas de implementar una orcon CMOS, segn la serie de que se trate.Vamos a detenernos en ellas en otros ttulosde este material de capacitacin; por ahora,digamos que los dos mtodos ms empleadosestn basados en:

Usar un negador a la salida de una nor.

2299

Compuerta nor bsica de 2 entradas,en tecnologa CMOS

Usar una compuerta nand con inverso-res en sus entradas.

El primer caso es el ms sencillo ya que, si seniega una funcin nor, se obtiene la or.

El segundo caso, es un poco ms complejo.Se basa en aplicar un teorema muy conocidodel lgebra de Boole denominado Teorema deDe Morgan. Este teorema dice que lassiguientes ecuaciones lgicas son equivalen-tes, es decir, que realizan la misma funcinaunque se describen de manera diferente.

A continuacin, presentamos estas identidadespara el caso de funciones lgicas de dos varia-bles; pero, fcilmente, se pueden extender alcaso de ms variables agregando ms trminos:

11)) AA ++ BB == AA..BB

22)) AA .. BB == AA ++ BB

La primera ecuacin indica que negar por sepa-rado a las variables A y B, y luego hacer una or(operacin +) entre ellas es lo mismo quehacer primero la and (operacin . ) entredichas variables y, luego, negar el resultado.

La segunda ecuacin indica que negar por sepa-rado a dichas variables y, luego, hacer la and(operacin . ) entre ellas es lo mismo quehacer primero la or (operacin + ) entre dichasvariables y, luego, negar el resultado.

Si, ahora, negamos cada una de las igualdadesanteriores (por lo tanto, la igualdad no se va a verafectada), obtenemos las siguientes identidades:

33)) AA ++ BB == AA..BB

3300

Compuerta or bsica de 2 entradas, implementa-da sobre la base de una nor y de un inversor

Compuerta nand implementada con ornegando sus entradas

Compuerta nor implementadacon and negando sus entradas

Compuerta and implementada connor negando sus entradas

44)) AA .. BB == AA ++ BB

Aqu, para obtener una or se necesita una com-puerta nand a la cual hay que negar las entradas.

CCoommppuueerrttaa aanndd.. Una funcin and es aquellaen la que la nica manera de que la salidavalga 1 lgico es cuando todas las entra-das valgan 1.

De manera anloga al caso de compuerta or,existen varias formas de implementar unaand con CMOS que dependen, tambin, de la

serie de que se trate.

Los dos mtodos ms empleados estn basa-dos en:

Usar un negador a la salida de una nand. Usar una compuerta nor con inversores

en sus entradas.

Para el primer caso, se niega una funcinnand a fin de obtener una and:

La segunda opcin es volver a aplicar el teo-rema de De Morgan. Basta con negar lasentradas de una nor para obtener la and.Usamos, para ello, la identidad 3.

3311

Compuerta or implementada connand negando sus entradas

Compuerta and bsica de 2 entradas, imple-mentada sobre la base de una nand e inversor

a.Sus alumnos pueden localizar enInternet en las pginas web quesugerimos en la bibliografa-, lashojas de datos de los circuitos inte-grados que realicen las siguientesfunciones:

nor de 2, 3 y 4 entradas. or de 2, 3 y 4 entradas. nand de 2, 3 y 4 entradas. and de 2, 3 y 4 entradas. Inversor. No inversor.

AAccttiivviiddaaddeess ppaarraa eell aauullaa 22..11

3. FUNCIN DE TRANSFERENCIA DE UNACOMPUERTA CMOS

Hemos mencionado que una compuertaideal debera tener un margen de ruido enel mejor de los casos del 50 % de la tensinde excursin de la salida.

Consideramos que, por ejemplo, para el casode un inversor, es necesario tener una fun-cin de transferencia es decir, la curva de latensin de salida en funcin de la de entra-da en la que el valor de tensin de entrada(denominada, aqu, V1) para lograr el cam-bio de un estado a otro en la salida sea lamitad de la tensin de alimentacin, es decir,en VDD/2.

En el caso de CMOS, la curva se parece bas-tante a la ideal.

La figura muestra una aproximacin a la curvaverdadera; en ella podemos apreciar que lasalida es bastante constante para valores de latensin de entrada prximos a VDD o a VSS.

Las conclusiones son las siguientes:

El nivel en alto en vaco VOH (sin cargaral inversor) es de, aproximadamente,4,95 V, en lugar de 5 V.

El nivel en bajo en vaco VOL (sin cargaral inversor) es de, aproximadamente,0,05 V, en lugar de 0 V.

La tensin de entrada para la cual seproduce la transicin de nivel de ten-sin de la salida V1 se registra,aproximadamente, en la mitad de latensin VDD.

4. CARGABILIDAD

La cargabilidad es un factor de mrito quenos habla de la capacidad de corriente quetiene la salida de una compuerta dada, cuan-do sta es cargada.

Lo ideal es que,cuando la salidaest en un estadodefinido (alto obajo), la tensin dela salida no vare,an cuando se levayan conectadocargas elctricas.

3322

b. De las hojas de datos de los circuitosencontrados, usted puede sugerirlesanalizar los circuitos esquemticos y

verificar que cumplen con las fun-ciones lgicas que se indican.

Funcin de transferencia deun inversor CMOS bsico

Estas cargas son, engeneral, las impedan-cias de entrada deotras compuertas.

Si a un inversor se le conecta una entrada pro-veniente de otra compuerta, como sta tieneuna determinada impedancia de entrada, exi-gir al inversor que le entregue corriente.

Si, ahora, conectamos otras dos cargas ms,el inversor debe entregar el triple de corrien-te que para una sola (consideramos, aqu,que todas las cargas son iguales).

Si volvemos, por un instante, al anlisis quehicimos respecto del funcionamiento delinversor, vemos que, por ejemplo, cuando lasalida est en nivel alto, ste se comportacomo si tuviera dos resistencias: la superiorde muy bajo valor y la inferior todo lo con-trario (casi un circuito abierto). Entonces, latensin de salida es muy cercana a VDD, debi-do al divisor resistivo que se forma(Realizamos este anlisis considerando que elinversor est en vaco; es decir, sin cargaalguna conectada a la salida).

Si, ahora, comenzamos a conectarle entradasde compuertas CMOS, la impedancia total quese ve entre la salida del inversor y tierra (VSS),es el paralelo de la propia resistencia del tran-sistor NMOS y cada una de las impedancias deentrada de las compuertas que se conecten.

A medida que incluimos ms entradas, menores la impedancia total que se ve entre la saliday VSS; y, como la tensin de salida est relacio-nada como ya vimos con los valores de laRsuperior y la Rinferior ,en tales condiciones, la ten-sin de salida comienza a disminuir.

Este rasgo es muycrtico en la tec-nologa TTL;pero, aqu no lo

es tanto, ya que laimpedancia decarga que puedepresentar unacompuerta CMOSes muy elevada.

Para el caso de funcionamiento en continua(donde las seales que se presentan a lasentradas de una compuerta no varan), sepuede decir que la corriente de entrada deuna entrada CMOS es de 10 pA (1 picoam-pere son 10-12 A). Esto, con 10 V aplicados aesa entrada, da una resistencia de entrada de1012 ; es decir, 1.000 G o 1.000.000 deM (un milln de millones).

sta es la razn por la cual, en rgimen est-tico de funcionamiento (reposo), por msque se cargue a una salida CMOS con otrascompuertas del mismo tipo, prcticamenteno se afecta el nivel de tensin de su salida.

La serie original 4000 cuenta con las siguien-tes caractersticas de tensiones y corriente,tanto de entrada como de salida:

Como usted puede observar, la corriente deentrada es de un valor mximo de 10 pA,mientras que la de salida es de poco ms de0,5 mA.

Si hacemos el cociente entre la corriente desalida que una salida puede proveer y la

3333

Posibilita que, enciertos casos, se

emplee menor canti-dad de componentes,al poder cargar la sali-da de una compuertacon ms unidadeslgicas de entrada.

corriente de entrada que consume una entra-da, podemos tener una idea del nmero decompuertas CMOS que se puede conectar aotra de la misma tecnologa.

El nmero que obtenemos es de 51.000.

Este nmero est mas all de los valores prc-ticos usuales.

La limitacin real del nmero de compuertasCMOS que se pueden conectar a otra tam-bin de tecnologa CMOS depende delfuncionamiento dinmico del conjunto; estoes, cuando aplicamos seales que varan en eltiempo a relativa alta frecuencia de opera-cin.

5. INMUNIDAD AL RUIDO

Analicemos conun ejemplo ques lo que pasa enla salida de unacompuerta cuan-do se la cargacon otra. Para elejemplo tenemosque a un inver-sor hay queconectarle unacompuerta and.

En la siguientefigura10 vemos unesquema de loplanteado.

La siguiente figura hace un resumen de los nive-les de tensin admisibles y prohibidos entre unasalida CMOS y las entradas provenientes deotros dispositivos similares que estn conectadasa ella. Se representan, all, los diferentes valoresde tensin que tendran dos compuertas que seinterconectan entre s.

El diagrama de tensiones de la izquierda repre-senta los distintos niveles de tensin que lasalida de una de las compuertas puede tener enambos niveles lgicos de funcionamiento.

Para el nivel lgico alto, la salida vara, general-mente, entre casi 5,00 V y 4,95 V, como mnimo.

Para el nivel lgico bajo, suele encontrarse com-prendida entre 0 V y 0,05 V, como mximo.

3344

Se trata de un anlisisdonde se requiereemplear una tec-nologa que sea capazde poder transmitirseales lgicas (bina-rias) de un equipo aotro, con cables de pormedio en los que esposible que se induz-can seales espurias aconsecuencia delruido elctrico prove-niente, por ejemplo, deun motor de corrientecontinua cercano adichos circuitos.

10Para poder ejemplificar este anlisis, consideramos quelas compuertas en estudio estn alimentadas con unatensin VDD de 5 V.

Esquemtico mostrando una conexinentre compuertas CMOS

Representacin grfica de valores de tensinadmisibles y prohibidos en lgica CMOS

En el diagrama de tensiones de la derecha serepresentan los distintos niveles de tensinque la entrada de la otra compuerta conside-ra como vlidos para interpretar un nivel altoo bajo.

La zona superior, indicada como Zona deinterpretacin segura de nivel lgico 1,delimita el rango de niveles de tensin en elque la entrada puede interpretar correcta-mente un 1 lgico. Esta zona abarca desdelos 3,50 V hasta los 5,00 V.

La zona inferior, indicada como Zona deinterpretacin segura de nivel lgico 0, deigual manera, define el rango de niveles detensin en el que la entrada puede interpre-tar correctamente un 0 lgico. Esta zonaest comprendida entre los valores de 0 Vhasta los 1,50 V.

Todo nivel de ten-sin comprendidoen la banda de 1,5 Va los 3,5 V, se con-sidera un valor noaceptado por laentrada; es decir, laentrada no puede decidir correctamente si elnivel lgico debe ser interpretado como un 1o un 0.

Los mrgenes de ruido que se definen paracada uno de los niveles lgicos son: mar-

gen de ruido en alto y margen de ruido enbajo.

MMaarrggeenn ddee rruuiiddoo eenn aallttoo.. Es el valor entensin de ruido que podra sumarse ala seal que entra a la compuerta enestudio, sin que sta deje de interpretardicho nivel total como un 1 lgico.Para este ejemplo, la salida como peorcaso podra presentar un valor de ten-sin de 4,95 V, mientras que la entradainterpreta como correcto un 1 lgicohasta un valor de tensin de 3,50 V. Elmargen de ruido, en este caso, es de4,95 V 3,5 V = 1,45 V.

MMaarrggeenn ddee rruuiiddoo eenn bbaajjoo.. Es el valor entensin de ruido que podra sumarse ala seal que entra a la compuerta enestudio, sin que sta deje de interpretareste nivel total como un 0 lgico. Paraeste ejemplo, la salida como peorcaso podra presentar un valor de ten-sin de 0,05 V, mientras que la entradainterpreta como correcto un 0 lgicohasta un valor de tensin de 1,50 V. Elmargen de ruido, en este caso, es de1,55 V 0,05 V = 1,45 V.

Cada uno de ellos define, por lo tanto, elrango de tensiones que una entrada puedetolerar an para que se llegue al lmite, encuanto a la interpretacin de lo que es un 1o un 0 lgico.

3355

Nunca se debenaplicar valores de ten-sin que estncomprendidos entreestos valores.

En una placa de pruebas tipoExperimentor o Protoboard, sus alum-nos pueden armar los circuitos de estos

integrados, a fin de medir la funcin detransferencia de dos dispositivos diferen-tes como el CD4049UBC y el CD4050BC

AAccttiivviiddaaddeess ppaarraa eell aauullaa 22..22

para tres valores diferentes: 5, 10 y 15 V, ycomparar los resultados con los de lashojas de datos.

Para esto, deben dibujar una tabla en laque anoten cada valor de tensin de sali-da y su correspondiente valor de latensin de entrada.

Va a resultar oportuno que usted lesrecomiende partir desde 0 V hasta VDD,realizando al menos 20 puntos demedicin. En las cercanas del valor deentrada donde se produce el cambio en la

tensin de salida, pueden reducir eltamao del paso para poder medir conmayor precisin ese valor.

En ambas figuras, en lnea de puntos semuestran las diferentes conexiones arealizar para medir tanto la tensin deentrada como la de salida, las que debenhacerse en forma secuencial (una y,luego, la otra), salvo que, en su clase, losestudiantes dispongan de dos multmetroso que sus alumnos empleen un oscilosco-pio de dos canales para medir,simultneamente, ambas tensiones.

Circuito sugerido para obtener la funcinde transferencia del inversor CD4049UBC

Circuito sugerido para obtener la funcinde transferencia del0 inversor CD4050BC

3366

Dada la hoja de datos del buffer inversorCD4049UBC y del buffer no-inversorCD4050BC, proponga a sus alumnos:

a.Analizar las caractersticas decontinua, obteniendo:

AAccttiivviiddaaddeess ppaarraa eell aauullaa 22..33

Para evidenciar el muy bajo consumode las entradas de los dispositivosCMOS, an a niveles de tensin de ali-mentacin elevados, proponga a susalumnos armar los circuitos de estos

integrados, a fin de medir las corrientesde entrada para tres diferentes val-ores: 5, 10 y 15 V, y comparar losresultados con los dados en las hojasde datos.

AAccttiivviiddaaddeess ppaarraa eell aauullaa 22..44

Circuito sugerido para realizar la medicinde corriente de entrada en nivel alto

Circuito sugerido para realizar la medicinde corriente de entrada en nivel bajo

Valores mximos y mnimos de tra-bajo de tensin de alimentacin.

Rango de temperatura de trabajo.Mxima corriente de entrada, en

nivel alto y bajo.Mxima corriente de salida, en nivel

alto y bajo.Niveles de tensin admisibles de

entrada, para nivel alto y bajo.Niveles admisibles de tensin de

salida, para ambos niveles lgicos.

b.Repetir el procedimiento para otrosdispositivos, tales como compuertasnand, nor, flip-flops, etc., a fin de:

Detectar qu dispositivos tienen mscapacidad de corriente de salida.

Comprobar que tanto las caractersti-cas de entrada en tensin y corrientecomo la de salida en tensin son sim-ilares en todos los dispositivos CMOSde esta serie.

3377

6. VELOCIDAD DE RESPUESTA EN DISPOSI-TIVOS CMOS

La desventaja ms grande que tienen losdispositivos CMOS de la serie CD4000 essu velocidad de respuesta. Esto impide laconstruccin de circuitos tales comomicroprocesadores que necesiten trabajara frecuencias de operacin elevadas(mayores a los 10 MHz) a fin de realizaroperaciones matemticas y lgicas a altavelocidad, con una reduccin sustancialen el tiempo de procesamiento.

Generalmente, los mecanismos que degradanla velocidad de respuesta en dispositivosdigitales pueden ser divididos en dos partes:

los debidos a limitaciones internas y los que dependen de factores externos.

Para el caso de las tecnologas que empleantransistores bipolares como la TTL (lgica tran-sistor-transistor) y la ECL (lgica acoplada poremisor), el factor limitante es el interno.

En TTL, por ejemplo, los transistores sellevan al corte y saturacin, y esto implica

que se deben sacar e inyectar cargas a susbases. Esto requiere un cierto tiempo que,generalmente, es mayor comparndolocon el que se debe insumir en manejar lascargas externas.

En los dispositivos basados en transistoresMOS, a diferencia de los bipolares, tene-mos los dos mecanismos; por esto, lavelocidad de operacin est determinada,fundamentalmente, por la velocidad conque se puede cargar y descargar la capaci-dad de carga, an cuando tambin influyeel tiempo interno de las compuertas.

Por lo tanto, la velocidad de respuesta enCMOS tiene dos componentes:

Tiempos de subida y bajada. Respondenal tiempo de carga y descarga de lacapacidad de carga conectada a la salidade un dispositivo.

Tiempo de retardo de propagacin.Est relacionado con el tiempo quetardan los transistores de salida enpasar del corte a conduccin yviceversa.

3388

Dado el circuito integrado CD4049UBC,sugiera a los estudiantes conectar auno de los inversores los otros cincoque se encuentran en el mismo chip ycomprobar si sus caractersticas elc-tricas se degradan:

Para esto, indqueles realizar las compro-baciones en el inversor que se va acargar, midiendo:

Tensin de salida en nivel alto y bajo. Corriente de salida en nivel alto y bajo. Corriente de alimentacin.

AAccttiivviiddaaddeess ppaarraa eell aauullaa 22..55

aa.. TTiieemmppooss ddee ssuubbiiddaa yy bbaajjaaddaa.. Analicemos elprimer caso, considerando un inversorCMOS para el anlisis de velocidad.

En la siguiente figura tenemos un inversor queest excitado por un generador de pulsos.Tiene conectada a su salida una capacidad CLque representa la propia del inversor ms lasexternas como, por ejemplo, la del circuitoimpreso y las que provienen de las entradas deotras compuertas.

Cuando analizamos la evolucin de lapotencia disipada en un dispositivoCMOS, consideramos que, generalmente,ambos transistores no conducen en simul-tneo: El transistor NMOS trabaja cuandola salida est en un nivel bajo de tensinmientras que el transistor PMOS lo haceen el nivel opuesto.

Al excitar con una seal que est peridica-mente modificando los niveles de tensin enla entrada, har lo mismo a la salida.

La figura siguiente muestra el caso en que laentrada cambia de nivel bajo a alto. Antes dedicha transicin, la salida estaba en nivelalto, con el transistor PMOS conduciendo y

la capacidad de carga con una tensin prxi-ma a VDD.

Al recibir las compuertas una transicin debajo a alto, el transistor PMOS comienza acortarse y el NMOS comienza a conducir.Esto implica que el NMOS presenta unaresistencia de valor muy alto a muy bajo, conlo cual la capacidad ahora comienza a des-cargarse por dicho transistor hacia elterminal de tierra VSS.

La velocidad con que se descarga esta capaci-dad depende de la tensin de alimentacinVDD, del valor de CL y de los parmetros deltransistor NMOS.

La siguiente expresin vincula todo esto enforma aproximada:

Este tiempo, denominado tF, es el tiempo debajada fall time y representa el tiempo enque la tensin de salida tarda en bajar desdeVDD hasta el 10 % de VDD (o, lo que es lomismo, un 90 % de variacin).

3399

Excitacin dinmica una compuerta CMOScargada con una capacidad de carga

Respuesta del inversor ante un cambio en laentrada de nivel 0 a 1.

Vemos que es directamente proporcional aCL, lo que nos dice que: Cuanto ms car-guemos a un dispositivo CMOS, mayorser ese tiempo.

Con respecto a la tensin de alimentacinVDD, este tiempo es inversamente propor-cional; por tanto, conviene aumentar latensin, a fin de que la respuesta delinversor sea ms rpida.

De la misma manera, si la entrada pasadel estado alto al bajo, la salida har loopuesto.

Con la capacidad de carga en casi 0 V, al reci-bir la orden de activarse el PMOS y el NMOSde cortarse, CL comienza a cargarse a travsdel PMOS hasta VDD.

El tiempo que tarda realizarlo, puedeexpresarse, aproximadamente, por lasiguiente ecuacin:

Aqu, tR es el tiempo de subida rise timey representa el tiempo en que la tensin de

salida tarda en subir desde VSS hasta el 90 %de VDD.

Tambin depende, linealmente, de la capacidadde carga CL y es inversamente proporcional conla tensin de alimentacin VDD.

Los coeficientes KN y KP que figuran en ambasexpresiones corresponden a parmetros inter-nos de los transistores NMOS y PMOS,respectivamente. Para el transistor NMOS, KNvale 40 A/V2; para el transistor PMOS, KP esigual a 15 A/V2.

La siguiente representacin de tiempos de ten-sin de salida y tensin de entrada (diagrama detiempo) muestra cmo suelen especificarse lostiempos de subida y bajada -en trminos por-centuales- de la tensin de alimentacin.

Se puede observar que los tiempos, aqu, setoman entre el 10 % y el 90 % de VDD.

Es decir que, tanto tR como tF, se miden entredichos valores de tensin.

Como dato, en el inversor CD4049UBCdichos tiempos son a 25 C de temperatu-

4400

Respuesta del inversor ante un cambio enla entrada de nivel 1 a 0

Diagramas temporales de entrada y salida de uninversor, mostrando los tiempos de subida y bajada

ra, 5 V de tensin de alimentacin y conuna carga a la salida de 50 pF: tR = 60 ns ytF = 30 ns

bb.. TTiieemmppoo ddee rreettaarrddoo ddee pprrooppaaggaacciinn.. Estetiempo de retardo se debe al tiempo en quetarda el circuito interno en responder a loscambios de la o de las entradas, y depende dela cantidad de niveles que existan.

Por ejemplo, en un inversor este tiempo espequeo, ya que slo hay un nivel de com-puertas (dos transistores: NMOS y PMOS).En cambio, en una or tenemos dos niveles: lanor y, luego, el inversor. Este tiempo, gene-ralmente, se especifica tanto para latransicin de la salida de alto a bajo, como debajo a alto.

ttppHHLL:: Es el tiempo en que tarda en responderuna salida cuando sta va a cambiar denivel alto (H) a bajo (L).

ttppLLHH:: Es el tiempo en que tarda en responderuna salida cuando sta va a cambiar denivel bajo (L) a alto (H).

Generalmente, estos valores son algo diferentesentre s y, a su vez, un poco mayores que lostiempos de subida (tR)y de bajada (tF).

En esta figura se muestra cmo se toman losvalores de tensin para poder medir los tiem-pos de retardo de propagacin.

En este caso, la tensin de referencia es el 50 %de VDD.

Para el caso del inversor CD4049UBC, tene-mos que estos tiempos son a 25 C detemperatura, 5 V de tensin de alimentaciny con una carga a la salida de 50 pF: tpLH ==60 ns y tpHL= 60 ns

A continuacin, mostramos los diagramas detiempo obtenidos de las hojas de datos delinversor CD4049UBC de la empresa Fairchild;en ellos11 se presentan todos los tiempos deretardo (propagacin, subida y bajada).

4411

Diagramas temporales de entrada y de salida de un inversor, mostrando los tiempos

de retardo de propagacin

11Esta grfica resulta til para observar que diferentes fabri-cantes de circuitos integrados (Fairchild, Motorola, Philips,Texas Instruments, etc.) pueden especificar en forma distin-ta los parmetros tanto estticos como dinmicos.

VIN es la tensin de entrada, VOUT es la tensinde salida. Fairchild nombra diferente a los tiem-pos de subida y de bajada: tr y tf son los tiemposde subida y bajada pero de la seal de entrada,mientras que al tiempo de subida de la salida tRlo designa como tTLH y al tF de salida como tTHL.

4422

Tabla original de la hoja de datos mostrando las caractersticas en alterna de un inversor comercial; ustedpuede apreciar que el fabricante da valores de tpHL, tpLH, tF (tTHL) y tR (tTLH) para tres diferentes tensionesde alimentacin (5 V, 10 V y 15 V). Como se esperaba, a mayor tensin VDD menores son estos tiempos.

Dada las hojas de datos del buffer inver-sor CD4049UBC y del buffer no-inversorCD4050BC, puede resultar importante queusted sugiera a su grupo de alumnos:

a.Analizar las caractersticas de alternay explicar por qu el primero tienetiempos de retardo de propagacinmenores (casi la mitad), y tiempos desubida y bajada comparables.

b.Segn los datos que se brindan contres diferentes tensiones de ali-mentacin, realizar una curva detiempos de retardo versus tensinVDD y extrapolar los datos, a fin deconocer cunto valen dichos tiem-pos para el caso de querer usarestos dispositivos con bateras de 9V y 12 V de corriente continua.

AAccttiivviiddaaddeess ppaarraa eell aauullaa 22..66

Para que observen cmo influye el incre-mento de la carga en la velocidad derespuesta, proponga a sus alumnos que,en una placa de pruebas, armen los cir-cuitos de estos integrados y, con unosciloscopio de 2 canales, analicen la

evolucin temporal de las seales de entra-da y salida para los chips CD4049UBC yCD4050BC, en las siguientes condiciones:

a.Para VDD = 5 V sin carga (en vaco), conCL = 47 pF y 150 pF (valores comerciales).

AAccttiivviiddaaddeess ppaarraa eell aauullaa 22..77

Deseamos acercarle algunas rreeccoommeennddaacciioo--nneess para la realizacin de estas tareas:

En caso de que en su aula no disponga deun osciloscopio de adecuado ancho debanda, un truco que se puede realizar esconectar entre s inversores (en el caso delCD4049UBC) o no-inversores en cascada(en el caso del CD4050BC) para incre-mentar los tiempos de retardo. En el casoextremo cada chip dispone de 6 disposi-tivos, este truco va a permitirlesextuplicar estos tiempos; luego, porsupuesto, es necesario dividir los valoresadquiridos por dicho nmero. Si bien estaestrategia es aproximada, brinda unaforma sencilla de medicin.

Recuerde a sus alumnos que las entradasde los dispositivos que se utilicen debenconectarse a algn nivel lgico determina-do (a VDD o a VSS). Esto es para evitar que

generen ruido elctrico en aquellos dispo-sitivos que estn utilizando.

Tambin, prevngalos respecto de lanecesidad de conectar un capacitorcermico de 100 nF entre los terminalesde VDD y VSS de cada chip. La razn esque, cuando se inyectan seales varia-bles en el tiempo en un chip, en lastransiciones de nivel lgico, los picos decorriente de consumo pueden hacercaer la tensin de alimentacin VDD ogenerar transitorios que afecten elcorrecto funcionamiento del integrado.El capacitor acta como acumulador decarga y, durante esos transitorios, laentrega funciona como un filtro pasa-bajos, disminuyendo los transitorios detensin en la alimentacin.

Los estudiantes deben seleccionar ade-cuadamente la frecuencia de trabajo

b.Para CL = 47 pF y con tensiones VDD = 5 V, 10 y 15 V.

Circuito sugerido para las mediciones detiempos de retardo en el CD4049UBC

Circuito sugerido para las medicionesde tiempos de retardo en el CD4050BC

4433

para cada condicin de capacidad ytensin de alimentacin, a fin de quelos tiempos de duracin en alto y bajode la seal de entrada a los dispositivossean un poco mayores a los retardosesperados; esto permite poder medircon cierta precisin en el osciloscopio.Por ejemplo, para 5 V y 47 pF, la seala emplear podra ser una onda cuadra-da de 50 % de ciclo de trabajo (elmismo tiempo en estado alto que enbajo) de 1 s de perodo para el casodel CD4049UBC y de 2 s para elCD4050BC.

7. DISIPACIN DE POTENCIA EN DISPOSITI-VOS CMOS

Una de las carac-tersticas sobre-salientes de losd i s p o s i t i v o sCMOS de la serieCD4000 es sumuy bajo consu-mo de potencia.

Podemos, enton-ces, hacer unaclasificacin delconsumo de energa segn la actividad del dis-positivo:

Potencia disipada en reposo o en rgi-men esttico (PDE).

Potencia disipada en rgimen dinmico(PDD).

aa.. PPootteenncciiaa ddiissiippaaddaa eenn rreeppoossoo.. Vamos a ana-lizar el caso de un inversor que puedehacerse extensivo a cualquier otro tipo decompuerta y, especficamente, de un inver-sor CMOS, cuyo planteo es ms simple.

Cuando la entrada del inversor est en alto,la salida est en bajo. En estas