1

9.13.3 Integrirane strukture; CMOS i SOS MOS

Integrirana struktura predstavlja cijelu elektroničku strukturu, formiranu na jednoj

pločici silicijuma. Ovo podrazumijeva izradu više tranzistora, dioda, otpornika i

kondenzatora povezanih međusobno u željeno električno kolo na istom komadu

poluvodiča (podloga). U cilju smanjenja troškova proizvodnje, nastoji se da se na

istom komadu podloge istovremeno izrađuje više identičnih krugova. Zato postupci u

opisanoj tehnologiji moraju biti planarni, u smislu da je podloga pri obradi dostupna

samo s jedne strane. Iz ekonomskih razloga (a nekada i tehnoloških), ova struktura ne

smije da sadrži induktivitete i kapacitete većih vijednosti.

Osnovni procesi u integriranoj tehnologiji su:

1. rast kristala;

2. oksidacija;

2. difuzija;

4. implantacija jona;

5. depozicija materijala iz gasovitog stanja u podlogu,

6. metalizacija;

7. fotolitografija;

8. pakovanje.

1. Rast kristala se obavlja na komadiću čistog silicijuma (klica), na koju se

nadovezuju atomi iz rastopljenog silicijuma u vidu monokristala. On se formira u

obliku cilindra prečnika oko 10 cm i dužine oko 1 m, pri izvlačenju klice iz

rastopljenog silicijuma. Rezanjem ovog cilindričnog štapa dobiju se diskovi (wafer)

debljine 0,2 mm, koji se potom poliraju radi uklanjanja površinskih efekata. Ovaj disk

sada predstavlja podlogu na kojoj se prave integrirana kola.

2. Oksidacija se obavlja zagrijavanjem podloge do temperature oko 1000

oC u

prisustvu kiseonika. Tako se dobije površinski sloj silicijum dioksida (SiO2), koji se

koristi za izolaciju pojedinih dijelova integriranog kola, ili kao dielektrikum u

kondenzatoru. Takođe, njegova značajna uloga je u zaštiti podloge od nečistoća,

prljanja i neželjenog ulaska donorski i akceptorskih primjesa kod dopiranja.

3. Difuzija je proces ulaska atoma primjese iz gasovitog stanja u kristalnu rešetku

podloge, kako bi se od podloge napravio poluvodič željenog tipa. Postupak se

obavlja na visokim temperaturama, a dubina difuzije u podlogu i količina dopiranih

primjesa, izrazito zavise od temperature i vremena trajanja procesa.

4. Jonska implantacija je proces ubacivanja jona primjese u podlogu sa ciljem da se

formira željeni tip poluvodiča i željene koncentracije primjesa, a koji su ubrzani

putem električnog polja. Količina implantiranih jona je proporcionalna jonskoj struji i

zavisi od jačine zagrijavanja medijuma koji vrši emisiju jona. Dubina prodiranja u

podlogu je proporcionalna jačini električnog polja, koje vrši ubrzavanje jona. Kako su

struja i napon veličine koje se lako mjere, to je jonska implantacija vrlo precizan

postupak. Takođe, za razliku od difuzije, kod jonske implantacije je prodiranje

primjesa vertikalno, a cijeli proces se obavlja na sobnim temperaturama.

2

5. Depozicija je tehnološki postupak u kome se pomoću hemijske reakcije materijala

u gasovitom stanju, dobijaju čvrsti materijali nataloženi na podlozi. Tako se od

gasovitog silicijuma (SiH4) i kiseonika, taloži SiO2. Ovaj proces je brži i odvija se

na nižoj temperaturi od procesa oksidacije, ali su izolaciona svojstva ovakvog

oksida lošija u odnosu na oksid dobijen procesom oksidacije.

6. Metalizacija se ostvaruje depozicijom aluminijuma iz gasovitog stanja na površinu

podloge. Ovim postupkom se formiraju potrebne kratke veze između tačaka

integriranog kola.

7. Fotolitografija se postupak selektivnog uklanjanja sloja silicijum dioksida sa

podloge, tako da ista postane dostupna za dalju obradu (postupke difuzije, jonske

implantacije, depozicije i sl.). Postupak se obično obavlja tako što se preko površine

oksida nanosi fotoosjetljiva emulzija (fotorezist). Preko ovog sloja se stavlja maska

(patern), a potom se vrši osvjetljavanje. Osvjetljeni dijelovi fotorezista se

polimeriziraju, a neosvjetljeni se uklanjaju pomoću razvijača, kao u fotografskom

postupku, nakon što je maska uklonjena. Potom se vrši fiksiranje polimeriziranog

fotorezista, da bi isti bio otporan na kiselinu, kojim se u sljedećem koraku uklanja sloj

silicijumskog oksida, tamo gdje nema fotorezista.

8. Pakovanje. U planarnoj integriranoj tehnologiji, na jednom disku se istovremeno

izrađuje više integriranih krugova (ponekad i do1000). Po završenoj izradi i testiranju,

disk se siječe u komadiće radi odvajanja urađenih elektroničkih krugova. Za

povezivanje kontakata na integriranom krugu sa spoljnim izvodima na kućištu

(pinovi), koristi se zlatna žica. Samo kućište, pored pinova, sadrži nosač podloge i

poklopac za hermetičko zatvaranje podloge (obično u vakumu).

Zavisno od vrste realiziranog eloktroničkog kruga, postoje različiti tipovi kućišta.

Najčešće je u upotebi DIP tip kućišta (dual-in-line package), koji imaju od 6 do

preko četrdeset pinova. Kola sa manjim brojem izvoda se pakuju u okrugla kućišta

(tz. TO tip).

Integrirana tehnologija se može razdvojiti na dvije oblasti:

A) integrirana bipolarna tehnologija i

B) MOS tehnologija

koje su vezane za specifičnosti izrade bipolarnog tranzistora i MOSFET-a, kao

najsloženijih komponenti. U ovim tehnologijama se izrađuju i ostali elektronički

elementi (diode, otpornici, kondenzatori).

A) Standardni proces izrade bipolarnog tranzistora u bipolarnoj tehnologiji

uključuje šest fotolitografija, pet oksidacija, četiri difuzije, jedan postupak

metalizacije aluminijuma za provodne veze i jedan postupak epitaksijalnog rasta

kristala. Postupak izrade npn tranzistora je lakši a isti ima veću brzinu rada i veće

strujno pojačanje u odnosu na pnp tranzistore, i stoga se oni mnogo više koriste u

integriranim krugovima. Danas se bipolarni tranzistori proizvode kao vertikalne

strukture, slično kao što je to pokazano kod tranzistora snage. Ovim tehnološkim

postupkom se dobijaju tranzistori čije je strujno pojačanje od 100 do 500, probojni

napon kolektorskog spoja obično 40 V a opseg kolektorskih struja je od nekoliko

mikroampera do nekoliko desetina miliampera. Međutim, radi izolacije bipolarne

komponente od ostatka integriranog kruga, još je potrebno u podlogu, sa obje strane

3

bipolarnog tranzistora, ubaciti izolacione „džepove“(„prstenove“) od jako dopiranog

poluvodiča p tipa (p+).

Bipolarnom tehnologijom se takođe mogu izraditi n kanalni i p kanalni MOSFET-

ovi, a takođe i kristalna dioda. Ova potonja se u integriranoj tehnologiji realizira od

bipolarnog tranzistora, da bi se izbjeglo uvođenje dodatnih operacija. Za realizaciju

kristalne diode se mogu koristiti bilo emiterski, bilo kolektorski spoj tranzistora. U

prvom slučaju se dobijaju manji probojni naponi i manja dinamička otpornost diode,

zboj jako dopiranog emitera. Treća elektroda tranzistora može ostati nepriključena ili

kratko spojena za bazu. Posljednje rješenje daje kraće vrijeme isključenja diode, jer se

kapacitivnost spoja premošćuje kratkospojnikom.

Otpornik se u bipolarnoj tehnologiji može napraviti od emiterskog, kolektorskog ili

baznog područja. Kada se koristi emitersko područje, dobijaju se male vrijednosti

otpora (od 5 Ω do 10 Ω), zbog velike dopiranosti emitera. Kolektorski otpornik ima

vrijednost otpora od 1 KΩ do 10 KΩ, dok se korištenjem baznog područja, kao

najmanje dopiranog, dobiju otpornici većeg iznosa (od 50 Ω do 50 KΩ). Veće

otpornosti baznog otpornika se postižu postupkom dodatne difuzije, kada se ovaj

otpornik zove „zgnječeni“ ili „uštinuti“ bazni otpornik i njegove vrijednosti otpora su

u granicama od 10 KΩ do 500 KΩ.

Generalno, vrijednost otpora integriranog otpornika zavisi od veličine upotrebljene

silicijumske pločice i od jačine dopiranja poluvodiča. Stoga se velike otpornosti

teško postižu. Tačnost ovih otpornika je mala (tolerancija im je od 20% do 50% ), jer

se njihove dimenzije teško kontroliraju. Oni imaju takođe veliki temperaturni

koeficijent otpora, zbog izrazite temperaturne zavisnost provodnost poluvodiča.

Kondenzator se u ovoj tehnologiji pravi tako što se koristi kapacitivnost prostornog

naboja inverzno polariziranog kolektorskog spoja. Korištenjem emiterskog spoja npn

tranzistora, dobijaju se veći iznosi kapaciteta i manji probojni naponi u odnosu na

kolektorsku realizaciju. Drugi način realizacije kondenzatora je upotreba SiO2, kao

dielektrikuma. U tom slučaju, jako dopirani emiterski sloj i pločasta metalna elektroda

čine obloge kondenzatora, dok je između sloj SiO2 (koji je nanesen procesom

oksidacije na podlogu). Maksimalni kapacitet je u tom slučaju određen

minimalnom dozvoljenom debljinom dielektrikuma i dozvoljenim zauzećem čipa

i iznosi nekoliko desetina pikofarada.

B) Standardni postupak izrade tranzistora u MOS integriranoj tehnologiji obuhvata

četiri fotolitografije, četiri oksidacije, dvije jonske implantacije, po jednu depoziciju

polikristalnog silicijuma i aluminijuma, što je manji broj operacija u odnosu na

standardnu bipolarnu tehnologiju. MOS tehnologija se uglavnom koristi za izradu

digitalnih kola u kojima se upotrebljavaju uglavnom NMOSFET-ovi sa

induciranim kanalom, jer se takav tranzistor uključuje i isključuje naponom istog

polariteta. Takođe, zbog veće pokretljivosti elektrona u odnosu na šupljine, za iste

ostale performanse, n kanalni MOSFET ima manje dimenzije od p kanalnog. U

posljednje vrijeme MOSFET-ovi se, umjesto sa metalnim vratima, prave sa vratima

od jako dopiranog polikristala. Ovakvi MOSFET-ovi imaju manji napon gnječenja

od onih sa aluminijumskom elektrodom. Takođe, oni imaju i manje međuelektrodne

kapacitete, u odnosu na metalna vrata, kod kojih dolazi do djelomičnog preklapanja

elektrode vrata sa oblastima izvora i odvoda. Iz tih razloga MOSFET-ovi sa

polikristalnim vratima imaju veću brzinu rada. Takođe, kod integriranih

MOSFET-ova nije potrebna izolacija između tranzistora u integriranoj strukturi,

ako je podloga inverzno polarizirana u odnosu na izvor i odvod. Ovim se dobija

4

manje zauzeće površine podloge i veća gustina pakovanja u MOS tehnologiji, u

odnosu na bipolarnu.

Otpornik se u MOS tehnologiji realizira na sličan način kao i u bipolarnoj

tehnologiji.

Izradu otpornika u integriranoj MOS tehnologiji je moguće učiniti na više načina,

na pr.: difundirani, polisilicijumski, implantirani i p-izvorni otpornik. Ovo je

prikazano na slici 9.21.

Slika 9.21 Otpornik u CMOS integriranom kolu sa p-izvorom; a) difuzija izvora ili

odvoda b) polisilicijumski otpornik; c) p-izvor kao otpornik

Difundirani otpornik nastaje procesom difuzije izvora, odnosno odvoda. Slojna

otpornost ovakvog otpornika obično je reda (10-100) Ω/cm2. Ovim postupkom mogu

da se dobiju mali otpornici sa relativno velikim naponskim i temperaturnim

koeficijentom (zbog zavisnosti pokretljivosti nosilaca od polja i od temperature) i sa

izraženim parazitnim kapacitetima prema podlozi (slika 9.21 a)).

Sem toga, u ovoj tehnologiji se može napraviti otpornik od polikristalnog silicijuma,

istovremeno sa izradom vrata. Polisilicijumski otpornik je okružen debelim slojem

5

oksida i ima slojnu otpornost (30-200) Ω/cm2. Karakteristično je da ima veoma mali

koeficijent ovisnosti o naponu i malo izražene parazitne kapacitete (slika 9.21 b))..

P- izvorni otpornik se sastoji od trake (difuzije) p-izvora , koja je završena dodatnim

p+ difuzijama izvora i odvoda na mjestima kontakta. Ovim postupkom mogu da se

dobiju otpornosti od (1 do 10)KΩ/cm2. Njihove osobine u pogledu tačnosti i

stabilnosti na električno polje su loše, pa se mogu koristiti kao zaštitni otpornici.

Prethodno navodi na zaključak, da čak i kad otpornik ima tačne vrijednosti i

stabilne osobine (što je teško postići), on će imati malu slojnu otpornost (otpor/jedinici površine).

Takođe, i sam MOSFET može poslužiti kao otpornik, ako se polarizira tako da

radi u omskoj oblasti.

Kondenzator se u MOS tehnologiji pravi uglavnom korištenjem silicijum dioksida

kao dielektrikuma, slično kao u bipolarnoj tehnologiji.

MOS struktura može biti upotrebljena za izradu integriranog kondenzatora

efikasnije nego pn spoj. Osnovna prednost MOS kapaciteta je drukčija priroda

zavisnosti kapaciteta od napona na njoj. MOS kapacitivnost mijenja svoju

vrijednost samo pri promjeni stanja površine kada prelazi iz stanja akumulacije

u stanje inverzije i obrnuto. Sve dok je površina u jednom od ovih stanja

kapacitivnost je konstantna. Jednu elektrodu ovog kondenzatora čini metalna

elektroda, a drugu poluvodič sa velikom koncentracijom primjesa, tako da se može

smatrati da površina ne mijenja stanje. Za postizanje ovih uvjeta je potrebna dodatna

implantacija namjenjena samo izradi kondenzatora. Veličina kapacitivnost zavisi od

debljine oksida (SiO2) i od njegove površine. Kapacitet takvog kondenzatora je reda

pikofarada a pri tome je napon proboja 30V. Ako se traži kondenzator sa većim

naponom proboja, treba upotrijebiti deblji sloj oksida, jer će se tako smanjiti

kapacitivnost po jedinici površine.

Poredeći bipolarnu i MOS tehnologiju, potrebno je istaći dvije osnovne prednosti

MOS tehnologije:

1. manji troškovi izrade zbog jednostavnijeg procesa;

2. veća gustina pakovanja, pošto nema potrebe za međusobnom izolacijom

tranzistora.

U cilju smanjenja zauzeća površine podloge, za polarizaciju tranzistora u

integriranim krugovima treba upotrijebiti što manji broj otpornika, čija je vrijednost

mala. I kod bipolarnih, a i kod MOSFET-ova, otpornici za polarizaciju se

zamjenjuju tranzistorima.

U integriranim MOS krugovima se kao pojačavački elementi koriste MOSFET-

ovi sa induciranim kanalom, jer se kanalom upravlja pomoću napona uGS koji je istog

polariteta kao i napon uDS, od kočenja, preko omskog režima, do zasićenja. To pruža

mogućnost jednostavnog povezivanja ulaza narednog stepena na izlaz prethodnog.

Takođe se pretežno koriste n kanalni MOSFET-ovi, jer su manjih dimenzija od p

kanalnih. Ovim se realizira MOS tehnologija koja ima najveću gustinu pakovanja

po jedinici površine podloge.

6

Kada rade kao pojačala, NMOSFET-ovi sa induciranim kanalom imaju takođe

NMOSFET sa induciranim kanalom kao opterećenje u odvodu.

Drugačije izvedbe NMOS pojačala koriste NMOS tranzistore sa ugrađenim kanalom

kao opterećenje u odvodu. U ovom drugom slučaju pojačalo ima veće naponsko

pojačanje i veći opseg promjene izlaznog napona napajanja. Stoga se, uprkos

složenijoj tehnologiji, više koriste pojačala koja kao opterećenje koriste MOSFET sa ugrađenim kanalom.

Poboljšanje performansi integriranih MOS kola, postiže se ako su pojačavački

tranzistor i opterećenje komplementarni MOSFET-ovi, jedan n kanalni a drugi p

kanalni. Tako se dobijaju CMOS kola (Complementary MOS), koja se realiziraju

složenijom tehnologijom u odnosu na NMOS tehnologiju, ali imaju veće pojačanje i

manje izražene parazitne efekte u odnosu na podlogu.

Kada CMOS kola rade kao pojačala, onda se NMOS sa induciranim kanalom koristi

kao pojačavački tranzistor a PMOS, takođe sa induciranim kanalom, kao opterećenje

u odvodu.

Ugradnja komplementarnih MOSFET-ova u integriranu strukturu stvara određene

tehnološke probleme i ponekad je potrebno izolirati tranzistore pomoću „džepova“ ili

„prstenova“, koji su jako dopirani poluvodiči (p+ tip, kod NMOS, odnosno n+ tip

kod PMOS).

Izrada komplementarnih tranzistora (p kanalnih) u polju n kanalnih vrši se na

sljedeći način:

Osnovna poluvodička pločica je n-tipa i u njoj se normalno realizuju p kanalni

tranzistori. Za izradu n kanalnog tranzistora, u takvoj podlozi (n tipa) se prvo formira

jedna duboka difuzija (p-well) ili korito za formiranje p podloge potrebne za izradu n

kanalnog MOSFET-a. Kada se par sastavljen od p-kanalnog i n-kanalnog MOSFET-a

poveže prema slici 9.22 a) i b) vezom vrata u obliku slova U, nastaje par

komplementarnih MOS tranzistora poznat kao CMOS.

Ova konfiguracija ima masovnu upotrebu, naročito u digitalnim elektronskim

krugovima ( invertori), zbog male disipacije.

7

Slika 9.22 CMOS par a) električna šema i b) pojednostavljeni poprečni presjek sa

zaštitnim prstenovima i izvedba

Na slici 9.22 b) se uočava da je p-kanalni tranzistor dvostruko veće dubine nego n-

kanalni. Ovo se čini tamo gdje je značajno da p-kanalni tranzistor ima osobine što

bliže je n-kanalnom tranzistoru. Povećanjem dubine kanala kompenzira se manja

pokretljivost šupljina u je p-kanalnom tranzistoru. U uobičajenim realizacijama

digitalnih integriranih krugova, dimenzije tranzistora su jednake.

Kod CMOS-a su uočljive dvije značajne parazitne strukture. Ako se promatra n-

kanalni tranzistor, uočavaju se dvije vertikalne parazitne npn strukture, koje čine

izvor-(p-izvor)-podloga i odvod-(p-izvor)-podloga.

Kako je izvor obično kratko spojen za podlogu (slika 9.22a)), od značaja je vertikalni

npn tranzistor na odvodu. Bazu ovog tranzistora čini p-izvor i ukoliko se napravi

poseban priključak za njega, nastaje BJT u MOS kolu koji može da bude

8

upotrijebljen kao pojačivač sa zajedničkim kolektorom, pošto mu je kolektor (n-

podloga) vezan za fiksni potencijal. Ulazni priključak ovog pojačala bila bi baza (p-

izvor) a izlazni emiter-N+-odvod.

Konačno, potrebno je naglasiti da najveću kapacitivnost u integriranoj MOS

strukturi ima spoj sa podlogom. Ovaj inverzno polarizirani spoj ima veliki površinu,

tako da je od odlučujućeg uticaja na brzinu rada integriranih struktura sa MOS

tranzistorima.

U novije vrijeme se pojavljuju tehnike koje izbacuju Si kao podlogu, umjesto koje

koriste izolator. Osnova ovih tehnika je da na izolirajućoj podlozi epitaksijalno raste

silicijum, koji se kasnije nagrizanjem svodi na usamljeno ostrvo (Silicon On

Insulator-SIO). Sada se na tom komadiću (ostrvo Si) difuzijom formiraju područja

izvora i odvoda).

Jedan primjer ovakve tehnike je SOS MOS. Ovdje je izolirajuća podloga monokristal

aluminijum oksida - safir, pa otuda i ime (SOS-Silicon On Safir). Pošto je safir

izuzetno dobar izolator, parazitne kapacitivnosti prema podlozi i između komponenti

su praktično potpuno eliminirane. Presjek ovakve strukture je prikazan na slici 9.23.

Slika 9.23. SOS CMOS par

9

9.14. Upotreba tranzistora sa efektom polja : Jednostepeno pojačalo sa

zajedničkim izvorom

Ovdje će se razmotriti rad jednostepenog pojačala sa zajedničkim izvorom : C-S

pojačalo (Common Source amplifier), koje kao pojačivačku komponentu koristi

tranzistore sa efektom polja: n kanalni MOSFET sa induciranim kanalom (VTN>0) ili

n kanalni JFET.

Jednostepeno pojačalo korektno pojačava signale male amplitude. Stoga će se prvo

predstaviti modeli FET-a za male signale, ne ulazeći u detalje.

a) Prvo će biti razmotren model MOSFET-a za male signale sa dva ulaza (ili

jednim ulazom i jednim izlazom). I ovdje se, slično kao i kod BJT-a, definiraju

sljedeći parametri modela za male signale:

Strmina (transconductance):

2

TNGS

DSm

VV

Ig

−= (9.34)

Ulazni otpor =∝πr (9.35)

Izlazni otpor : DS

DS

oI

V

r

+

= λ

1

(9.36)

Matematički je pokazano da je ulazni otpor MOS tranzistora beskonačno veliki, a

obzirom da je struja iG uvijek jednaka nuli i da je priključak vrata uvijek izoliran od

kanala slojem oksida, ovo je i tehnološki očigledno.

Načinjen je model MOSFET-a za male signale i prikazan na slici 9.24 b), čiji su

parametri definirani jednačinama (9.34), (9.35) i (9.36)

Slika 9.24 a) MOSFET predstavljen kao uređaj sa dva ulaza; b) model troodvodnog

MOSFET-a za male signale

Iz jednačina (9.34), (9.35) i (9.36) se uočava da su parametri modela za male signale

ovisni o izboru radne tačke Q. Takođe, forma jednačina za gm i r0 MOSFET-a je

preslika istih parametara kod bipolarnog tranzistora. Tako, polovina napona vrata

2

TNGS VV −zamjenjuje termički napon u izrazu za strminu, a 1/λ zamjenjuje Early-jev

10

napon u izrazu za izlazni otpor. Napon ( TNGS VV − ) je često reda volta ili nešto više,

dok je VT =0,025 V na sobnoj temperaturi.

Tako, za date radne uvjete, može se očekivati da MOSFET ima mnogo manje

vrijednosti za strminu, nego BJT, dok je vrijednost 1/λ je približna vrijednosti VA,

tako da je izlazni otpor MOSFET-a približnio isti kao kod BJT, za datu radnu tačku

(IDS; VDS) = (IC; VCE).

Stvarna ovisnost strmine od struje IDS nije eksplicitno data jednačinom (9.34), budući

da je struja IDS ovisna o naponu ( TNGS VV − ). Jednačina (9.34) se može napisati u

sljedećoj formi:

DSnmTNGSnm

DS

DSDSnDSTNGSnTNGS

DSm

IKgiliVVKg

uza

uIKuVVKVV

Ig

2)(

1

)1(2)1)((

2

=−=

⇒<<

+=+−=−

=

λ

λλ

(9.37)

Odavdje se vide dvije osnovne razlike između MOSFET-a i BJT-a : Strmina kod

MOSFET-a se povećava samo sa kvadratnim korjenom struje odvoda, dok je kod BJT-a ona direktno proporcionalna kolektorskoj struji. Nadalje, strmina

kod MOSFET-a je ovisna o geometriji tranzistora, pošto je K funkcija odnosa

širine i dužine kanala (W/L), dok je kod BJT-a ona neovisna o geometriji tranzistora.

U tabeli T 9.5 date su vrijednosti parametara modela MOSFET-a za male signale u

ovisnosti od radne tačke. U ovoj tabeli je takođe dat iznos faktora pojačanja:

µF = gm r0 (9.38)

Tabela T 9.5

b) Model JFET-a za male signale sa dva ulaza je isti kao i model MOSFET-a za

male signale (slika 9.24 b)). Izlazni otpor je isti kao kod MOSFET-a, ali je izraz za

strminu tranzistora nešto drukčiji:

11

)(22

)1(2

2

2 pGS

p

DSSDSDSS

p

DSDSDSS

pPGS

DSm VV

V

III

VuII

VVV

Ig −≈≈+=

−= λ (9.39)

U slijedećoj tabeli T 9.6 je data komparicija izraza za parametre modela za male

signale BJT-a, MOSFET-a i JFET-a.

Tabela T 9.6

Razumijevanje tabele T 9.6 je od velikog značaja za kreiranje analognih krugova.

U ovoj tabeli je takođe dat iznos faktora pojačanja kao i naponski uvjeti pod kojim

vrijedi ovaj model. Tako, od važnosti je napon baza-emiter kod BJT-a i napon vrata-

izvor kod FET-a. Iznosi amplituda ovih napona koji odgovaraju modelu za male

signale se značajno razlikuju kod ova dva uređaja.

Kod BJT-a napon ube mora biti manji od 5 mV. Ova vrijednost je zaista mala i ona ne

zavisi od radne tačke.

12

Za razliku od ovoga, kod FET-a se zahtijeva da ulazni napon modela bude

ugs≤0,2(VGS-VTN) odnosno ugs ≤ 0,2(VGS-Vp), tako da je ovisan od radne tačke i

obično je dizajniran tako da je reda volta ili nešto više.

c) Jednostepeno pojačalo sa zajedničkim izvorom realizirano upotrebom n kanalnog MOSFET-a sa induciranim kanalom.

Konstrukcija ovog pojačala je ista kao i konstrukcija jednostepenog pojačala sa

zajedničkim emiterom.

Slično kao i kod jednostepenog pojačala sa zajedničkim emiterom, ovo pojačalo se

razdvaja na istosmjerni (dc) i izmjenični (ac) krug. Ovo pojačalo i ekvivalentne ac

šeme, kao i zamjena MOSFET-a njegovim modelom za male signale, prikazani su na

slici 9.25.

Istosmjerna polarizacija tranzistora podrazumijeva upotrebu jednog izvora i četiri

otpornika, što je ranije razmotreno i radi pojednostavljenja će se smatrati da je

određena mirna radna tačka Q i da su poznate vrijednosti za IDS i VDS .

Ovdje će se detaljnije razmotriti izmjenični krug i njegova zamjena sa ekvivalentnim

Thevenin-ovim generatorom i ekvivalentnim Thevenin-ovim otprom.

Ulazni izmjenični signal je doveden na priključak vrata tranzistora, a izlazni signal se

uzima sa odvoda i oba signala imaju jednu zajedničku tačku – priključak izvora

tranzistora.

Može se primijetiti da je prikaz MOSFET-a preko modela za male signale praktično

isti kao i u slučaju BJT-a, samo je ulazni otpor zamijenjen otvorenim krugom kod

MOSFET-a.

13

Slika 9.25 a) Pojačalo sa zajedničkim izvorom uz upotrebu NMOSFET-a; b) i c)

izmjenični ekvivalentni krug za pojačalo sa slike a); d) ekvivalentni izmjenični krug

kada je MOSFET zamijenjen svojim modelom za male signale; e) konačni

ekvivalentni krug za analizu pojačala

Cilj ove analize je razviti izraze za naponsko pojačanja Av, za pojačivački krug sa

slike 9.25 a), od izvora vs do izlaza v0. Naponsko pojačanje je prvo napisano u

funkciji Theveninovog ekvivalentnog napona kao:

th

Vthv

vA

0= (9.40)

Izlazni napon se može napisati kao:

Lgsm Rvgv −=0 (9.41)

14

Kako MOSFET ima beskonačan ulazni otpor, to se Thevenin-ov napon prenosi

direktno na napon vgs:

( )gsSG

Gs

gss

SG

Gth

thgs

vRR

Rv

vvRR

Rv

vv

11

+=

⇒=+

=

=

−

(9.42)

Kombinirajući prethodne jednačine, slijedi:

SG

GLm

s

VRR

RRg

v

vA

+−== 0 (9.43)

Ako je RG>>RS, što je često slučaj, tada se puni iznos napona vs prenosi kroz vrata

do priključka odvoda MOSFET-a i jednačina (9.43) se može reducirati na sljedeći

izraz:

)( 300 RRrgRg

v

vA DmLm

s

V −=−== (9.44)

Bazirano na dikusiji koja je provedena za BJT pojačalo, prepoznaje se da izraz

( Lm Rg− ) predstavlja čisto naponsko pojačanje, kako pojačala sa zajedničkim

emiterom, tako i pojačala sa zajedničkim izvorom. U svojoj osnovnoj formi,

pojačanje pojačala sa zajedničkim izvorom je jednako proizvodu strmine tranzistora i

ekvivalentnog otpora opterećenja tranzistora. Za RG>>RS, ekvivalentna šema

pojačala sa zajedničkim izvorom se reducira na onu prikazanu na slici 9.26.

Slika 9.26 Pojednostavljeni ekvivalentni krug pojačala sa zajedničkim izvorom za

RG>>RS,

Kada se omski otpor koristi kao opterećenje u pojačalu sa zajedničkim izvorom,

njegova vrijednost je generalno mnogo manja od izlaznog otpora tranzistora. Kod

projektovanja pojačala, često je R3>>RD. Pod ovim uvjetima, ukupan otpor

opterećenja na odvodu tranzistora je približno jednak otporu RD, i jednačina (9.44) se

može reducirati na sljedeći oblik:

15

. DmLm

s

V RgRgv

vA −≈−== 0 (9.45)

Zamjenom izraza za strminu tranzistora iz jednačine (9.37), slijedi:

2

TNGS

DDSV

VV

RIA

−−≈ (9.46)

Proizvod IDSRD predstavlja pad napona na otporu odvoda. Ovaj napon se obično bira

da bude od jedne četvrtine do tri četvrtine napona napajanja VDD. Usvajajući da je :

IDSRD = VDD /2 i (VGS-VTN)=1 V jednačina (9.46) se može napisati kao:

DDTNGS

DDV V

VV

VA −≈

−−≈ (9.47)

Jednačina (9.47) predstavlja osnovu za projektovanje pojačala sa zajedničkim

izvorom i omskim opterećenjem; forma ove jednačine je slična jednačini za naponsko

pojačanje kada se razmatra projektovanje pojačala sa zajedničkim emiterom.

Amplituda pojačanja pojačala sa zajedničkim izvorom je približno jednaka iznosu napona napajanja , podijeljenog sa (VGS-VTN).

Treba primijetiti da je ova ocjena iznosa pojačanja pojačala sa MOSFET-om,

manja od one kod pojačala sa BJT-om, kada rade sa istim naponom napajanja. Jednačina (9.47) je pažljivo upoređena sa odgovarajućom jednačinom za BJT. Izuzev

pod specijalnim uvjetima, nazivnik (VGS-VTN)/2 u jednačini (9.46) za MOSFET je

mnogo veći od korespondirajućeg napona VT =0,025 mV za BJT, i naponsko

pojačanje MOSFET-a je korespondirajuće manje.