หนวยความจ า (Memory)

• ROM

• RAM

• CACHE

Processor

Cache

Main Memory

Virtual Memory

Characteristics • Location

• Capacity

• Unit of transfer

• Access method

• Performance

• Physical type

• Physical characteristics

• Organisation

Location • CPU

• Internal (main)

• External (secondary)

Capacity • Word size oThe natural unit of organization

• Number of words oor Bytes

Unit of Transfer • Internal

o Usually governed by data bus width

• External o Usually a block which is much larger than a word

• Addressable unit o Smallest location which can be uniquely addressed

• Byte (sometimes)

• Word internally

• Cluster on disks

Performance

• Access time o Time between presenting the address and

getting the valid data

• Memory Cycle time o Time may be required for the memory to

“recover” before next access

o Cycle time is access + recovery

• Transfer Rate o Rate at which data can be moved

Memory Hierarchy • Registers

o In CPU

• Internal or Main memory o May include one or more levels of cache

o “RAM”

• External memory o Backing store

Hierarchy List • Registers

• L1 Cache

• L2 Cache

• Main memory

• Disk cache

• Disk

• Optical

• Tape

ระบบคอมพวเตอรแบงได 2 ประเภท

• หนวยความจ าหลก –หนวยความจ าปฐมภม (primary memory)

•หนวยความจ าส ารอง –หนวยความจ าทตยภม (secondary memory)

พนทในการเกบขอมล แอดเดรส 4 บต ขอมล 8 บต 0000 xxxxxxxx

0001 xxxxxxxx

0010 xxxxxxxx

0011 xxxxxxxx

…… ………… …… ………..

1110 xxxxxxxx

1111 xxxxxxxx

มไดทงหมด 16 ต าแหนง

โครงสรางหนวยความจ า

• หนวยความจ ามโครงสรางไดหลายประเภท เชน –โครงสรางแบบอารเรย 8 x 8 เกบได 64 บต หรอ 8 ไบต

– โครงสรางแบบอารเรย 16 x 4 เกบขอมลได 16 ต าแหนง

– โครงสรางแบบอารเรย 16 x 1

หนวยความจ าแบบ 16k x 4 จะเกบขอมลได 16,384 เวรด แตละเวรดเกบได 4 บต

กลมสญญาณของหนวยความจ า • แอดเดรสบส (Address Bus) ม n เสน เกบขอมลได 2n ต าแหนง

• บสขอมล (Data bus) ถามความกวางมากจะรบสงขอมลไดเรว

• บสควบคม (Control bus)

หนวยความจ า

ถอดรหส แอดเดรส

Address Bus ……….

Read

Write

บสขอมล

กลมสญญาณของหนวยความจ า

ถอดรหส แอดเดรส

Address Bus

……….

Read

Write

บสขอมล

กลมสญญาณของหนวยความจ า

ถอดรหส แอดเดรส แนวแถว

Address Bus

……….

บสขอมล

ถอดรหสแอดเดรส แนวคอลมพ

Organisation in detail • A 16Mbit chip can be organised as 1M of 16

bit words

• A bit per chip system has 16 lots of 1Mbit chip

with bit 1 of each word in chip 1 and so on

• A 16Mbit chip can be organised as a 2048 x

2048 x 4bit array o Reduces number of address pins

• Multiplex row address and column address

• 11 pins to address (211=2048)

• Adding one more pin doubles range of values so x4 capacity

Typical 16 Mb DRAM (4M x 4)

Packaging

การบอกความเรวของหนวยความจ า

• เวลาการเขาถงหนวยความจ าเรยกวา Access Time จะบอกในหนวยของ Nanosecond

• DRAM มความเรว 100,80 หรอ 60 ns

• SRAM มความเรว 10,12,15 หรอ 20 ns

• ถาหาก RAM มความเรวใกลกบ CPU จะไมม Wait State เกดขน • ส าหรบ DRAM รนใหม ๆ จะอานขอมลออกมาเปนชด การบอกความเรว

จะบอกเปนเวลาเฉลย เชน 15ns , 10 ns แตสวนใหญจะบอกเปน ความเรวบส เชน PC66(15ns) , PC100(10ns) หรอ PC133(7.5ns)

ระบบ

• หนวยความจ าหลก –หนวยความจ าปฐมภม (primary memory)

•หนวยความจ าส ารอง –หนวยความจ าทตยภม (secondary memory)

หนวยความจ าแบบสารกงตวน า

• ROM (Read-Only Memory) มคณสมบต non-valatile

• RAM (Random Access Memory) เปนแบบ valatitle o ทงสองประเภทเปนแบบ random access เหมอนกน

RAM

CPU x23

FSB = 133 MHz

3.06 GHz

Effective = 533 MHz Effective = 266 MHz

ประเภทของ ROM • ROM

• PROM (Programmable ROM)

• EPROM (Eraseable PROM)

• EEPROM (Electrical EPROM)

• Flash ROM หรอ Flash Memory

ประเภทของ RAM • Static RAM (SRAM)

• Dynamic RAM (DRAM)

การตรวจสอบความถกตองของขอมล

• Parity Bit o เปนการเกบขอมลเพมอกหนงบต

o แบงออกเปนพารตค (odd parity) และพารตค (even parity)

• ECC ยอมาจาก Error Correction Code) o เปนการเกบขอมลเพม 3 บต โดยขอมลนไดมาจากการค านวณขอมล 8 บต

(รวมแลวเปน 11 บต) o สามารถแกไขขอมลทผดพลาดใหกลบมาถกดงเดมได

ขนตอนการอานเขยนขอมล 1. สงสญญาณระบแถว RAS(Row Address Strobe)

2. รอจงหวะเวลา จากนนสงสญญาณระบคอลมพ CAS(Column

Address Strobe) จงหวะนเรยกวา RAS to CAS

3. รอจงหวะเวลาจากนนอานเขยนขอมลไบตแรก ขนตอนนเรยกวา CAS Latency

4. รอจงหวะเวลาเพอเตรยมความพรอมในการอานเขยนขอมลรอบตอไป ขนตอนนเรยกวา RAS Precharge Time

คาเวลาแตละชวงจะระบไวในสเปคของ RAM เชน 2-2-2-5 , 3-4-4-8 เปนตน

ขนตอนการอานเขยนขอมล หรออาจมองวามสองสวนใหญ ๆ คอ

Latency Cycle Time

เวลาหนวง หรอ Setup Time

เวลาการอานเขยน ขอมลจากแอดเดรส

ทก าหนด

การจดและตดตงหนวยความจ า

ROM 256x4

ROM 256x4

ROM 256x4

ROM 256x4

8 bits

8 bits

8 bits

8 bits

4 bit

4 bit

8 bit

เทคโนโลยของ DRAM • Fast Page DRAM

• EDO (Extended Data Out) DRAM

• SDRAM (Synchronous DRAM)

• DDR (Double Data Rate) SDRAM

• RDRAM (Rambus DRAM)

Fast Page DRAM • เปน RAM แบบเกา โดยปรบปรงจาก RAM ธรรมดา

โดยใหอานไบตท 2 , 3 และ 4 ตอเนองกนไป

• เวลาการอานขอมลเปน 5-3-3-3 ท าใหใชเวลา 4 clock

ในการอานขอมล 4 ไบต

EDO (Extended Data Out) DRAM • อานขอมลในแตละคอลมพเรวขนโดยไมตองคางแอดเดรสเอาไว • ใหวงจรควบคมสงคาแอดเดรสถดไปเอง ท าใหไบตหลง ๆ

อานไดเรวขน

• มชวงเวลา Cycle Time เปน 5-2-2-2

• ใชกบ Pentium MMX และ Pentium Pro

• ท างานทความเรวประมาณ 66 MHz

• ม 72 ขา

SDRAM (Synchronous DRAM) • ท างานเขาจงหวะกบ Clock ทเรวขน

• คงคา Setup Time ไวท 5 ชวง แตลด Cycle Time เปน 1 ชวง

• การอานขอมล 4 ไบตเปนแบบ 5-1-1-1

• ท างานทความเรว 100 MHz ถง 133 MHz

• ถาใชกบเมนบอรดทมความกวางบส 64 บต จะท าใหรบสงขอมลท 800 MB/s

ทความถ 100 MHz และ 1,064 MB/s ทความถ 133 MHz

• บอกความเรวเปน PC-66 , PC-100 , PC133

• ม 168 ขา

DDR-SDRAM

Setup

Setup

Setup

Setup

Cycle Setup Cycle Setup Cycle Setup

Cycle

Cycle

Cycle

Cycle Cycle Cycle

Cycle Cycle Cycle

c

5 10 15

20 clock

14 clock

11 clock

8 clock

DRAM 5-5-5-5

FPM RAM 5-3-3-3

EDO RAM 5-2-2-2

SDRAM 5-1-1-1

DDR (Double Data Rate) SDRAM • พฒนาตอจาก SDRAM ใหมความเรวเพมขนเทาตว

โดยใชความถเทากบ SDRAM

• หนงลกของสญญาณนาฬกาจะอานเขยนขอมลไดสองครง

• ถาหากท างานทความถสญญานาฬกา 133 MHz จะท าใหการท างานเพมขนเปน 266 MHz จงเรยกวา DDR PC-266

• ปจจบนจะบอกการรบสงขอมลเปน Bandwidth เชน PC2100 เปนตน (8x2x133 = 2,128 MB/s)

DDR-SDRAM • เปนหนวยความจ าทพฒนามาเพอทดแทน SDRAM

มาจากค าวา Double Data Rate SDRAM

• ตอบสนองความเรวบสของ Intel Pentium 4 ทมความเรว 3.2 GB/s

• ลกษณะทางกายภาพเหมอน SDRAM ทกประการ แตมขามากวา โดย DDR SDRAM ม 184 ขา สวน SDRAM

ม 168 ขา

• คาใชจายถกกวา Rambus

DDR-SDRAM

Clock

SDR Data

DDR Data

Write Write Read Read

W W W W R R R R

RDRAM (Rambus DRAM) • RDRAM (Rambus DRAM)

RDRAM แตละประเภท ประเภท ขนาด x จ านวนครง x ความถ อตราการสงขอมล

PC-100 (SDRAM) 8 x 1 x 100 800 MB/s

PC-133 (SDRAM) 8 x 1 x 133 1,064 MB/s

PC-1600 (DDR SDRAM) 8 x 2 x 100 1,600 MB/s

PC-2100 (DDR SDRAM) 8 x 2 x 133 2,128 MB/s

PC-2700 (DDR SDRAM) 8 x 2 x 166 2,656 MB/s

PC-800 (RDRAM) 1 Ch 2 x 2 x 400 1,600 MB/s

PC-800 (RDRAM) 2 Ch 4 x 2 x 400 3,200 MB/s

PC-1066 (RDRAM) 2 Ch 4 x 2 x 533 4,264 MB/s

Rambus • บรษท Rambus Inc. เปนผคดคนเทคโนโลย

Rambus โดย Direct Rambus เปนชปหนวยความจ าทตดตงบนแผงหนวยความจ า (Memory

Modules) เรยกวา RIMM

• ท างานดวยความถสงกวา RAM ธรรมดา

• Rambus จะหมายถงการอนเตอรเฟสหนวยความจ ารปแบบใหม สวน RIMM หมายถงแผงหนวยความจ า ดงนนการกลาวถง Rambus จะตองแยกเปนสองเรองคอ oระบบการอนเตอรเฟสและสญญาณการท างานแบบใหม

oแผงหนวยความจ าทเรยกวา RIMM

ประโยชนของ Rambus • มแบนดวดธการท างานสง โดยใชสวนประกอบของวงจรนอยลง

• เปนโปรโตคอลการสอสารหนวยความจ าประสทธภาพสง

• มประสทธภาพการถายเทขอมลสงกวาเมอเทยบกบ SDRAM

• กนพลงงานไฟฟาต า • ลดคาใชจายในการออกแบบรวมทงอปกรณการอนเตอรเฟส

oลดจ านวนขาสญญาณ

oจ านวนอปกรณนอยกวา

RDRAM แตละประเภท ประเภท ขนาด x จ านวนครง x ความถ อตราการสงขอมล

PC-100 (SDRAM) 8 x 1 x 100 800 MB/s

PC-133 (SDRAM) 8 x 1 x 133 1,064 MB/s

PC-1600 (DDR SDRAM) 8 x 2 x 100 1,600 MB/s

PC-2100 (DDR SDRAM) 8 x 2 x 133 2,128 MB/s

PC-2700 (DDR SDRAM) 8 x 2 x 166 2,656 MB/s

PC-800 (RDRAM) 1 Ch 2 x 2 x 400 1,600 MB/s

PC-800 (RDRAM) 2 Ch 4 x 2 x 400 3,200 MB/s

PC-1066 (RDRAM) 2 Ch 4 x 2 x 533 4,264 MB/s

Cache Memory

หนวยความจ าหลก (DRAM)

Cache Controller CPU

“Cache Hit”

“Cache Miss”

Cache

หนวยประมวลผล

Instruction Cache

Data Cache

หนวยความจ าหลก

L1

L2

128 k ถง 2 M

16k ถง 32k

เกบค าสงและขอมล