第五章 时序逻辑电路

第五章 时序逻辑电路第五章 时序逻辑电路• 5.1 5.1 概述概述 • 5.2 5.2 时序逻辑电路的分析方法时序逻辑电路的分析方法 • 5.3 5.3 若干常用的时序逻辑电路若干常用的时序逻辑电路 • 5.4 5.4 时序逻辑电路的设计方法时序逻辑电路的设计方法• 5.5 5.5 时序逻辑电路中的竞争－冒险现象时序逻辑电路中的竞争－冒险现象

返回

5.1 5.1 概 述 概 述

• 图图 5.1.15.1.1 串行加法器电路串行加法器电路• 图图 5.1.2 5.1.2 时序逻辑电路的结构框图时序逻辑电路的结构框图

返回

图图 5.1.1 5.1.1 串行加法器电路串行加法器电路

返回

图图 5.1.2 5.1.2 时序逻辑电路的结构框图时序逻辑电路的结构框图

返回

5.2 5.2 时序逻辑电路的分析方法时序逻辑电路的分析方法• 图图 5.2.1 5.2.1 例例 5.2.15.2.1 的时序逻辑电路的时序逻辑电路• 图图 5.2.2 5.2.2 图图 5.2.15.2.1 电路的状态转换图电路的状态转换图• 图图 5.2.3 5.2.3 图图 5.2.15.2.1 电路的时序图电路的时序图• 图图 5.2.4 5.2.4 例例 5.2.35.2.3 的时序逻辑电路的时序逻辑电路• 图图 5.2.5 5.2.5 图图 5.2.45.2.4 电路的状态转换图电路的状态转换图• 图图 5.2.6 5.2.6 例例 5.2.45.2.4 的异步时序逻辑电路的异步时序逻辑电路• 图图 5.2.7 5.2.7 图图 5.2.65.2.6 电路的状态转换图电路的状态转换图

返回

图图 5.2.1 5.2.1 例例 5.2.15.2.1 的时序逻辑电路的时序逻辑电路

返回

图图 5.2.2 5.2.2 图图 5.2.15.2.1 电路的状态转换图电路的状态转换图

返回

图图 5.2.3 5.2.3 图图 5.2.15.2.1 电路的时序图电路的时序图

返回

图图 5.2.4 5.2.4 例例 5.2.35.2.3 的时序逻辑电路的时序逻辑电路

返回

图图 5.2.5 5.2.5 图图 5.2.45.2.4 电路的状态转换图电路的状态转换图

返回

图图 5.2.6 5.2.6 例例 5.2.45.2.4 的异步时序逻辑电路的异步时序逻辑电路

返回

图图 5.2.7 5.2.7 图图 5.2.65.2.6 电路的状态转换图电路的状态转换图

返回

5.3 5.3 若干常用的时序逻辑电路（一）若干常用的时序逻辑电路（一）• 图图 5.3.1 74LS755.3.1 74LS75 的逻辑图的逻辑图• 图图 5.3.2 74LS1755.3.2 74LS175 的逻辑图的逻辑图• 图图 5.3.3 CC40765.3.3 CC4076 的逻辑图的逻辑图• 图图 5.3.4 5.3.4 用用 DD 触发器构成的移位寄存器触发器构成的移位寄存器• 图图 5.3.5 5.3.5 图图 5.3.45.3.4 电路的电压波形电路的电压波形• 图图 5.3.6 5.3.6 用用 JKJK 触发器构成的移位寄存器触发器构成的移位寄存器• 图图 5.3.7 45.3.7 4 位双向移位寄存器位双向移位寄存器 74LS194A74LS194A 的逻辑图的逻辑图• 图图 5.3.8 5.3.8 用两片用两片 74LS194A74LS194A 接成接成 88 位双向移位寄存器位双向移位寄存器• 图图 5.3.9 5.3.9 例例 5.3.15.3.1 的电路 的电路 • 图图 5.3.10 5.3.10 例例 5.3.15.3.1 电路的波形图电路的波形图• 图图 5.3.11 5.3.11 用用 TT 触发器构成的同步二进制加法计数器触发器构成的同步二进制加法计数器• 图图 5.3.12 5.3.12 图图 5.3.115.3.11 电路的状态转换图电路的状态转换图

返回下页

5.3 5.3 若干常用的时序逻辑电路（二）若干常用的时序逻辑电路（二）• 图图 5.3.13 5.3.13 图图 5.3.115.3.11 电路的时序图电路的时序图• 图图 5.3.14 45.3.14 4 位同步二进制计数器位同步二进制计数器 7416174161 的逻辑图的逻辑图• 图图 5.3.15 5.3.15 用用 T’ T’ 触发器构成的同步十六进制加法计数器触发器构成的同步十六进制加法计数器 CC4520CC4520• 图图 5.3.16 5.3.16 用用 T T 触发器接成的同步二进制减法计数器触发器接成的同步二进制减法计数器• 图图 5.3.17 5.3.17 单时钟同步十六进制加单时钟同步十六进制加 // 减计数器减计数器 74LS19174LS191• 图图 5.3.18 5.3.18 同步十六进制加同步十六进制加 // 减计数器减计数器 74LS19174LS191 的时序图的时序图• 图图 5.3.19 5.3.19 双时钟同步十六进制加双时钟同步十六进制加 // 减计数器减计数器 74LS19374LS193• 图图 5.3.20 5.3.20 同步十进制加法计数器电路同步十进制加法计数器电路• 图图 5.3.21 5.3.21 图图 5.3.205.3.20 电路的状态转换图电路的状态转换图• 图图 5.3.22 5.3.22 同步十进制加法计数器同步十进制加法计数器 7416074160 的逻辑图的逻辑图• 图图 5.3.23 5.3.23 同步十进制减法计数器电路同步十进制减法计数器电路• 图图 5.3.24 5.3.24 图图 5.3.235.3.23 电路的状态转换图电路的状态转换图

返回下页上页

5.3 5.3 若干常用的时序逻辑电路（三）若干常用的时序逻辑电路（三）• 图图 5.3.25 5.3.25 单时钟同步十进制可逆计数器单时钟同步十进制可逆计数器 74LS19074LS190 的逻辑图的逻辑图• 图图 5.3.26 5.3.26 下降沿动作的异步二进制加法计数器下降沿动作的异步二进制加法计数器• 图图 5.3.27 5.3.27 图图 5.3.265.3.26 电路的时序图电路的时序图• 图图 5.3.28 5.3.28 下降沿动作的异步二进制减法计数器下降沿动作的异步二进制减法计数器• 图图 5.3.29 5.3.29 图图 5.3.285.3.28 电路的时序图电路的时序图• 图图 5.3.30 5.3.30 异步十进制加法计数器的典型电路异步十进制加法计数器的典型电路• 图图 5.3.31 5.3.31 图图 5.3.305.3.30 电路的时序图电路的时序图• 图图 5.3.32 5.3.32 二－五－十进制异步计数器二－五－十进制异步计数器 74LS29074LS290 的逻辑图的逻辑图• 图图 5.3.33 5.3.33 获得任意进制计数器的两种方法 获得任意进制计数器的两种方法 （ （ aa ）置零法（）置零法（ bb ）置数法）置数法• 图图 5.3.34 5.3.34 用置零法将用置零法将 74LS16074LS160 接成六进制计数器接成六进制计数器• 图图 5.3.35 5.3.35 图图 5.3.345.3.34 电路的状态转换图电路的状态转换图• 图图 5.3.36 5.3.36 图图 5.3.345.3.34 电路的改进电路的改进

返回下页上页

5.3 5.3 若干常用的时序逻辑电路（四）若干常用的时序逻辑电路（四）• 图图 5.3.37 5.3.37 用置数法将用置数法将 7416074160 接成六进制计数器 接成六进制计数器 （ （ aa ）置入）置入 00000000 （（ bb ）置入）置入 10011001• 图图 5.3.38 5.3.38 图图 5.3.375.3.37 电路的状态转换图电路的状态转换图• 图图 5.3.39 5.3.39 例例 5.3.35.3.3 电路的并行进位方式电路的并行进位方式• 图图 5.3.40 5.3.40 例例 5.3.35.3.3 电路的串行进位方式电路的串行进位方式• 图图 5.3.41 5.3.41 例例 5.3.45.3.4 电路的整体置零方式电路的整体置零方式• 图图 5.3.42 5.3.42 例例 5.3.45.3.4 电路的整体置数方式电路的整体置数方式• 图图 5.3.43 5.3.43 环形计数器电路环形计数器电路• 图图 5.3.44 5.3.44 图图 5.3.435.3.43 电路的状态转换图电路的状态转换图• 图图 5.3.45 5.3.45 能自启动的环形计数器电路能自启动的环形计数器电路• 图图 5.3.46 5.3.46 图图 5.3.455.3.45 电路的状态转换图电路的状态转换图• 图图 5.3.47 5.3.47 移位寄存器型计数器的一般结构形式移位寄存器型计数器的一般结构形式• 图图 5.3.48 5.3.48 扭环型计数器电路扭环型计数器电路

返回下页上页

5.3 5.3 若干常用的时序逻辑电路（五）若干常用的时序逻辑电路（五）• 图图 5.3.49 5.3.49 图图 5.3.485.3.48 电路的状态转换图电路的状态转换图• 图图 5.3.50 5.3.50 能自启动的扭环形计数器能自启动的扭环形计数器• 图图 5.3.51 5.3.51 图图 5.3.505.3.50 电路的状态转换图电路的状态转换图• 图图 5.3.52 5.3.52 用环型计数器作顺序脉冲发生器（用环型计数器作顺序脉冲发生器（ aa ）电路图）电路图（（ bb ）电压波形图）电压波形图• 图图 5.3.53 5.3.53 用计数器和译码器构成的顺序脉冲发生器（ 用计数器和译码器构成的顺序脉冲发生器（ aa ）电）电路图（路图（ bb ）电压波形图）电压波形图• 图图 5.3.54 5.3.54 用中规模集成电路构成的顺序脉冲发生器（ 用中规模集成电路构成的顺序脉冲发生器（ aa ）电）电路图（路图（ bb ）电压波形图）电压波形图• 图图 5.3.55 5.3.55 用扭环型计数器构成的顺序脉冲发生器用扭环型计数器构成的顺序脉冲发生器• 图图 5.3.56 5.3.56 用计数器和数据选择器组成的序列信号发生器用计数器和数据选择器组成的序列信号发生器• 图图 5.3.57 5.3.57 用移位寄存器构成的序列信号发生器用移位寄存器构成的序列信号发生器• 图图 5.3.58 5.3.58 图图 5.3.575.3.57 中中 DD00 的卡诺图的卡诺图

返回上页

图图 5. 3.1 74LS755. 3.1 74LS75 的逻辑图的逻辑图

返回

图图 5. 3.2 74LS1755. 3.2 74LS175 的逻辑图的逻辑图

返回

图图 5. 3.3 CC40765. 3.3 CC4076 的逻辑图的逻辑图

返回

图图 5. 3.4 5. 3.4 用用 DD 触发器构成的移位寄存器触发器构成的移位寄存器

返回

图图 5. 3.5 5. 3.5 图图 5.3.45.3.4 电路的电压波形电路的电压波形

返回

图图 5. 3.6 5. 3.6 用用 JKJK 触发器构成的移位寄存器触发器构成的移位寄存器

返回

图图 5. 3.7 45. 3.7 4 位双向移位寄存器位双向移位寄存器 74LS194A74LS194A 的逻辑的逻辑图图

返回

图图 5. 3.8 5. 3.8 用两片用两片 74LS194A74LS194A 接成接成 88 位双向移位寄存器位双向移位寄存器

返回

图图 5. 3.9 5. 3.9 例例 5.3.15.3.1 的电路 的电路

返回

图图 5. 3.10 5. 3.10 例例 5.3.15.3.1 电路的波形图电路的波形图

返回

图图 5. 3.11 5. 3.11 用用 T T 触发器构成的同步二进制加法计数器触发器构成的同步二进制加法计数器

返回

图图 5. 3.12 5. 3.12 图图 5.3.115.3.11 电路的状态转换图电路的状态转换图

返回

图图 5. 3.13 5. 3.13 例例 5.3.115.3.11 电路的时序图电路的时序图

返回

图图 5. 3.14 45. 3.14 4 位同步二进制计数器位同步二进制计数器 7416174161 的逻辑图的逻辑图

返回

图图 5. 3.15 5. 3.15 用用 T’ T’ 触发器构成的同步十六进制加触发器构成的同步十六进制加法计数器法计数器 CC4520CC4520

返回

图图 5. 3.16 5. 3.16 用用 T T 触发器接成的同步二进制减法计数器触发器接成的同步二进制减法计数器

返回

图图 5. 3.17 5. 3.17 单时钟同步十六进制加单时钟同步十六进制加 // 减计数器减计数器 74LS19174LS191

返回

图图 5. 3.18 5. 3.18 同步十六进制加同步十六进制加 // 减计数器减计数器 74LS19174LS191 的时序图的时序图

返回

图图 5. 3.19 5. 3.19 双时钟同步十六进制加双时钟同步十六进制加 // 减计数器减计数器 74LS19374LS193

返回

图图 5. 3.20 5. 3.20 同步十进制加法计数器电路同步十进制加法计数器电路

返回

图图 5. 3.21 5. 3.21 图图 5.3.205.3.20 电路的状态转换图电路的状态转换图

返回

图图 5. 3.22 5. 3.22 同步十进制加法计数器同步十进制加法计数器 7416074160 的逻辑图的逻辑图

返回

图图 5. 3.23 5. 3.23 同步十进制减法计数器电路同步十进制减法计数器电路

返回

图图 5. 3.24 5. 3.24 图图 5.3.235.3.23 电路的状态转换图电路的状态转换图

返回

图图 5. 3.25 5. 3.25 单时钟同步十进制可逆计数器单时钟同步十进制可逆计数器 74LS19074LS190 的逻辑图的逻辑图

返回

图图 5. 3.26 5. 3.26 下降沿动作的异步二进制加法计数下降沿动作的异步二进制加法计数器器

返回

图图 5. 3.27 5. 3.27 图图 5.3.265.3.26 电路的时序图电路的时序图

返回

图图 5. 3.28 5. 3.28 下降沿动作的异步二进制减法下降沿动作的异步二进制减法计数器计数器

返回

图图 5. 3.29 5. 3.29 图图 5.3.285.3.28 电路的时序图电路的时序图

返回

图图 5. 3.30 5. 3.30 异步十进制加法计数器的典型电路异步十进制加法计数器的典型电路

返回

图图 5. 3.31 5. 3.31 图图 5.3.305.3.30 电路的时序图电路的时序图

返回

图图 5. 3.32 5. 3.32 二－五－十进制异步计数器二－五－十进制异步计数器 74LS29074LS290的逻辑图的逻辑图

返回

图图 5. 3.33 5. 3.33 获得任意制进计数器的两种方法获得任意制进计数器的两种方法 （ （ aa ）置零法 （）置零法 （ bb ））置数法置数法

返回

图图 5. 3.34 5. 3.34 用置零法将用置零法将 74LS16074LS160 接成六进制计数接成六进制计数器器

返回

图图 5. 3.35 5. 3.35 图图 5.3.345.3.34 电路的状态转换图电路的状态转换图

返回

图图 5. 3.36 5. 3.36 图图 5.3.345.3.34 电路的改进电路的改进

返回

图图 5. 3.37 5. 3.37 用置数法将用置数法将 7416074160 接成六进制计数接成六进制计数器（器（ aa ）置入）置入 00000000 （（ bb ）置入）置入 10011001

返回

图图 5. 3.38 5. 3.38 图图 5.3.375.3.37 电路的状态转换图电路的状态转换图

返回

图图 5. 3.39 5. 3.39 例例 5.3.35.3.3 电路的并行进位方式电路的并行进位方式

返回

图图 5. 3.40 5. 3.40 例例 5.3.35.3.3 电路的串行进位方式电路的串行进位方式

返回

图图 5. 3.41 5. 3.41 例例 5.3.45.3.4 电路的整体置零方式电路的整体置零方式

返回

图图 5. 3.42 5. 3.42 例例 5.3.45.3.4 电路的整体置数方式电路的整体置数方式

返回

图图 5. 3.43 5. 3.43 环形计数器电路环形计数器电路

返回

图图 5. 3.44 5. 3.44 图图 5.3.435.3.43 电路的状态转换图电路的状态转换图

返回

图图 5. 3.45 5. 3.45 能自启动的环形计数器电路能自启动的环形计数器电路

返回

图图 5. 3.46 5. 3.46 图图 5.3.455.3.45 电路的状态转换图电路的状态转换图

返回

图图 5. 3.47 5. 3.47 移位寄存器型计数器的一般结构形式移位寄存器型计数器的一般结构形式

返回

图图 5. 3.48 5. 3.48 扭环型计数器电路扭环型计数器电路

返回

图图 5. 3.49 5. 3.49 图图 5.3.485.3.48 电路的状态转换图电路的状态转换图

返回

图图 5. 3.50 5. 3.50 能自启动的扭环形计数器能自启动的扭环形计数器

返回

图图 5. 3.51 5. 3.51 图图 5.3.505.3.50 电路的状态转换图电路的状态转换图

返回

图图 5. 3.52 5. 3.52 用环型计数器作顺序脉冲发生器用环型计数器作顺序脉冲发生器 （ （ aa ）电路图 （）电路图 （ bb ）电压波形图）电压波形图

返回

图图 5. 3.53 5. 3.53 用计数器和译码器构成的顺序脉冲发生器用计数器和译码器构成的顺序脉冲发生器 （ （ aa ）电路图 （）电路图 （ bb ）电压波形图）电压波形图

返回

图图 5. 3.54 5. 3.54 用中规模集成电路构成的顺序脉冲发生器（ 用中规模集成电路构成的顺序脉冲发生器（ aa ）电路图）电路图（（ bb ）电压波形图）电压波形图

返回

图图 5. 3.55 5. 3.55 用扭环形计数器构成的顺序脉冲发生器用扭环形计数器构成的顺序脉冲发生器

返回

图图 5. 3.56 5. 3.56 用计数器和数据选择器组成的序列信号发生用计数器和数据选择器组成的序列信号发生器器

返回

图图 5. 3.57 5. 3.57 用移位寄存器构成的序列信号发生器用移位寄存器构成的序列信号发生器

返回

图图 5. 3.58 5. 3.58 图图 5.3.575.3.57 中中 DD00 的卡诺图的卡诺图

返回

5.4 5.4 时序逻辑电路的设计方法（一）时序逻辑电路的设计方法（一）• 图图 5.4.1 5.4.1 同步时序逻辑电路的设计过程同步时序逻辑电路的设计过程• 图图 5.4.2 5.4.2 例例 5.4.15.4.1 的状态转换图 的状态转换图 • 图图 5.4.3 5.4.3 例例 5.4.15.4.1 电路次态电路次态 // 输出输出 ( )( ) 的卡诺图的卡诺图• 图图 5.4.4 5.4.4 图图 5.4.35.4.3 卡诺图的分解 卡诺图的分解 • 图图 5.4.5 5.4.5 十三进制同步计数器电路十三进制同步计数器电路• 图图 5.4.6 5.4.6 图图 5.4.55.4.5 电路的状态转换图电路的状态转换图• 图图 5.4.7 5.4.7 例例 5.4.25.4.2 的状态转换图的状态转换图• 图图 5.4.8 5.4.8 化简后的例化简后的例 5.4.25.4.2 的状态转换图的状态转换图• 图图 5.4.9 5.4.9 例例 5.4.25.4.2 电路次态电路次态 // 输出（ 输出（ ）的卡诺图 ）的卡诺图• 图图 5.4.10 5.4.10 图图 5.4.95.4.9 卡诺图的分解卡诺图的分解• 图图 5.4.11 5.4.11 例例 5.4.25.4.2 的逻辑图的逻辑图• 图图 5.4.12 5.4.12 图图 5.4.115.4.11 电路的状态转换图电路的状态转换图

返回下页

CQQQQ nnnn 10

11

12

13

YQQ nn 10

11

5.4 5.4 时序逻辑电路的设计方法（二）时序逻辑电路的设计方法（二）• 图图 5.4.13 5.4.13 用用 DD 触发器组成的数据检测器电路触发器组成的数据检测器电路• 图图 5.4.14 5.4.14 例例 5.4.35.4.3 的状态转换图的状态转换图• 图图 5.4.15 5.4.15 例例 5.4.35.4.3 电路次态电路次态 // 输出（ ）的输出（ ）的卡诺图卡诺图• 图图 5.4.16 5.4.16 图图 5.4.155.4.15 卡诺图的分解卡诺图的分解• 图图 5.4.17 5.4.17 例例 5.4.35.4.3 的逻辑图的逻辑图• 图图 5.4.18 5.4.18 图图 5.4.175.4.17 电路的状态转换图电路的状态转换图• 图图 5.4.19 5.4.19 例例 5.4.45.4.4 的状态转换图的状态转换图• 图图 5.4.20 5.4.20 例例 5.4.45.4.4 电路次态（ ）的卡诺图电路次态（ ）的卡诺图• 图图 5.4.21 5.4.21 图图 5.4.205.4.20 卡诺图的分解卡诺图的分解• 图图 5.4.22 5.4.22 修改后的 卡诺图修改后的 卡诺图• 图图 5.4.23 5.4.23 例例 5.4.45.4.4 的逻辑图的逻辑图• 图图 5.4.24 5.4.24 图图 5.4.235.4.23 电路的状态转换图电路的状态转换图

返回上页 下页

ZYQQ nn 10

11

13

12

11

nnn QQQ

12nQ

5.4 5.4 时序逻辑电路的设计方法（三）时序逻辑电路的设计方法（三）• 图图 5.4.25 5.4.25 例例 5.4.55.4.5 电路的状态转换图和次态卡诺图（电路的状态转换图和次态卡诺图（ aa ）状态转换图）状态转换图（（ bb ）次态卡诺图）次态卡诺图• 图图 5.4.26 5.4.26 例例 5.4.55.4.5 电路的状态转换图电路的状态转换图• 图图 5.4.27 5.4.27 由式（ 由式（ 5.4.18 5.4.18 ）得到的次态卡诺图）得到的次态卡诺图• 图图 5.4.28 5.4.28 例例 5.4.55.4.5 电路的修改后的卡诺图电路的修改后的卡诺图• 图图 5.4.29 5.4.29 例例 5.4.55.4.5 的逻辑图的逻辑图• 图图 5.4.30 5.4.30 例例 5.4.65.4.6 电路的状态转换图电路的状态转换图• 图图 5.4.31 5.4.31 例例 5.4.65.4.6 电路的时序图电路的时序图• 图图 5.4.32 5.4.32 异步十进制减法计数器次态（ ）的异步十进制减法计数器次态（ ）的卡诺图卡诺图• 图图 5.4.33 5.4.33 图图 5.4.325.4.32 卡诺图的分解卡诺图的分解• 图图 5.4.34 5.4.34 例例 5.4.65.4.6 电路输出的卡诺图电路输出的卡诺图• 图图 5.4.35 5.4.35 异步十进制减法计数器的逻辑图异步十进制减法计数器的逻辑图• 图图 5.4.36 5.4.36 图图 5.4.355.4.35 电路的状态转换图电路的状态转换图

返回上页

10

11

12

13

nnnn QQQQ

图图 5.4.1 5.4.1 同步时序逻辑电路的设计过程同步时序逻辑电路的设计过程

返回

图图 5.4.2 5.4.2 例例 5.4.15.4.1 的状态转换图 的状态转换图

返回

图图 5.4.3 5.4.3 例例 5.4.15.4.1 电路次态电路次态 // 输出输出（ ）（ ）的卡诺图的卡诺图

返回

CQQQQ nnnn 10

11

12

13

图图 5.4.4 5.4.4 图图 5.4.35.4.3 卡诺图的分解 卡诺图的分解

返回

图图 5.4.5 5.4.5 十三进制同步计数器电路十三进制同步计数器电路

返回

图图 5.4.6 5.4.6 图图 5.4.55.4.5 电路的状态转换图电路的状态转换图

返回

图图 5.4.7 5.4.7 例例 5.4.25.4.2 的状态转换图的状态转换图

返回

图图 5.4.8 5.4.8 化简后的例化简后的例 5.4.25.4.2 的状态转换图的状态转换图

返回

图图 5.4.9 5.4.9 例例 5.4.25.4.2 电路次态电路次态 // 输出输出（ ）的卡诺图（ ）的卡诺图

返回

YQQ nn 10

11

图图 5.4.10 5.4.10 图图 5.4.95.4.9 卡诺图的分解卡诺图的分解

返回

图图 5.4.11 5.4.11 例例 5.4.25.4.2 的逻辑图的逻辑图

返回

图图 5.4.12 5.4.12 图图 5.4.115.4.11 电路的状态转换图电路的状态转换图

返回

图图 5.4.13 5.4.13 用用 DD 触发器组成的数据检测器电路触发器组成的数据检测器电路

返回

图图 5.4.14 5.4.14 例例 5.4.35.4.3 的状态转换图的状态转换图

返回

图图 5.4.15 5.4.15 例例 5.4.35.4.3 电路次态电路次态 // 输出输出（ ）的卡诺图（ ）的卡诺图

返回

ZYQQ nn 10

11

图图 5.4.16 5.4.16 图图 5.4.155.4.15 卡诺图的分解卡诺图的分解

返回

图图 5.4.17 5.4.17 例例 5.4.35.4.3 的逻辑图的逻辑图

返回

图图 5.4.18 5.4.18 图图 5.4.175.4.17 电路的状态转换图电路的状态转换图

返回

图图 5.4.19 5.4.19 例例 5.4.45.4.4 的状态转换图的状态转换图

返回

图图 5.4.20 5.4.20 例例 5.4.45.4.4 电路次态（ 电路次态（ ）的卡诺图 ）的卡诺图

返回

13

12

11

nnn QQQ

图图 5.4.21 5.4.21 图图 5.4.205.4.20 卡诺图的分解卡诺图的分解

返回

图图 5.4.22 5.4.22 修改后的 卡诺图修改后的 卡诺图

返回

12nQ

图图 5.4.23 5.4.23 例例 5.4.45.4.4 的逻辑图的逻辑图

返回

图图 5.4.24 5.4.24 图图 5.4.235.4.23 电路的状态转换图电路的状态转换图

返回

图图 5.4.25 5.4.25 例例 5.4.55.4.5 电路的状态转换图和次态卡诺图电路的状态转换图和次态卡诺图 （（ aa ）状态转换图 （）状态转换图 （ bb ）次态卡诺图）次态卡诺图

返回

图图 5.4.26 5.4.26 例例 5.4.55.4.5 电路的状态转换图电路的状态转换图

返回

图图 5.4.27 5.4.27 由式（由式（ 5.4.185.4.18 ）得到的次）得到的次态卡诺图态卡诺图

返回

图图 5.4.28 5.4.28 例例 5.4.55.4.5 电路的修改后的卡诺图电路的修改后的卡诺图

返回

图图 5.4.29 5.4.29 例例 5.4.55.4.5 的逻辑图的逻辑图

返回

图图 5.4.30 5.4.30 例例 5.4.65.4.6 电路的状态转换图电路的状态转换图

返回

图图 5.4.31 5.4.31 例例 5.4.65.4.6 电路的时序图电路的时序图

返回

图图 5.4.32 5.4.32 异步十进制减法计数器次态异步十进制减法计数器次态（ ）的卡诺图（ ）的卡诺图

返回

10

11

12

13

nnnn QQQQ

图图 5.4.33 5.4.33 图图 5.4.325.4.32 卡诺图的分解卡诺图的分解

返回

图图 5.4.34 5.4.34 例例 5.4.65.4.6 电路输出的卡诺图电路输出的卡诺图

返回

图图 5.4.35 5.4.35 异步十进制减法计数器的逻辑图异步十进制减法计数器的逻辑图

返回

图图 5.4.36 5.4.36 图图 5.4.355.4.35 电路的状态转换图电路的状态转换图

返回

5.5 5.5 时序逻辑电路中的竞争－冒险现象时序逻辑电路中的竞争－冒险现象• 图图 5.5.1 5.5.1 说明时序电路竞争－冒险现象的例子说明时序电路竞争－冒险现象的例子• 图图 5.5.2 5.5.2 例例 5.5.15.5.1 电路的状态转换图电路的状态转换图• 图图 5.5.3 5.5.3 移位寄存器中的时钟偏移现象移位寄存器中的时钟偏移现象• （（ aa ）电路图（）电路图（ bb ）时钟信号波形）时钟信号波形• 图图 5.5.4 5.5.4 防止移位寄存器错移的方法防止移位寄存器错移的方法• （（ aa ）接入反相器作延迟环节（）接入反相器作延迟环节（ bb ）接入延迟）接入延迟电容电容

返回

图图 5.5.1 5.5.1 说明时序电路竞争－冒险现象的例子说明时序电路竞争－冒险现象的例子

返回

图图 5.5.2 5.5.2 例例 5.5.15.5.1 电路的状态转换图电路的状态转换图

返回

图图 5.5.3 5.5.3 移位寄存器中的时钟偏移现象移位寄存器中的时钟偏移现象 （ （ aa ）电路图 （）电路图 （ bb ）时钟信号波）时钟信号波形形

返回（ b）

图图 5.5.4 5.5.4 防止移位寄存器错移的方法防止移位寄存器错移的方法（（ aa ）接入反相器作延迟环节（）接入反相器作延迟环节（ bb ）接入延迟电容）接入延迟电容

返回