3 - transistores fet e igbt
Post on 31-Oct-2015
58 Views
Preview:
TRANSCRIPT
TRANSISTORES FET e IGBT 1
UNIVERSIDAD DE OVIEDO ÁREA DE TECNOLOGÍA ELECTRÓNICA
1. Transistores de Efecto de Campo de Unión (FET)
2. Transistores de Efecto de Campo de Puerta Aislada
2.1. MOSFET de Enriquecimiento 2.2. MOSFET de Empobrecimiento
3. Transistor Bipolar de Puerta Aislada (IGBT)
TRANSISTORES FET e IGBT 2
UNIVERSIDAD DE OVIEDO ÁREA DE TECNOLOGÍA ELECTRÓNICA
1. Transistores de Efecto de Campo de Unión (JFET) Dos tipos: Canal N y canal P
uGS
iG
uDS
iDDRENADOR
FUENTE
CANAL N
PUERTAG
S
D
uGS
iG
uDS
iDDRENADOR
FUENTE
CANAL P
PUERTAG
S
D
Estructura interna del JFET de canal N:
N-
P+ P+
Drenador(Drain)
Fuente(Source)
Puerta(Gate)
G
D
S
VGS
VDS
iD
Zona deTransición
iD(mA)
uDS(V)uP
1
2
3
4
5
uGS(V)0
-1.0
-4.0
-3.0
2 4 6 8 10F
-2.0
Puertaal aire
Con GS polarizada inversamente, al aumentar VDS se tienen dos efectos contrapuestos:
La corriente de drenador tiende a aumentar debido al aumento de ten-sión VDS
Al aumentar VDS también se polariza más inversamente la unión PN de puerta, aumentando la zona de transición y disminuyendo la anchu-ra del canal. La resistencia del canal aumenta. La corriente tiende a disminuir
La corriente de puerta equivale a la corriente inversa de saturación de una unión PN polarizada inversamente. Por tanto la puerta es práctica-mente un circuito abierto.
En definitiva, se controla la corriente de drenador por medio de la tensión de puerta: VGS
TRANSISTORES FET e IGBT 3
UNIVERSIDAD DE OVIEDO ÁREA DE TECNOLOGÍA ELECTRÓNICA
Transistor JFET de CANAL N
iD(mA)
uDS(V)
uP≈ uGSoff
1
2
3
4
5
uGS(V)0
-1.0
-4.0
-3.0 uGS < uGSoff
uDScont=| uGS-uGSoff |
IDss
2 4 6 8 10
A
B
D
E
F uGS(V)
iD(mA)
uGSoff
IDssA
B
D
EF
-2.0C C
Zona de Corte
uDSuGS
iG=0 iD=0
Condiciones:uGS>uGSoff, uDS>0
El transistor se comporta como un circuito abierto
Zona Activa
uDS
iG=0 iD
Condiciones:uGS<uGSoff, uDS>uDScont
uGS iD=f(uGS)
El transistor se comporta como una fuente de corriente: 2
1⎥⎥⎦
⎤
⎢⎢⎣
⎡−=
GSoff
GSDssD u
uIi
IDss es la corriente de saturación para uGS=0
TRANSISTORES FET e IGBT 4
UNIVERSIDAD DE OVIEDO ÁREA DE TECNOLOGÍA ELECTRÓNICA
Zona Resistiva o de Saturación
uDS
iG=0 iD=uDS/rDS
Condiciones:uGS<uGSoff, uDS<uDScontrDS=g(uGS)uGS
Se comporta como una resistencia cuyo valor depende de la tensión uGS:
( )[ ]22 2 DSDSGSoffGSGSoff
DssD uuuu
uIi −−=
Transistor JFET de CANAL P
uGS
iG
uDS
iDDRENADOR
FUENTE
CANAL P
PUERTAG
S
D
Cambian todos los sentidos de tensiones y corrientes:
iD(mA)
uDS(V)
uP≈ uGSoff
-1
-2
-3
-4
-5
uGS(V)0
1.0
4.0
3.0 uGS < uGSoff
uDScont=| uGS-uGSoff |
IDss
-2 -4 -6 -8 -10
A
B
D
E
F uGS(V)
iD(mA)
uGSoff
IDss
2.0C
A
B
D
EF
C
TRANSISTORES FET e IGBT 5
UNIVERSIDAD DE OVIEDO ÁREA DE TECNOLOGÍA ELECTRÓNICA
Sección de un transistor FET integrado
Los portadores circulan en sentido horizontal por el canal Se utilizan difusiones N++ adicionales para disminuir la resistencia de los
contactos
TRANSISTORES FET e IGBT 6
UNIVERSIDAD DE OVIEDO ÁREA DE TECNOLOGÍA ELECTRÓNICA
TRANSISTORES FET e IGBT 7
UNIVERSIDAD DE OVIEDO ÁREA DE TECNOLOGÍA ELECTRÓNICA
TRANSISTORES FET e IGBT 8
UNIVERSIDAD DE OVIEDO ÁREA DE TECNOLOGÍA ELECTRÓNICA
TRANSISTORES FET e IGBT 9
UNIVERSIDAD DE OVIEDO ÁREA DE TECNOLOGÍA ELECTRÓNICA
2. Transistores de Efecto de Campo de Puerta Aislada 2.2 MOSFET de Enriquecimiento o Acumulación
uGS
iG
uDS
iDDRENADOR
FUENTE
CANAL N
PUERTAG
S
D
uGS
iG
uDS
iDDRENADOR
FUENTE
CANAL P
PUERTAG
S
D
P-
N N
VDS
VGS
Drenador Puerta FuenteD G S
Substrato
Al
Si O2
CANAL N
Importante: Presentan diodo parásito entre D (cátodo) y S (ánodo)
iD(mA)
uDS(V)
1
2
3
4
5
uGS(V)10
9.0
6.0
7.0 uGS<uGSumb
uDScont=| uGS-uGSumb |
IDss
2 4 6 8 10
A
B
D
E
FuGS(V)
iD(mA)
uGSumb
A
B
D
EF
8.0C C
TRANSISTORES FET e IGBT 10
UNIVERSIDAD DE OVIEDO ÁREA DE TECNOLOGÍA ELECTRÓNICA
iD(mA)
uDS(V)
1
2
3
4
5
uGS(V)10
9.0
6.0
7.0 uGS<uGSumb
uDScont=| uGS-uGSumb |
IDss
2 4 6 8 10
A
B
D
E
FuGS(V)
iD(mA)
uGSumb
A
B
D
EF
8.0C C
uDSuGS
iG=0 iD=0
CORTECondiciones:uGS<uGSumbral, uDS>0
uDS
iG=0 iD
ACTIVACondiciones:uGS>uGSumbral, uDS>uDScont
uGSuDS
iG=0 iD=uDS/rDS
ZONA RESISTIVA
Condiciones:uGS<uGSumbral, uDS<uDScont
rDS=g(uGS)uGSiD=f(uGS)
En zona activa:
( )2GSumbralGSD vvki −⋅=
o bien: 2
1 ⎥⎦
⎤⎢⎣
⎡−=
GSumbral
GSDssD v
vIi
donde:
2GSumbral
Dss vkI =
TRANSISTORES FET e IGBT 11
UNIVERSIDAD DE OVIEDO ÁREA DE TECNOLOGÍA ELECTRÓNICA
2.2 MOSFET de Empobrecimiento o Deplexión
uGS
iG
uDS
iDDRENADOR
FUENTE
CANAL N
PUERTAG
S
D
uGS
iG
uDS
iDDRENADOR
FUENTE
CANAL P
PUERTAG
S
D
Tienen un canal predifundido:
P-
N N
VDS
VGS
Drenador Puerta Fuente
D G S
Substrato
Al
Si O2
CANAL NCanal
Predifundido(Tipo N)
iD(mA)
uDS(V)
uP≈uDSoff
1
2
3
4
5
uGS(V)2.0
1.0
-2.0
-1.0 uGS<uGSoff
uDScont=| uGS-uGSoff |
2 4 6 8 10
A
B
D
E
F uGS(V)
iD(mA)
uGSoff
A
B
D
EF
0C C
IDss IDss
En activa: 2
1⎥⎥⎦
⎤
⎢⎢⎣
⎡−=
GSoff
GSDssD u
uIi
TRANSISTORES FET e IGBT 12
UNIVERSIDAD DE OVIEDO ÁREA DE TECNOLOGÍA ELECTRÓNICA
Sección de un transistor MOSFET
Estructura Metal-Óxido-Semiconductor para el condensador de puerta (gate)
Circulación horizontal de portadores
Transistor MOSFET Vertical (VMOS)
La puerta y el canal tiene forma de "V" La circulación de portadores es vertical, lo que reduce la resistencia serie Esta estructura se emplea en transistores MOSFET de potencia para ma-
nejar corrientes y tensiones elevadas Presentan un diodo parásito entre D (cátodo) y S (ánodo)
TRANSISTORES FET e IGBT 13
UNIVERSIDAD DE OVIEDO ÁREA DE TECNOLOGÍA ELECTRÓNICA
TRANSISTORES FET e IGBT 14
UNIVERSIDAD DE OVIEDO ÁREA DE TECNOLOGÍA ELECTRÓNICA
TRANSISTORES FET e IGBT 15
UNIVERSIDAD DE OVIEDO ÁREA DE TECNOLOGÍA ELECTRÓNICA
TRANSISTORES FET e IGBT 16
UNIVERSIDAD DE OVIEDO ÁREA DE TECNOLOGÍA ELECTRÓNICA
3. Transistor Bipolar de Puerta Aislada (IGBT) Se emplean en aplicaciones de Electrónica de Potencia, trabajando en
conmutación Combinan la facilidad de gobierno de puerta de los FET con las buenas
características de conducción de los bipolares Se elimina el diodo parásito de los MOSFET y se disminuye la caída de
tensión en saturación
Colector
Emisor
Base
Emisor
Colector
Base~
uCE(V)
iC(A)
uCEsat 5 10 15 20 25
1
2
3
4
5
6 VGE=
8 V
7 V
6 V
5 V
4 V (umbral)
IC (mA)
VGE (V)4 6 8 10
50
100
150
0
VGE_umbral
2
TRANSISTORES FET e IGBT 17
UNIVERSIDAD DE OVIEDO ÁREA DE TECNOLOGÍA ELECTRÓNICA
TRANSISTORES FET e IGBT 18
UNIVERSIDAD DE OVIEDO ÁREA DE TECNOLOGÍA ELECTRÓNICA
TRANSISTORES FET e IGBT 19
UNIVERSIDAD DE OVIEDO ÁREA DE TECNOLOGÍA ELECTRÓNICA
TRANSISTORES FET e IGBT 20
UNIVERSIDAD DE OVIEDO ÁREA DE TECNOLOGÍA ELECTRÓNICA
TRANSISTORES FET e IGBT 21
UNIVERSIDAD DE OVIEDO ÁREA DE TECNOLOGÍA ELECTRÓNICA
TRANSISTORES FET e IGBT 22
UNIVERSIDAD DE OVIEDO ÁREA DE TECNOLOGÍA ELECTRÓNICA
TRANSISTORES FET e IGBT 23
UNIVERSIDAD DE OVIEDO ÁREA DE TECNOLOGÍA ELECTRÓNICA
TRANSISTORES FET e IGBT 24
UNIVERSIDAD DE OVIEDO ÁREA DE TECNOLOGÍA ELECTRÓNICA
top related