design-houses: oportunidades para o brasil e américa latina
Post on 13-Mar-2016
26 Views
Preview:
DESCRIPTION
TRANSCRIPT
Edna Barros (ensb@cin.ufpe.br)Centro de Informática – UFPE
Design-Houses: Oportunidades para o Brasil e América Latina
Roteiro
• Sistemas Embarcados e Novas tecnologias de Implementação
• Tecnologias de Projeto• System Level Design• Oportunidades de Mercado
– O Projeto Brazil_IP– Programa CI Brasil
• Conclusões
Sistemas Embarcados e Novas Tecnologias de ImplementaçãoSystem on a Chip
Sistemas Embarcados
Funcionalidades IntegradasTelefone Celular
Vídeo, email, MP3Mensagens, Browser, m-
commerceE-book, Games...
Sistemas Embarcados: Tecnologias
Tecnologia
Computação
Comunicação
Novos Dispositivos
Tecnologia: SoC´s (System on Chip)
Tecnologia: SoC´s (System on Chip)
Núcle
o
Comunicação
mem
ória
disp
ositi
vos
Tecnologia:Capacidade de Integração: Lei de Moore
• Uma tendência que se mantém e foi prevista em 1965 por Gordon Moore
Número de transistores praticamente dobra a cada 18 meses
10,000
1,000
100
10
1
0.1
0.01
0.001
Tra
nsis
tore
s por
ch
ip(e
m m
ilhõe
s)
1981 1983 1985 1987 1989 1991 1993 1995 1997 1999 2001 2003 2005 2007 2009
Note: logarithmic scale
Lei de Moore:Ilustração Gráfica
1981 1984 1987 1990 1993 1996 1999 2002
10.000transistores
150.000.000transistores
Um chip de 2002 pode conter 15.000 chips de 1981
Tecnologia: System-on-Chip
Micro-proc. IC
MemoryIC
Peripher.IC
FPGAIC
Board
IC
Microprocessor core
Peripheral core
System-On-Chip
• Uso de núcleos de processadores (cores)• Baixo custo de fabricação em série• Alta qualidade• Diminuição de defeitos de montagem e
fabricação em geral• Baixa potência consumida• Pequeno tamanho• Alta velocidade
System-on-chip (SOC)
Tecnologias de ProjetoA maneira de converter uma funcionalidade em implementação
Motivação: Produtividade de Projeto
100,000
10,000
1,000
100
10
1
0.1
0.01
19831981 1987 1989 1991 19931985 1995 1997 1999 2001 2003 2005 2007 2009
Produtividade(K) Trans./Pessoa – Mës
Motivação: Produtividade de Projeto X Tam.Chip
• O número de transistores por chip aumentou muito mais que a capacidade de projeto• Maior chip em 1981 requer 100 homem.mês
– 10.000 transistores / 100 transistores / mês• Maior chip em 2002 requer 30.000 homem.mês
– 150.000.000 / 5.000 transistores / mês• Custo aumentou de $1M para $300M
10,000
1,000
100
10
1
0.1
0.01
0.001
Tra
nsis
tore
s/ch
ip(m
ilhõe
s)
100,000
10,000
1000
100
10
1
0.1
0.01
Prod
utiv
idad
e(K
) T
rans
./Hom
em.M
ês
1981 1983 1985 1987 1989 1991 1993 1995 1997 1999 2001 2003 2005 2007 2009
Capacidade do CI
produtividade
Gap
Motivação: The mythical man-month
• O problema é pior na realidade • O aumento da equipe pode, em algum momento, tornar o projeto
mais lento, devido a complexidade de gerenciamento e comunicação
• Esse efeito é conhecido na comunidade de software como “the mythical man-month” (Brooks 1975)
10 20 30 400
10000
20000
30000
40000
50000
60000
43
24
19
1615
1618
23
Tempo
Duração em meses
Designers
Melhorando a Produtividade
• Tecnologias de Projeto• Foco em tecnologias com visão
unificada de hardware e software– Automação
• Programas substituem projeto manual• Síntese
– Reuso• Componentes pré-definidos• IP-cores• Processadores de propósito geral e de
propósito único em um mesmo IC – Verificação
• Garantir a corretude e completude de cada etapa de projeto
• Co-simulação Hardware/software
Reuse
Specification
Implementation
Automation
Verification
• Ferramentas de Síntese– Especificação da funcionalidade – Conversão da funcionalidade em implementação
enquanto:• Satisfazendo restrições de projeto • Otimizando outras métricas
• Desafios– Complexidade da Funcionalidade
• Milhões de possiveis implementações• Métricas relacionadas e que competem
– Desempenho vs. Área vs. Potência– Gap de Produtividade
• Menos que 10 linhas de código ou 100 transistores produzidos por dia
• Necessidade de especificação em alto nível de abstração
Tecnologia de Projeto: Síntese
Gajski’s Y-chart
Behavior
Physical
Structural
Processors, memories
Registers, FUs, MUXs
Gates, flip-flops
Transistors
Sequential programs
Register transfers
Logic equations/FSM
Transfer functions
Cell Layout
Modules
Chips
Boards
Process(x)Begin y := 0.22 + 0.889 x; i := 0; do until i > 3 loop y:= 0.5(y + x/y); i := i + 1; end do;
Especificação Especificação InicialInicialSíntese algorítmicaSíntese algorítmica(alto nível)(alto nível)
Process(x)Begin y := 0.22 + 0.889 x; i := 0; do until i > 3 loop y:= 0.5(y + x/y); i := i + 1; end do;
ComportamentoComportamento
LayoutLayout
ASICASIC
Process(x)Begin y := 0.22 + 0.889 x; i := 0; do until i > 3 loop y:= 0.5(y + x/y); i := i + 1; end do;
+ + * /
Controle ProcessamentoArquiteturaArquitetura
+ + * /
ArquiteturaArquitetura
Alg.RTL
Comp.Estr.
Geom.
Síntese lógicaSíntese lógicaSíntese de layoutSíntese de layoutPrototipaçãoPrototipação
EstruturaEstrutura
System Design Logic Design Physical Design
Simulation Schematic entry Placement /Routing
Hierarchy,Generators
Logic-Level Synthesis
High-Level SynthesisSystem-Level Synthesis
homem-mês para 20KPortas
70
Redução do Tempo de Projeto
Síntese de Hardware e Software
Implementation
Assembly instructions
Machine instructions Logic gates
Logic equations / FSM's
Register transfers
Sequential program code (e.g., C, VHDL)
Compilers(1960s,1970s)
Assemblers, linkers(1950s, 1960s)
Behavioral synthesis(1990s)
RT synthesis(1980s, 1990s)
Logic synthesis(1970s, 1980s)
Microprocessor plus program bits
VLSI, ASIC, or PLD implementation
• Até os anos 90....Duas linhas de evolução....
• Evolução Software– Montadores– Compiladores
• Evolução Hardware– Síntese Lógica– Síntese RT– Síntese Alto-Nível
• A partir dos anos 90....• Projeto integrado de
Hardware e software – Ambos iniciam de uma
descrição comportamental sequencial
Verificação Funcional
• Garantia que um projeto está correto e completo– Correto
• Implementa a especificação corretamente– Completo
• Descreve a saída para todas as entradas relevantes
• Verificação Formal– Difícil– Para projetos pequenos ou apenas algumas
propriedades são verificadas
• Simulação– Técnica mais usada
Verificação Funcional: Simulação
• Criação de um modelo computacional do projeto– Fornecer valores para entrada– Verificar se os valores das saídas estão ok
• Exemplo de Corretude– ALU
• Fornecer todas as possíveis combinações para as entradas• Verificar se as saídas estão corretas
• Exemplo de Completude– Porta do Elevador Fechada em Movimento
• Forneça todas as possíveis sequencias de entrada• Verifique que a porta está sempre fechada quando o
elevador está em movimento
Verificação Funcional: Testbenches
DesignUnderVerification
Driver Moni-tor
Source
ReferenceModel
duv
Checker
Vantagens da Simulação
• Controlabilidade – Simulação pode ser interrompida/re-iniciada a
qualquer momento– Controle dos Valores
• Entradas e Valores internos
• Observabilidade– Exame do sistema/ambiente a qualquer momento
• Depuração– Pode parar a simulação em qualquer ponto e:
• Observar valores internos• Modificar valores do sistema/ambiente antes de reinício
– Considerar pequenos intervalos de tempo(ex: 500 nanosegundos)
Desvantagens da Simulação
• Enorme tempo de simulação– 1 hora de execução de um SOC
• = 1.2 anos de simulação no nível de repertório de instrução
• = 10,000,000 horas de simulação no nível de portas
10,000,000 gate-level HDL simulation
register-transfer-level HDL simulation
cycle-accurate simulation
instruction-set simulation
throughput model
hardware emulation
FPGA 1 day
1 hour
4 days
1
10
100
1000
10000
100,000
1,000,000
IC
1.4 months
1.2 years
12 years
>1 lifetime
1 millennium
Tendências e Necessidades:
• Modelos de Simulação que permitam simulação rápida
• Modelos descritos em níveis mais abstratos • Análise de Cobertura de Testes
System Level DesignTendências e Oportunidades
System Level Design: Módulos de Propriedade Intelectual
• Componentes Comerciais “ off-the-shelf “ (COTS) – IC´s pre-projetados e pre-
fabricados– Implementam GPP ou SPP– Reduz tempo de
projeto/depuração– Facilidade de aquisição
•Processor •Memory •Peripheral
•Board
•Processor •Memory •Peripheral
•Board
System Level Design: Módulos de Propriedade Intelectual
• Componentes Comerciais “ off-the-shelf “ (COTS) – IC´s pre-projetados e pre-fabricados– Implementam GPP ou SPP– Reduz tempo de projeto/depuração– Facilidade de aquisição
• System-on-a-chip (SOC)– Todos os componentes do sistema
implementados em UM único CHIP– Muda forma de negócio:
• Como Propriedade Intelectual e não como IC
• SOC construído pela integração de múltiplas descrições
•Processor •Memory •Peripheral
•Board
•Processor •Memory •Peripheral
•Board
•Peripheral •Mem
•Processor
•IP cores
•Core library
•PeripheralA
•PeripheralB
•ProcessorX
•Peripheral •Mem
•Processor
•IP cores
•Core library
•PeripheralA
•PeripheralB
•ProcessorX
•IP-core library
•PeripheralA
•PeripheralB
•ProcessorX
Projetos Baseados em Plataforma e IP-cores
Projetos Baseados em Plataforma e IP-cores
Percentual de reusoCrescimento de IP-cores, Memória e SW
Tipos de IP-cores
• Soft core– Descrição
Comportamental sintetizável (HDL)
– Independe da tecnologia– Pode ser otimizado para
a aplicação– Requer mais esforço de
projeto– Pode não funcionar em
tecnologia não testada– Não é otimizado
Behavior
Physical
Structural
Processors, memories
Registers, FUs, MUXs
Gates, flip-flops
Transistors
Sequential programs
Register transfers
Logic equations/FSM
Transfer functions
Cell Layout
Modules
Chips
Boards
Gajski’s Y-chart
Tipos de IP-cores
• Soft core– Descrição Comportamental sintetizável (HDL)– Independe da tecnologia– Otimizado para a aplicação– Requer mais esforço de projeto– Pode não funcionar em tecnologia não testada– Não é otimizado
• Firm core• Descrição estrutural (HDL)
• Alguma reconfigurabilidade• Otimização limitada• Melhor previsibilidade e
facilidade de uso
Behavior
Physical
Structural
Processors, memories
Registers, FUs, MUXs
Gates, flip-flops
Transistors
Sequential programs
Register transfers
Logic equations/FSM
Transfer functions
Cell Layout
Modules
Chips
Boards
Gajski’s Y-chart
Tipos de IP-cores
• Soft core– Descrição Comportamental sintetizável (HDL)– Independe da tecnologia– Otimizado para a aplicação– Requer mais esforço de projeto– Pode não funcionar em tecnologia não testada– Não é otimizado
• Firm core– Descrição estrutural (HDL)– Alguma reconfigurabilidade– Otimização limitada– Melhor previsibilidade e facilidade de uso
• Hard core– Descrição Física– Fornecido em variedade de formatos
de layout– Facilidade de Uso– Previsibilidade– Depende da tecnologia
Behavior
Physical
Structural
Processors, memories
Registers, FUs, MUXs
Gates, flip-flops
Transistors
Sequential programs
Register transfers
Logic equations/FSM
Transfer functions
Cell Layout
Modules
Chips
Boards
Gajski’s Y-chart
Reuso de IP-cores: Desafios
• Padronização de Interfaces e de Documentação– VSIA / OCP-IP
• Métricas para Certificação e Qualificação dos IP´s– RMM e VSIA
• Padronização para Transferência (Classificação)– Spirit
Metodologia para o Projeto de IP-cores
Mercado de IP-cores: Desafios
• Novo modelo de Negócio– Passado
• Vendores vendem IC aos projetistas• Projetistas tem que adquirir cópias adicionais
– Não era possível copiar do original– Presente
• Vendedores podem comercializar IP´s• Projetistas podem usar tantas cópias quanto necessário
• Modelos de Preços– Modelo baseado em Royalty
• Similar ao modelo de IC• Projetista paga por cada modelo adicional
– Modelo de Preço Fixo• Um preço por IP independente do número de cópias
– Outros modelos
Proteção de IP
• Passado– Cópia ilegal muito difícil
• Engenharia reversa requeria esforço enorme• Cópia acidental não era possível
• Presente– IP-cores são vendidos em formato eletrônico
• Cópia deliberada/acidental facilitada• Proteção se faz necessária• Contratos para cópia/distribuição• Técnicas para proteção da Propriedade
Novos desafios para usuários de IPs
• Licença– Mais difícil do que comprar um IC– Muitos contratos estabelecem modelo de preço e proteção
• Assistência jurídica• Esforço extra de projeto
– Especialmente para soft cores• Devem ser sintetizados e testados• Diferenças mínimas pode causar problemas
• Verificação é mais difícil– Teste extensivo para soft cores sintetizados e soft/firm cores
mapeados a tecnologia particular• Tempo e potência pode variar entre implementações
– Verificação é crítica• IP-cores produzidos como IC• Não se pode substituir IP-core ruim
System Level Design: Projetos Baseados em Plataforma
• Projetista inicia com modelo referência de plataforma (modelo de simulação)
• Projetista desenvolve aplicação• Mapeamento da aplicação na
arquitetura• Análise de métricas• Ajustes:
– mapeamento– aplicação– Arquitetura
• Ajustes na Plataforma– Maturidade das ferramentas de
síntese/compiladores– IP´s podem ser ajustados
• Refinamento continua até que implementação desejada seja obtida
Platform Applications
Numbers
Mapping
Analysis
Projetos Baseados em Plataforma: Desafios
???
• Desafios1. Seleção de
plataformas2. Ajuste da plataforma3. Projeto de plataforma
• Necessidades1. Biblioteca de modelos
de processadores, barramentos, memórias
2. Mecanismo de especificação de plataformas
3. Ambiente de simulação 4. Benchmarcks
Projetos Baseados em Plataforma: Desafios
• Desafios1. Selecionar plataforma2. Ajuste da
Plataforma3. Projeto de plataforma
• Necessidades1. Mecanismos de
especificação de componentes
2. Mecanismos de geração automática de simuladores
3. Geração de Ferramentas de compilação
4. Mecanismos de análise
Projetos Baseados em Plataforma: Desafios
• Desafios1. Selecionar plataforma2. Ajuste da plataforma3. Projeto de
plataforma• Problemas
1. Biblioteca de IP-cores dos componentes validados
2. Ferramentas de síntese e simulação
Projeto baseado em Plataformas: Mercado Potencial
ARM 922T
ARM 7TDMI
ARM 922T
Mercado Potencial
Análise Desempenho
Cliente
Projeto baseado em Plataformas: Mercado Potencial
Xtensa LX
Mercado Potencial
Análise Consumo de
Energia
Cliente
ARM 7TDMI
Consome 2 vezes menos
Xtensa LX
Mercado Potencial: Oferecendo Soluções
Aplicações de Processamento de Imagem
Future Digital Camera (Digital Still Cameras)
Próxima geração de produtos imagem
Próxima geração de digital video camcoder
Aplicações WDM, Sistemas de Transmissões Ópticos sonares, WCDMA
CISCO CRS-1 (40Gbps)
Aplicações Eletrônicas de consumidor
Serv
iços
Serv
iços
ServiçosServiços
Ambiente Platform-Designer
Especificaçãode plataformas
Análise do desempenhode comunicação
Análise do desempenhoem memórias
Análise do consumode energia em memórias
Ambiente Platform-Designer
Especificaçãode plataformas
Analise do desempenhode comunicação
Analise do desempenhoem memórias
Analise do consumode energia em memórias
Framework
Ambiente Platform-Designer
acsys
espec.plataforma simulação
0
10
20
30
40
50
tem
po (u
s)
ch0 op2operações do canal
20304532
análise
Oportunidades de MercadoIniciativas para a Criação e Fortalecimento de Design-Houses
O Projeto Brazil IP
THE TIME HAS COME…
Evolução do Mercado
• Evolução do tamanho do mercado– Taxas anuais de crescimento 25% - 35%– Tamanho do mercado em 2005 de US$ 1.5 Bi – Deverá superar fabricação em 10 anos
IP Revenue (U$ M)
0
500
1000
1500
2000
2500
3000
1998 1999 2000 2001 2002 2003 2004 2005 2006 2007 2008
Distribuição do Mercado
• Modelos de negócio– Licensa (61%), royalties (22%) e serviços (17%)
• Composição do mercado– Telecomunicações (57%), eletrônica de consumo
• Distribuição por tipo de IP– Microprocessadores (33%), interfaces de barramento (17%) e
outros (50%)• Distribuição por companhias
– 450 companhias acompanhadas por Dataquest (2001)– As três maiores empresas dominam 40% do mercado
Tendências do Mercado de IP-cores
• Tendências– Consolidação de plataform baseada IP-cores– Surgimento de fabricantes de soft IP-cores
• Foco para novas empresas– Soluções de alto valor agregado para um determinado
nicho– Conjunto de IP-cores que juntos formam uma plataforma
Objetivos do Brazil-IP
• Fornecer treinamento especializado em tecnologias de projeto de IP-cores
• Desenvolver uma plataforma de referência (Fênix)
• Estabelecer uma metodologia de projeto de IP-cores fundamentada em– Mecanismos de especificação de alto-nível– Metodologia de co-verificação funcional– Uso de ferramentas profissionais para simulação,
síntese e protototipação– Baseada em padrões internacionais e industriais de
qualidade
O Consórcio Fênix
• Parceiros– 8 Universidades:
• Equipe– Professores: 16– Pesquisadores: 8– Estudantes mestrado:
12– Estudantes de
graduação: 55
UFPE
UFMG
UNB
UFCG
USPUNICAMP
PUC-RSUFRGS
A Plataforma Fênix
A Metodologia Brazil-IP
Synopsys tools
RISC P Memory
BluetoothContr.
MPEG-4MP3
LCDContr.
Plataforma Fênix
8051 C
System Bus
Peripheral Bus
Bridge
NoC USB
Contr.
Requirements Capture
Specification forVerification
Specification for Synthesis
Specification
Prototyping
Synthesis Simulation
SystemC RTLOCP-IP compliant
Testbenches
DesignUnderVerification
Driver Moni-tor
Source
sc_mainReference
Model
duv_tb
Checker
Reference ModelSystemC - TL
Synopsys tools
RISC P Memory
BluetoothContr.
MPEG-4MP3
LCDContr.
Plataforma Fênix
8051 C
System Bus
Peripheral Bus
Bridge
NoC USB
Contr.
RISC P Memory
BluetoothContr.
MPEG-4MP3
LCDContr.
Plataforma Fênix
8051 C
System Bus
Peripheral Bus
Bridge
NoC USB
Contr.
Requirements Capture
Specification forVerification
Specification forVerification
Specification for Synthesis
Specification for Synthesis
SpecificationSpecification
PrototypingPrototyping
Synthesis SimulationSynthesis Simulation
SystemC RTLOCP-IP compliant
Testbenches
DesignUnderVerification
Driver Moni-tor
Source
sc_mainReference
Model
duv_tb
Checker
DesignUnderVerification
Driver Moni-tor
Source
sc_mainReference
Model
duv_tb
Checker
Reference ModelSystemC - TL
Equipes Brazil-IP
University Activities Professors
UFPE UNICAMP UFCG PUC-RS USP UNB UFMG UFRGS
General co-ordination and design of a 8051 micro-controller Technical coordination and design of n MP3 decoder Methodology development and design of a MPEG4 decoder Design of a NoC (Network on Chip ) Design of a bluetooth controller Design of a USB Interface Design a LCD controller Development of the application running on the Fenix Platform
Edna Barros, Manoel Eusebio de Lima Guido Araújo, Rodolfo Jardim, Paulo Centoduccate Elmar Melcher Ney Calazans, Fernando Moraes Wang Chau, Marius Strum Ricardo Jacobi Diógenes Cecílio Flávio Wagner
Brazil-IP Results
IP-core Specification Implementation(SystemC)
Verification Synthesis Prototyping
8051 Ok Ok Ok Ok Ok
MP3 Ok Ok Ok Ok Ok
MPEG4 Ok Ok Ok Ok Ok
NoC Ok Ok Ok Ok Ok
LCD crtl Ok Ok Ok 30% -
Bluetooth Ok Ok Ok 80% -
USB Ok Ok Ok 40% -
Application The application for the simulation model has been developed
Resultados Brazil-IP
• Formação de pessoal qualificado....University Scholarship students Scholarship students Voluntiers
Brazil-IP other funding agenciesUFPE 10 6 7PUC-RS 6 4 3UNICAMP 6 4UFRGS 4UFCG 7 1UNB 3UFMG 2USP 7 1 1Total 45 15 12
Processo para Desenvolvimento de IP-cores (soft):ipPROCESS Workflow
Características:•Projeto interativo e incremental•Uso de diagramas UML-RT•Uso de regras de codificação•Verificação funcional•Programação em pares•Padrão VSIA
Programa CI Brasil
• Lançado em Junho 2004• Objetivo
– Criação de cinco design-houses– Expansão do Projeto Brazil-IP– Formação Especializada em projeto de sistemas
embarcados
Programa CI Brasil: Design Houses
• Oportunidades de negócios
Projeto de IP-cores Projeto de Sistemas(FPGAs ou SoC´s)
Desenvolvimento de IP-cores que possam ser integrados com mínimo esforço
Projeto de sistemas a partir da integração de vários IP-cores (de diferentes fornecedores ou não)
Foco em reuso Foco na soluçãoQualidade é a característica essencial
Time to market é a característica essencial
Programa DH Brasil: Financiamento
• Suporte– Equipamentos– Licenças comerciais de
CAD– Bolsas diferenciadas
• Objetivo– Realização de projetos
com a industria nacional
– Identificação de nichos de mercado
– Auto-sustentabilidade após 3 anos
• Financiamento– DH: R$ 3 Mi/Ano– Brazil-IP: R$ 800K/Ano
CESAR
MANAUS
USPCENPRA
CEITEC
Conclusões
• Tendências na área de Sistemas Embarcados– Projetos Nível de Sistema– Desenvolvimento de IP-cores de qualidade
• Aplicação específica • Agregação de valor• Outsourcing
– Desenvolvimento de plataformas de simulação• Modelos em alto nível de abstração• Mecanismos de análise• Suporte a software embarcado
– Desenvolvimento de soluções• Plataformas• Software embarcado
Conclusões
• Iniciativas e Suporte– Projeto Brazil-IP
• Formação de recursos humanos• Projetos com qualidade
– Programa DH Brasil• Suportar cooperação com a indústria• Descoberta de vocações e nichos de mercado
– Projeto ArchC• Desenvolvimento de plataformas de simulação
top related