germano maioli penello - uerjgermano/microeletronica_2015-2/aula 16.pdf · resistência de folha...
Post on 17-Dec-2018
220 Views
Preview:
TRANSCRIPT
11
Microeletrônica
Germano Maioli Penello
http://www.lee.eng.uerj.br/~germano/Microeletronica%20_%202015-1.html
Sala 5145 (sala 17 do laboratorio de engenharia elétrica)
Aula 16
MOSFET
2
Capacitância parasítica de depleção de fonte e dreno
Modelo SPICE:
Não confundir capacitância de depleção (polarização reversa) com
capacitância de difusão (polarização direta)!
MOSFET
3
Resistência parasítica de fonte e dreno
O comprimento da região ativa aumenta a resistência parasítica em série com o
MOSFET, determinada pelo número de quadrados na fonte (NRS) e dreno (NSD)
NRS = comprimento da fonte / largura da fonte
Resistência de folha incluída no modelo SPICE como srh (confira o valor no processo C5)
MOSFET
4
Capacitância parasítica
As capacitância parasíticas dependem da área da regíão ativa. Num desenho
com números pares de capacitores, a região ativa de um terminal é maior que a
do outro. Neste desenho, a área do S é maior que a do D.
MOSFET
5
Capacitância parasítica
Para obter boa resposta a altas frequências, é desejado que a capacitância
maior seja aterrada (para NMOS) ou conectada ao VDD (PMOS)
Maior
capacitância
A menor capacitância descarrega pelos dois capacitores (maior resistência no
caminho de descarga) enquanto a maior capacitância não carrega nem
descarrega.
Menor
capacitância
MOSFET
6
Capacitância parasítica
Dispositivo operando na região de inversão forte (strong inversion region)
Capacitância não depende da extensão da difusão lateral
Canal formado entre o dreno e a fonte
MOSFET
7
Capacitância parasítica
Dispositivo operando na região de depleção. Não há canal entre o dreno e fonte.
Capacitância depende da extensão da difusão lateral
Os parâmetros CGDO (gate-drain overlap capacitance) e CGSO são
estipulados no modelo SPICE. Confira os valores no modelo do
processo C5.
MOSFET
8
Capacitância parasítica
Os modelos do MOSFET devem incluir capacitâncias entre seus terminais e
que essas capacitâncias dependem da região de operação do MOSFET.
Imagem SEM
Quantos
transistores
temos nesta
imagem?
Modelos para projetos digitais
9
Após ver alguns detalhes da fabricação dos MOSFETs, agora veremos modelos
que utilizaremos em designs digitais
De uma forma simples, o MOSFET é analisado em
projetos digitais como uma chave logicamente controlada.
Modelos para projetos digitais
10
Um dos pontos importantes em um circuito digital é o tempo de resposta do
MOSFET. Para determinar o tempo de resposta, temos que associar ao
MOSFET uma capacitância e uma resistência.
Efeito Miller
Considere o seguinte circuito:
Inicialmente: Vin = VDD e Vout = 0
Se as tensões mudarem: Vin = 0 e Vout = VDD
Modelos para projetos digitais
11
Efeito Miller
Considere o seguinte circuito:
Inicialmente: Vin = VDD e Vout = 0
Se as tensões mudarem: Vin = 0 e Vout = VDD
A carga final fornecida é
Modelos para projetos digitais
12
Efeito Miller
Neste exemplo, a capacitância vista pela fonte de entrada e de saída é o
dobro da capacitância conectada entre a entrada e a saída
Usaremos este resultado para construir um modelo de MOSFET para análise
digital.
Modelo de MOSFET digital
13
Resistência de chaveamento efetiva
Inicialmente o MOSFET está desligado (VGS = 0) e o dreno está em VDD.
Aplicando instantaneamente uma tensão VDD na porta a corrente ID que
flui inicialmente é:
Modelo de MOSFET digital
14
Resistência de chaveamento efetiva
Como estimar
uma resistência
para este
resultado?
Modelo de MOSFET digitalResistência de chaveamento efetiva
Como estimar
uma resistência
para este
resultado?
Inverso da inclinação da reta
15
Modelo de MOSFET digitalResistência de chaveamento efetiva
16
Modelo inicial para um MOSFET chaveando
Limitação desse modelo: Consideração feita que o tempo de subida e de
descida é zero. O ponto que define a chave aberta e fechada é bem definido.
Usado para cálculo a mão, apresentam resultados dentro de um fator de dois
do resultado obtido por simulação ou pela experiência.
Modelo de MOSFET digitalResistência de chaveamento efetiva
17
O modelo feito aqui não inclui a redução da mobilidade observada em
dispositivos submicron. Um melhor resultado é obtido através de valores
medidos ou simulados:
NMOS de canal longo (fator de escala de 1 µm e VDD = 5V)
PMOS de canal longo (fator de escala de 1 µm e VDD = 5V)
mobilidade do elétron é maior que a do buraco
Modelo de MOSFET digitalResistência de chaveamento efetiva
18
MOSFETs de canal curto não seguem a lei quadrática para a corrente!
NMOS de canal curto
PMOS de canal longo
Usamos a corrente Ion para estimar a resistência
Modelo de MOSFET digitalResistência de chaveamento efetiva
19
MOSFETs de canal curto não seguem a lei quadrática para a corrente!
NMOS de canal curto (fator de escala de 50 nm e VDD =1V)
PMOS de canal longo (fator de escala de 1 µm)
Usamos a corrente Ion para estimar a resistência
Equações reescritas para incluir L
Modelo de MOSFET digitalEfeitos Capacitivos
20
Adicionando efeitos das capacitâncias no modelo
Cox é a capacitância na região de triodo (superestimado para facilitar as
contas à mão – cálculo melhor é feito com simulações)
Capacitância é vista como 2(Cox/2) = Cox
Modelo de MOSFET digitalEfeitos Capacitivos
21
Adicionando efeitos das capacitâncias no modelo
Modelo
melhorado
Modelo de MOSFET digitalConstante de tempo
22
Qual é a velocidade de chaveamento do MOSFET?
Constante de tempo τn = RnCox
Canal longo:
Mais lento - quadraticamente com L
Independente de W
Mais rápido para VDD maior
Canal curto:
Mais lento linearmente com L
Independente de W
Mais lento para VDD maior
Modelo de MOSFET digital
Resumo
23
Tempo de transição e de atraso
24
Relembrando
Tempo de transição e de atraso
25
Tempo de subida - tr
Tempo de descida- tf
Tempo de subida da saída- tLH
Tempo de descida da saída- tHL
Tempo de atraso low to high - tPLH Tempo de atraso high to low - tPHL
Tempo de transição e de atraso
26
No nosso modelo digital:
Ctot = capacitância total entre o dreno e o terra.
Modelo simplificado para ser usado no cálculo a mão apenas!
Exemplo
27
Descarga Carga
Exemplo
28
Descarga Carga
Canal longo
Canal curto
Exemplo
29
Descarga Carga
30
Simulação
Exemplo
Projeto digital
31
Por que NMOS e PMOS têm tamanhos diferentes?
Projeto digital
32
Por que NMOS e PMOS têm tamanhos diferentes?
Casamento da resistência de chaveamento efetiva
top related