ripte (ranguman ilmu pengetahuan teknik elektro)

RIPTE (RANGUMAN ILMU PENGETAHUAN TEKNIK ELEKTRO)

• Gerbang Logika• Adder• Decoder dan Encoder• Multiplexer dan Demultiplexer• Flip-Flop

Oleh :

Rizky Jalu Putra Safian1303030013

GERBANG LOGIKA DASAR

Gerbang Logika € blok dasar untuk membentuk rangkaianelektronika digital

➢ Sebuah gerbang logika mempunyai satu terminal output dan satu atau lebih terminal input

➢ Output-outputnya bisa bernilai HIGH (1) atau LOW (0) tergantung dari level-level digital pada terminal inputnya.

➢ Ada 7 gerbang logika dasar : AND, OR, NOT, NAND,NOR, Ex-OR, Ex-NOR

tputinp

Gerbang logika

ouut

Gerbang AND

Input A Input B

Output X

Simbol gerbang logika AND

Operasi AND :• Jika Input A AND B keduanya HIGH, maka output X akan HIGH• Jika Input A atau B salah satu atau keduanya LOW maka output

X akan LOW

Tabel Kebenaran gerbang AND – 2 input

INPUT OutputXA B

0 0 00 1 01 0 01 1 1

Cara kerja Gerbang AND :

1 1

0 0

A BX = A.B

5 V

X=A.B

Analogi elektrikal gerbang AND

+5V

A

B

Gerbang AND dengan switch Transistor

Gerbang AND dengan banyak Input

X = A.B.C.D

A

B C D AND – 4 input

X = A.B.C.D.E.F.G.H

AB C D E F GH AND – 8 input

Tabel Kebenaran AND-4 input

INPUT OutputXA B C D

0 0 0 0 00 0 0 1 00 0 1 0 00 0 1 1 00 1 0 0 00 1 0 1 00 1 1 0 00 1 1 1 01 0 0 0 01 0 0 1 01 0 1 0 01 0 1 1 01 1 0 0 01 1 0 1 01 1 1 0 01 1 1 1 1

Gerbang OR

Input A Input B

Output X

Simbol gerbang logika OR

Operasi OR :• Jika Input A OR B atau keduanya HIGH, maka output X akan HIGH• Jika Input A dan B keduanya LOW maka output X akan LOW

Tabel Kebenaran gerbang OR – 2 input

INPUT OutputXA B

0 0 00 1 11 0 11 1 1

Cara kerja Gerbang OR : 0

A

X = A+B5 V

1

10

B

X=A+B

Analogi elektrikal gerbang OR

+5V

A

B

Gerbang OR dengan switch Transistor

Gerbang OR dengan banyak Input

X = A+B+C

A BC

OR – 3 input

X = A+B+C+D+E+F+G+H

AB C DEF GH OR – 8 input

Tabel Kebenaran OR-3 input INPUT Output

XA B C

0 0 0 00 0 1 10 1 0 10 1 1 11 0 0 11 0 1 11 1 0 11 1 1 1

Gerbang NOT / INVERTER

Input A Output X

Simbol gerbang logika NOT

Operasi NOT :• Jika Input A HIGH, maka output X akan

LOW• Jika Input A LOW, maka output X akan

HIGH

X = A

Tabel Kebenarangerbang NOT / INVERTER

INPUTA

OutputX

0 11 0

Gerbang NAND

Input A Input B

Input A Input B

Output XOutput XATAU

Simbol gerbang logika NAND

Operasi NAND :• Merupakan Inversi (kebalikan) dari operasi AND• Jika Input A AND B keduanya HIGH, maka output X akan LOW• Jika Input A atau B atau keduanya LOW, maka output X akan HIGH

Tabel Kebenaran gerbang NAND X= A.B

INPUT OutputXA B

0 0 10 1 11 0 11 1 0

Gerbang NAND dengan banyak Input

X = A.B.C

A

B C

NAND – 3 inputX = A.B.C.D.E.F.G.H

AB C D E F GH NAND – 8 input

Tabel Kebenaran NAND-3 input INPUT Output

XA B C

0 0 0 10 0 1 10 1 0 10 1 1 11 0 0 11 0 1 11 1 0 11 1 1 0

Gerbang NOR

Input A Input B

Input A Input B

Output XOutput XATAU

Simbol gerbang logika NOR

Operasi NOR :• Merupakan Inversi (kebalikan) dari operasi OR• Jika Input A dan B keduanya LOW, maka output X akan HIGH• Jika Input A OR B salah satu atau keduanya HIGH,

maka output X akan LOW

Tabel Kebenaran gerbang NOR X=A+B

INPUT OutputXA B

0 0 10 1 01 0 01 1 0

Gerbang Ex-OR

Input A Input B

Output X

Simbol gerbang logika Ex-OR

Operasi Ex-OR :• Ex-OR adalah kependekan dari Exclusive OR• Jika salah satu dari kedua inputnya HIGH (bukan kedua-

duanya), maka output X akan HIGH• Jika kedua inputnya bernilai LOW semua atau HIGH

semua, maka output X akan LOW

Tabel Kebenaran Gerbang Ex-OR

Persamaan Logika Ex-OR

X = A + B

A

B

X

Berdasarkan Tabel Kebenaran di atas (yang bernilai output = 1), Ex-OR dapat disusun dari gerbang dasar : AND, OR dan NOT

Persamaan EX-OR (dari AND, OR dan NOT) :X = AB + AB

AB X

Gerbang Ex-OR dari AND, OR, NOT

Simbol logika Ex-OR

INPUT OUTPUTA B X0 0 00 1 11 0 11 1 0

Gerbang Ex-NOR

Input A Input B

Output X

Simbol gerbang logika Ex-NOR

Operasi Ex-NOR :• Ex-NOR merupakan kebalikan dari Ex-OR• Jika salah satu dari kedua inputnya HIGH (bukan kedua-

duanya), maka output X akan LOW• Jika kedua inputnya bernilai LOW semua atau HIGH

semua, maka output X akan HIGH

Tabel Kebenaran Gerbang Ex-NOR

Persamaan Logika Ex-NOR

X = A + B

Berdasarkan Tabel Kebenaran di atas (yang bernilai output = 1), Ex-NOR dapat disusun dari gerbang dasar : AND, OR dan NOT Persamaan EX-NOR (dari AND, OR dan NOT) :

X = AB + AB

A

B

X

A

B X

Gerbang Ex-NOR dari AND, OR, NOT

Simbol logika Ex-NOR

INPUT OUTPUTA B X0 0 10 1 01 0 01 1 1

RINGKASAN JENIS GERBANG LOGIKA

INPUT OutputXA B

0 0 00 1 11 0 11 1 1

INPUTA

OutputX

0 11 0

INPUT OutputXA B

0 0 10 1 11 0 11 1 0

No

NAMA TIPE IC Simbol Logika

Persamaan

Tabel Kebenaran

1 AND 7408AB X X=A.B

INPUT OutputXA B

0 0 00 1 01 0 01 1 1

2 OR 7432AB X X=A+B

3 NOT 7404 A X X=A

4 NAND

7400A XB

X=A.B

RINGKASAN JENIS GERBANG LOGIKA……cont

INPUT OutputXA B

0 0 10 1 01 0 01 1 0

INPUT OUTPUTA B X0 0 00 1 11 0 11 1 0

No

NAMA TIPE IC

Simbol Logika

Persamaan

Tabel Kebenaran

5 NOR 7402A XB

X=A+B

6 Ex-OR 7486A XB X=A + B

7 Ex-NOR

A XB X=A + B

INPUT OUTPUTA B X0 0 10 1 01 0 01 1 1

ANALISA PE-WAKTU-AN

Cara penganalisaan response output terhadap kombinasi input-inputnya pada periode waktu tertentu,Cara penganalisaaan yang lain adalah dengan Tabel KebenaranPeralatan yang digunakan disebut : Timing Diagram (Diagram pe-waktu-an).

Bentuk Timing Diagram :1

A

X1

0

01

B0

t1 t2 t3 t4t5

t0

INPUT

OUTPUT

Merupakan Rangkaian Logika kombinasi yang

berfungsi melakukan operasi bilangan biner

Penjumlahan biner 1-bit terdiri atas :Half Adder Full Adder

Rangkaian Penjumlah yang tidakmenyertakan

bawaan sebelumnya (previous carry) pada Inputnya

Rangkaian Penjumlah yang meyertakan bawaan

sebelumnya.

Implementasi XOR dengan Full Adder

Rangkaian Logika yang melakukanproses

penjumlahan data biner n-bit Contoh : Full Adder Paralel 4-bit memiliki Input

A3, A2, A1, A0 untuk Input A dan B3, B2, B1, B0 untuk Input B serta S3, S2, S1, S0 untuk Output S

Cn

Cn

S3S

A3

B3

AB FA 1-Bit

CP

S2S

A2

B2

AB FA 1-Bit

CP

Cn

S1S

A1

B1

AB FA 1-Bit

CP

Cn

S0S

AB FA 1-Bit

CP

Co (Carry out)

A0

B0

(Carry in)

A3 A2 A1 A0

B3 B2 B1B0

S3FA Paralel

S2 4-BitS1

S0

Co

Ci

Skema Rangkaian

Simbol Rangkaian

+

Operasi Full Adder 4-Bit dapat ditunjukkan dalam

proses Penjumlahan Sebagai berikut3

2

Pada Full Adder 4 bit di atas, Augend dan addend

Bilangan Positif, Hasilnya juga Positif

Ci A B

== A3A2A1A0= B3B2B1B0

0= 0011= 0010

SCO

= S3S2S1S0=

= 01010

dan S disimpan dalamsuatu

Data pada A, B, Ci,Co

Register Register merupakan Elemen Digital yang berfungsi menyimpan data dalam bentuk Biner (0 dan 1)

Tanda Bilangan Positif 0 Tanda Bilangan Negatif 1 Sehingga diperlukan Register dengan panjang n+1

Bit (Bilangan Biner + Tanda) dimana Tanda Bilangan merupakan MSB

Encoder

Encoder merupakan rangkaian logika yang berfungsi mengubah data yang ada pada inputnya menjadi kode biner pada outputnyaInputan 2n akan menghasilkan n output

Simbol

Encoder 8 to 3

I0

I1

I2

I3

I4

I5

I6

I7

Y0

Y1

Y2

Encoder 4 to 2

I0

I1

I2

I3

Y0

Y1

Tabel kebenaran & Rangkaian

INPUT OUTPT

1 2 3 4 5 6 7 8 C B A

1 0 0 0 0 0 0 0 0 0 0

0 1 0 0 0 0 0 0 0 0 1

0 0 1 0 0 0 0 0 0 1 0

0 0 0 1 0 0 0 0 0 1 1

0 0 0 0 1 0 0 0 1 0 0

0 0 0 0 0 1 0 0 1 0 1

0 0 0 0 0 0 1 0 1 1 0

0 0 0 0 0 0 0 1 1 1 1

IC Encoder

Decoder

Adalah rangkaian logika yang berfungsi mengkode ulang atau menafsirkan kode-kode binerpada inputnya menjadi data asli pada outputnya.Decoder merupakan kebalikan dari fungsi encoder

Simbol

Decoder 3 to 8

Y0

Y1

Y2

Y3

Y4

Y5

Y6

Y7

I0

I1

I2Decoder 2 ke 4

I0

I1

Y0

Y1

Y2

Y3

Tabel Kebenaran

INPUT OUT PUT

X Y Z 0 1 2 3 4 5 6 7

0 0 0 1 0 0 0 0 0 0 0

0 0 1 0 1 0 0 0 0 0 0

0 1 0 0 0 1 0 0 0 0 0

0 1 1 0 0 0 1 0 0 0 0

1 0 0 0 0 0 0 1 0 0 0

1 0 1 0 0 0 0 0 1 0 0

1 1 0 0 0 0 0 0 0 1 0

1 1 1 0 0 0 0 0 0 0 1

Rangka

i!!!

IC Decoder

Multiplexer (MUX)

Rangkaian logika dengan fungsi memilih data yang ada pada inputnya untuk disalurkan ke output dengan bantuan sinyal pemilih/sinyal kontrolJumlah input MUX adalah 2n dengan n adalah jumlah bit sinyal pemilih

Simbol MUX

MUX 2 ke 1I0

I1

Y

S

MUX 4 ke 1

I0

I1

I2

I3

Y

S1 S0

MUX 8 ke 1

I0

I1

I2

I3 Y

S2 S1

I4

I5

I6

I7

S0

Cara Kerja

MUX dapat diumpamakan seperti saklar, dalam hal ini pemindahan saklar dilakukan dengan memberikan sinyal pemilih (S).Pemberian sinyal pada S menyebabkan data yang diinputkan pada input dipilih untuk disalurkan pada Y

Tabel Kebenaran & Rangkaian

PEMILIH OUTPUT

S1 S0 Y

0 0 I0

0 1 I1

1 0 I2

1 1 I3

IC MUX

Demultiplexer (DEMUX)

Rangkaian logika yang berfungsi menyalurkan data yang ada pada input ke salah satu dari beberapa output dengan bantuan sinyal pemilih/sinyal kontrolJumlah output DEMUX adalah 2n dengan n adalah jumlah bit sinyal pemilih

Simbol DEMUX

DEMUX 1 ke 2Y0

Y1

I

S

DEMUX 1 ke 4

Y0

Y1

Y2

Y3

I

S1 S0

DEMUX 1 ke 8

Y0

Y1

Y2

Y3

S2 S1

Y4

Y5

Y6

Y7

S0

I

Cara Kerja

Pemberian sinyal pemilih (S) menyebabkan data yang diinput pada I didistribusikan ke output Yx sehingga Y=Ix

Ketika sebuah output demux sedang menyalurkan data inputnya, maka output-output yang lain akan bernilai rendah (0)s

Tabel Kebenaran & Rangkaian

PEMILIH OUT PUT

S1 S0 Y0 Y1 Y2 Y3

0 0 1 0 0 0

0 1 0 1 0 0

1 0 0 0 1 0

1 1 0 0 0 1

IC DEMUX

FLIP-FLOP

oDasar dari rangk berurutoDisusun dari r. kombinasi dengan umpan balik→ ada tundaan waktu (time delay)

→ tundaan waktu ada pada setiap gerbangoRangkaian yang mempunyai 2 keluaran saling komplemen (satu komplemen dari yang lain), masukan boleh 1, boleh 2

oAda 4 bentuk dasar flip-flop: Flip-flop RS (urut abjad singkatan Set Reset) Flip-flop JK (hanya huruf abjad, mirip RS) Flip-flop T (Toggle) Flip-flop D (Delay atau Data)

Flip-flop RSDasar dari semua flip-flopDisusun dari NOR atau NAND

Flip-flop NOR

.

A(S)

B(R )

Q

Q

A B Q Q0 0 0 00 0 1 1

0 1 0 00 1 1 0

1 0 0 11 0 1 11 1 0 01 1 0 0

AB= 00, jika Q= 0 → Q= 1 → Q= 0 stabil pada Q=0Q= 1 → Q= 0 → Q= 1 stabil pada Q=1

AB= 01, jika Q= 0 → Q= 1 → Q= 0 stabil pada Q=0 Q= 1 → Q= 0 → Q= 0 → Q= 1 → Q= 0

stabil pada Q=1 AB= 10, jika Q= 0 → Q= 0 → Q= 1 stabil pada Q=1

Q= 1 → Q= 0 → Q= 1 stabil pada Q=1AB= 11, jika Q= 0 → Q= 0 → Q= 0 stabil pada Q=0 dan Q=0

Q= 1 → Q= 0 → Q= 0 stabil pada Q=0 dan Q=0 AB=11 terlarang karena kedua keluaran 0 melanggar ketentuan komplementasi.

A B Q Q0 0 Q- Q- Hold

0 1 0 1 Set1 0 1 0 Reset1 1 - - Forbidden

Flip-flop NAND

Set Q→1Reset Q→0

A

B Q

Q

S Q

R Q

S R Q Q0 0 - -

0 1 1 0 1 0 0 1

1 1 Q- Q-

S R Q Q0 0 Q- Q- Hold

0 1 0 1 Set1 0 1 0 Reset1 1 - - Forbidden Simbol

umum

Logika negatif

Persamaan Keadaan BerikutKeadaan berikut

R S Q Q+

0 0 0 00 0 1 10 1 0 10 1 1 11 0 0 01 0 1 01 1 0 -1 1 1 -

Q RS 00 01 11 100 1 x

1 1 1 x

Q+= S + RQ RS= 0

Q Q+ R S0 0 x 00 1 0 11 0 1 01 1 0 x

Flip-flop RS Tertabuh(Clocked RS Flip-flop)

CK= 0 → R’= 0 S’= 0 : HoldCK= 1 → R’= R S’= S → berfungsi seperti tak

tertabuh

S

RQ

Q

CK

R’

S’

S Q

>CK

R Q

Flip-flop T (Toggle)Jika T=1 Toggle: Q+= Q →RS= 01 atau 10jika T= 0 Hold: Q+= Q →RS= x0 untuk Q=0 atau 0x untuk Q=1

S Q

R Q

T

T Q Q+ R S0 0 0 x 00 0 1 x 0 0 1 0 0 x0 1 1 0 x1 0 0 0 1 1 0 1 0 11 1 0 1 0 1 1 1 1 0

00 01 11 10

0 0 0 x x

1 1 1 0 0

00 01 11 10

0 x x 0 0

1 0 0 1 1

R= TQ

QQ+

T

S = TQ

QQ+

T

Q

T

Q

T

Simbol

Q Q+ T0 0 0 0 1 11 0 1 1 1 0

Flip-flop JKMengatasi kelemahan RS yang melarang kedua input berlogika 1, dengan membuatnya bekerja toggle untuk masukan tersebut. Masukan diberi nama J dan K: J ~ S dan K ~ R.

J K Q Q+ R S0 0 0 0 x 00 0 1 1 0 x0 1 0 0 x 00 1 1 0 1 01 0 0 1 0 1 1 0 1 1 0 x1 1 0 1 0 1 1 1 1 0 1 0

00 01 11 100 x x 0 0

1 0 1 1 0

R= KQ

JKQ

00 01 11 10

0 0 0 1 1

1 X 0 0 X

S= JQ

QQ+

T

Rangkaian dan simbol flip-flop JK

Q Q+ J K0 0 0 x0 1 1 x1 0 x 11 1 x 0

S Q

R QK

J

J Q

K Q

Simbol

J K Q+

0 0 Q Hold0 1 0 Reset1 0 1 Set1 1 Q Toggle

00 01 11 10

0 0 0 1 1

1 1 0 0 1

JKQ

Q+= JQ + KQ

Flip-flop JK tertabuh

Simbol

J Q

>CK

K Q

Flip-flop Induk Budak:Induk dikopikan ke budak pada periode CK= 0Tidak peka atas perubahan masukan sesaat

S Q

R QK

J

CK

S M

R MK

J

CK

S L

R L

Q

Q

Flip-flop D (Delay)

Digunakan untuk memori Hanya 1 masukan dataKeluaran mengikuti masukan selama CK aktif: Q+= D

D Q

>CK Q

CK

DQ

Q

D Q Q+

0 0 00 1 01 0 11 1 1

Rangkuman Flip-flop:

Q Q+ R S

0 0 x 00 1 0 11 0 1 01 1 0 x

Q Q+ D0 0 00 1 11 0 01 1 1

Q Q+ J K0 0 0 x0 1 1 x1 0 x 11 1 x 0

Q+= S + RQRS= 0

Q+= JQ + KQ

Q Q+ T0 0 0 0 1 11 0 1 1 1 0

Q+= T + Q Q+= D

Sumber

https://four07.files.wordpress.com/2012/02/sistem-digital-11-121.ppt

https://abuburhan1397.files.wordpress.com/2011/07/presentasi-bab6-flip-flop.ppt

http://www.kelasonline.net/wp-content/uploads/materi-kuliah/komparator.pdf

http://dimasfirmanda.lecture.ub.ac.id/files/2012/10/7.-Elektronika-Digital-Dekoder-Enkoder-7Segment.pptx

https://files2.smallpdf.com/files/8ddd87f2bd032eb063a09b9886b85dde.pptx?name=Gerbang%20Logika%20Dasar.pptx