superior new-tech. new technology excellent korean ... · ③ uart 시리얼 통신기능 제공...
Post on 07-Feb-2020
2 Views
Preview:
TRANSCRIPT
http://www.wooriTG.com
2012. 11. 02
ISO9001-KSA9001 Excellent Korean Technology
Excellent Korean Technology New Technology Superior New-Tech.
다양성보호설비 구현을 위한
FPGA 제어기 설계
㈜우리기술 정승권
http://www.wooriTG.com
DPS 개요 1
기술 배경 2
개발 절차 3
FLC 구조 및 설계 5
▣ 목 차
FLC (FPGA-based Logic Controller) 사양 4
결론 6
http://www.wooriTG.com - 3 -
1. DPS 개요
다양성 보호 설비
(Diverse Protection System)
① 기존 PLC로 구현
② Sensor 입력과 Set Point 값과
의 비교 로직, Voting 로직으로
기능 설계
요구 사항
① PPS(Plant Protection System)
와의 다양성 확보를 위해 PLC와
다른 구조 설계 필요
② 기본 기능 외에 시험 설비와의
인터페이스, 자기 진단 기능 등
이 요구
단순한 Analog 회로로
구현하기 어려움 DPS Diagram
http://www.wooriTG.com - 4 -
5. FIMS 데모 시나리오 #1
2-1. 기술 배경
FPGA(Field Programmable Gate Array)
① IC 소자내 다수의 Gate 들을 연결하여 입출력 로직을 만듬
② Gate 들의 연결은 HDL(Hardware Description Language) 에 의해 지정됨
CPU vs FPGA
특성 CPU FPGA
동작구현 ALU 의 순차적 수행 Gate 연결에 의한 신호 생성
Code & Data 메모리 Gate Cell
신호생성 순차적 병렬적
실행속도 고속 초고속
기능용량 제한 없음 제한적
주변회로 복잡 간단
Language C, Assembly VHDL, Verilog
Targeting
Compile - C를 기계어로 변경 Synthesis - HDL을 로직으로 변경
Link - Target IC에 맞는 실행 코드 연결 P&R – Target IC 에 맞게 Gate의 연결관계 생성
http://www.wooriTG.com - 5 -
2-2. 기술 배경
DPS의 FPGA 적용 적합성
DPS 특성 FPGA 만족도
다양성 확보 CPU 기반 PLC와 상이
제어기능이 비교적 간단함 상용 FPGA로 구현 가능
제어기능의 변경 가능성 없음 PLC의 프로그램 환경 필요 없음
고신뢰도 요구 회로 단순, HW 수준의 Timing 검증 가능
MTP Interface 통신 프로토콜 구현 가능
Self Diagnostic 주요 컴포넌트 진단 기능 구현 가능
입출력 Data 적음 FPGA 내장 메모리 사용
http://www.wooriTG.com - 6 -
3-1. 개발 절차
FPGA 시스템 개발 절차
① 적용 기준
• IEC61508: Functional Safety of Electrical/ Electronic/ Programmable Electronic
Safety Related Systems
• IEC61131-2: Programmable Controllers, Equipment Requirements and Tests
(Includes all sub test for EMI/RFI and Environmental)
② FPGA 는 Hardware 이나 설계 언어인 HDL 은 Software 로 인식
• HDL 개발 - Software 개발절차를 따름, V&V 수행
• FPGA(Fitting 후) 검증 - HW 시험 및 고장 모드 분석
③ HDL 개발 절차의 특징
• 코드레벨 검증을 컴퓨터 시뮬레이션으로 수행
• Place & Route 후 다시 컴퓨터 시뮬레이션으로 검증함
• Place & Route 전후의 시험이 같은 결과가 얻어지도록 함
• 컴퓨터 시뮬레이션이 Test Coverage 100%를 달성하도록 함
http://www.wooriTG.com - 7 -
3-2. 개발 절차
http://www.wooriTG.com - 8 -
3-3. 개발 절차
FPGA 시스템 개발 도구
① HDL Designer
• VHDL 코드 개발, 코딩 룰 검사, 검증 리포트 생성
• 안전성 검증 도구 (DO-254)
② Questa Core VHDL (구 ModelSim)
• VHDL 소스 코드 및 Place&Route 코드 Simulation
• 안전성 검증 도구 (DO-254)
③ FPGA Vendor Specific Place&Route Tool
• Place&Route 결과를 안전성 검증된 도구로 검증함
http://www.wooriTG.com - 9 -
4-1. FLC 사양
DPS Signal Diagram
http://www.wooriTG.com - 10 -
4-2. FLC 사양
대상
영광 원전 3,4,5,6
울진 원전 3,4,5,6
제어기 사양
① CPU, OS 사용 배제
② On-line self-diagnostic function 수행
③ MTP(Maintenance Test Panel) 내장
④ Redundancy – Logic Processing Module, Power Module 이중화
⑤ 기능별 모듈 구성 – Backplane Bus 로 연결
http://www.wooriTG.com - 11 -
4-3. FLC 사양
Logic Processor Module (LPM)
① Master/Slave 로 이중화 사용 가능
② 실행 시간 1ms 이하
③ UART 시리얼 통신기능 제공
④ 건전성 자기 진단 기능
⑤ 테스트 모드에서 MTP 명령처리
Analog Input Module (AIM)
① 24ch 입력
② 입력: 0~10V, ±0.1% Accuracy, ±0.2%
drift
③ 자기 진단기능
④ 자동 수동 보정기능
⑤ 샘플링 주기 20KHz 이상
⑥ 60Hz 필터링 (common mode 90dB,
normal mode 60dB)
⑦ ±30VDC 과전압 입력 보호
Analog Output Module (AOM)
① 16ch 출력 (전류 전압 선택)
② 출력: 0~10V 혹은 4~20mA, ±0.1%
Accuracy, ±0.2% drift
③ 자기 진단기능
④ 자동 수동 보정기능
⑤ 샘플링 주기 20KHz 이상
Digital Input Module (DIM)
① 격리된 32ch 입력
② 자기 진단기능
Digital Output Module (DOM)
① 격리된 32ch 출력
② Solid-state relay 출력 (격리 전압 600V
이상)
③ 자기 진단 기능
http://www.wooriTG.com - 12 -
5-1. FLC 구조 및 설계
FLC(FPGA-based Logic Controller) Diagram
공용 버스 사용
Logic Processing Module 이중화
기능별 FPGA 분리
http://www.wooriTG.com - 13 -
5-2. FLC 구조 및 설계
Logic FPGA
설계자 정의 제어 로직 수행
ADMIN FPGA
동작 스케쥴링
입출력 보드들과의 데이터 인
터페이스
통신 인터페이스
Main/Backup 전환
LPM 자체 진단
COM FPGA
RS422
MTP 통신
Backup Data 통신
http://www.wooriTG.com - 14 -
5-3. FLC 구조 및 설계
Logic FPGA Data
① FLC I/O 보드 configuration 정보
② Logic application을 제어하기 위한 정보
③ Logic application을 위한 field input/output 데이터
④ SOE를 위한 real-time clock 정보
⑤ 각 보드와 FPGA의 diagnostic 정보
⑥ 통신으로 연결되는 외부 기기들에 대한 정보
⑦ 통신을 제어하기 위한 정보
⑧ 외부 기기들로 송신될 데이터
⑨ 외부 기기들로부터 수신된 데이터
http://www.wooriTG.com - 15 -
5-4. FLC 구조 및 설계
ADMIN FPGA에 의한 작업 스케쥴링
ADMIN FPGA의 데이터 이동에 맞추어
LOGIC FPGA, IO FPGA 의 동작 실행
Deterministic 동작 보장
http://www.wooriTG.com - 16 -
5-5. FLC 구조 및 설계
모듈별 자체진단 기능
http://www.wooriTG.com - 17 -
6. 결론: 개선된 DPS 개발 효과
FPGA 기반 제어기 개발로 PLC 와의 다양성 확보
CPU/OS 사용 배제를 통한 제어기 검증/인허가 용이
모듈화 등의 기존 제어기(ex. PLC) 장점 유지
자기 진단 기능 강화를 통한 기기 신뢰성 증대
DPS 적용 범위 확대
① 가동원전
- 공간적 제약 해결
- 기존 인허가 요건을 유지할 수 있는 구조
- 통신망을 갖춘 Q-Class
② 비원전분야 및 해외수출
- 철도, 국방, 항공, 선박 등에도 적용될 수 있는 제어기 기술 확보
http://www.wooriTG.com
EOD
- 18 -
top related