an-1572：ad4111を使用したiec 61000-4-x規格およびcispr ......ve1 vsel gndiso refout gnd1...

AN-1572 アプリケーション・ノート

AD4111 を使用した IEC 61000-4-X 規格および CISPR 11 規格対応の工業用オートメーション向けアナログ入力設計

著者：Li Ke

Rev. 0

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって

生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示

的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有

者の財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。

©2019 Analog Devices, Inc. All rights reserved.

本社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 10F電話 03（5402）8200

大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 10F電話 06（6350）6868

名古屋営業所／〒451-6038 愛知県名古屋市西区牛島町 6-1 名古屋ルーセントタワー 38F電話 052（569）6300

はじめに

AD4111 は低ノイズ、高速セトリングの 24 ビット Σ-Δ A/D コンバータ（ADC）を内蔵しており、そのアナログ・フロント・エンドは完全差動またはシングルエンドのバイポーラ±10V 電圧入力および、シングルエンドの 20mA 入力に対応します。AD4111は、工業用オートメーション・アプリケーションのプログラマ

ブル・ロジック・コントローラ（PLC）モジュールおよび分散制御システム（DCS）モジュールで機能するよう設計されています。

このアプリケーション・ノートでは、AD4111 を代表的な±10Vの電圧入力と 0mA～20mA の電流入力で使用できる、AD4111 電磁両立性（EMC）プリント回路基板（PCB）の機能について解説します。この基板設計により、工業用オートメーション・ア

プリケーション向け EMC ソリューションが実証されます。IEC 61000-4-x シリーズの規格では、電子電気機器のシステム・レベルでのイミュニティの評価方法が規定されています。

AD4111 EMC テスト・ボードの特性評価によって、この回路の性能が、放射される無線周波数（RF）や RF 伝導妨害の影響を受けることがなく、静電放電（ESD）、電気的ファスト・トランジェント（EFT）、サージに対して十分なイミュニティを保持していることが確認されます。また、この基板は CISPR 11 についても試験が行われ、基板の放射エミッションがクラス A の限界を十分下回っていることが確認されます。

図 1. AD4111 EMC テスト・ボードの写真

1716

7-10

1

日本語参考資料

最新版英語アプリケーション・ノートはこちら

https://www.analog.com/media/en/technical-documentation/application-notes/AN-1572.pdfhttps://www.analog.com/jp/AD4111https://www.analog.com/jp/AD4111

アプリケーション・ノート AN-1572

Rev. 0 － 2/33 －

目次はじめに ........................................................................................... 1

改訂履歴 ........................................................................................... 2

システム設計 .................................................................................... 3

AD4111 ADCの説明..................................................................... 3

回路の説明 ................................................................................... 3

回路の評価とテスト .................................................................... 4

必要なソフトウェア .................................................................... 5

必要な装置 ................................................................................... 5

規格と性能基準 ............................................................................ 5

プリント回路基板 ............................................................................ 6

部品配置とレイアウト時の考慮事項 ......................................... 6

他の部品の考慮事項 .................................................................... 7

電圧源保護 ................................................................................... 7

ESD保護 ....................................................................................... 7

AD4111 EMCテスト・ボードの EMCおよび EMI測定結果 ....... 8

伝導耐性 ........................................................................................ 8

ESD耐性 ....................................................................................... 9

電気高速トランジェントに対するイミュニティ .................... 13

サージ耐性 .................................................................................. 16

放射耐性 ...................................................................................... 19

放射エミッション ...................................................................... 22

EMC基板の回路図とアートワーク .............................................. 24

オーダー情報 .................................................................................. 30

部品表 .......................................................................................... 30

改訂履歴

10/2018—Revision 0: Initial Version


Rev. 0 − 3/33 −

システム設計 AD4111 ADC の説明 AD4111 は、完全差動またはシングルエンド・バイポーラの±10V の電圧入力および、0mA～20mA の電流入力に対応するアナログ・フロント・エンド（AFE）を内蔵した、低消費電力で低ノイズの 24ビット Σ-Δ ADCです。完全にセトリングされたデータの最大チャンネル・スキャン・レートは、6.2kSPS（161µs）です。

2.5V、低ドリフト（5ppm/℃）の内部バンドギャップ・リファレンスが出力リファレンス・バッファ付きで組み込まれており、

外付け部品数を減らすことができます。デジタル・フィルタに

より柔軟な設定が可能で、27.27SPS の出力データ・レートで50Hz と 60Hz を同時に除去することもできます。様々なフィルタ設定の中から、アプリケーションの各チャンネルの要求に応

じた選択が可能です。ADC は、自動チャンネル・シーケンサにより、イネーブルされた各チャンネルを切り替えることができ

ます。

AD4111の高精度性能は、アナログ・デバイセズが独自に開発した iPassives™技術の実装により実現しています。また、デバイスは、仕様規定されている精度を実現するように出荷時に補正さ

れています。AD4111には、電圧入力に対する独自の断線検出機能（特許申請中）もあり、システム・レベルの診断が可能です。

このデバイスは 3V～5V の単電源で動作し、ガルバニック絶縁アプリケーションに容易に導入可能です。

詳細については、AD4111のデータシートを参照してください。

回路の説明

AD4111 は、過酷な工業用環境にさらされる PLC アプリケーションや DCS アプリケーション向けに設計されています。また、IEC 6100-4-x 規格と CISPR 11 規格にも適合しています。

図 2に示した回路は、過酷な EMIおよび EMC条件で AD4111を用いる場合の、複数チャンネルのグループ絶縁された工業用電

圧／電流入力モジュールの代表例を示しています。

この回路例では、超低消費電力の Arm® Cortex-M3マイクロコントローラ・ユニット（MCU）、ADuCM3029 が、ローカルのオンボード制御およびホスト・コンピュータとのデータ通信を処

理します。DC/DC コンバータ内蔵の 4 チャンネル・アイソレータ、ADuM5411によって、3V～5Vの単電源で動作する絶縁アナログ入力の設計に対する簡素で堅牢なソリューションが可能と

なっています。AD4111は電流入力（電圧入力がシングルエンドかバイポーラ差動かを問わず）も同時に処理できます。

2 個の低ドロップアウト・レギュレータ（LDO）によって、この回路例において基板の機能に必要な電圧を供給している内蔵

電源は大幅に簡素化されています。ADP7142 は 6V～40V の入力を 5V に降圧して、ADuM5411 のプライマリ側に給電します。ADP124 は、 ADP7142 の出力をマイクロプロセッサとADuM5411 のデジタル・アイソレータ・セッション用に 3.3V に調整します。

これらの電源回路は、代表的な工業用オートメーションの制御

システムの電源モジュールやバックプレーン電源の堅牢性に見

合うものとなるように設計されているわけではありません。基

本的な保護機能が実装されているだけです。AD4111 EMC テスト・ボードには、ホスト・コンピュータからの 5V ユニバーサル・シリアル・バス（USB）電源で十分に機能し、同時に非絶縁の汎用非同期レシーバー・トランスミッタ（UART）を通じてホストと通信を行うオプションもあります。EMI および EMCの試験中、AD4111 EMCテスト・ボードには別の 12V DC電源から給電し、データは基板外の絶縁データ・リンクを介してホス

ト・コンピュータに送信することもできます。

図 2. 回路内の AD4111 EMC テスト・ボード

AD4111

AVSS

IOVDD AVDD

DGND

SCLKCS

GND_ISO

SER

IAL

INTE

RFA

CE

INT. REF

DIG

ITA

LFI

LTER

VIAVIBVICVOD

ADuCM3029

3.3V

UART

VIN

EARTH

VOA

DINDOUT

5V USB

SPI1_CLKSPI1_CS

SPI1_MOSISPI1_MISO

VIN VOUTADP7142-5.0

GND_ISO

VIN0

IIN0IIN1IIN2IIN3

IGND0TOIGND3

REF+ REF–

XTAL1 XTAL2

XTAL ANDINT OSC

5V

VIN VOUTADP124-3.3

3.3V

VDD1

VDD2

VISO

GNDISOGND1

VDDP

ISO

LATI

ON

GND_ADuM

EARTH

+VA_ISO

FT232R

5VUSB

USB

RxD

TxD

ISOLATION

GND_ADUM GND_ISO

GND_ISO

PREC

ISIO

NVO

LTA

GE

DIV

IDER

–VBIAS

50Ω

1.8VLDO

REGCAPAREGCAPD

SYNC

ERROR

+VA_ISO

GPO1

GPO

CO

NTR

OL

TEMPERATURESENSOR

+VA_ISO

GPO0

COMPACOMPB

PDIS

VE1

VSEL

GNDISO

REFOUT

GND1

VOLTAGEINPUT

CURRENTINPUT

+VDD_ISO

VE2

COM

VOBVOCVID

ADuM5411

VIN1VIN2VIN3VIN4VIN5VIN6VIN7VINCOMADC

MU

X

1716

7-00

11.8VLDO

https://www.analog.com/jp/ADuCM3029https://www.analog.com/jp/ADuM5411https://www.analog.com/jp/ADP7142https://www.analog.com/jp/ADP124


Rev. 0 − 4/33 −

回路の評価とテスト AD4111 EMC テスト・ボードは、ホスト・コンピュータに接続して、あるいはスタンドアロン・モードで使用できます。動作

パラメータは内蔵フラッシュ・メモリに設定されています。放

射試験中、基板はホスト・コンピュータから切り離されますが、

ファームウェアが実行され、ハードウェアは動作を維持します。

イミュニティ試験では、基板は絶縁データ・リンクを通じてホ

スト・コンピュータに接続されます。ホスト・コンピュータ上

でシリアル・ポートのデータ・キャプチャ・プログラムが、

AD4111 から ADC 変換後のサンプルを受信します。

EMC テスト基板上の AD4111 には、部品レベルで標準的な工場出荷時のキャリブレーションのみが行われています。基板レベ

ルでのキャリブレーションが追加で行われることはありません。

出力データ・レートを 1007SPSに設定した場合、AD4111は、電圧と電流の VIN0～VIN1、VIN6、VIN2～VIN3、VIN7、VIN4～VIN5、IIN3、IIN2、IIN1、IIN0 の各入力チャンネルを、連続的なシーケンスでサンプリングします。EMC 試験での性能評価中、VIN2～VIN3 は差動電圧入力チャンネルを、VIN7 はシングルエンドの電圧入力チャンネルを、IIN3 は電流入力チャンネルを表します。EMC 試験でのこれ以外の接続は表 1 に示すとおりです。表 1. EMC 試験における AD4111 のピン接続

AD4111 Pin Connection in the EMC Tests AVDD 5 V IOVDD 5 V AVSS GND_ISO DGND GND_ISO REF+ Internally enabled VIN0 to VIN1 GND_ISO VIN6 GND_ISO VIN2 to VIN3 2.5 V VIN7 2.5 V VIN4 to VIN5 GND_ISO IIN3 2.5 V IIN2 GND_ISO IIN1 GND_ISO IIN0 GND_ISO

破壊の可能性のある EMC 試験の前後で、基板は 2.5V の外部信号源を、独立の高精度ベンチトップ・デジタル・マルチメータ

（DMM）と共にサンプリングします。電圧または電流に変換された後、対象チャンネルからの AD4111 のサンプリング値は、これと同じ期間に測定された DMM の値と比較され、誤差が求められます。性能の基準を満たすためには、2 つの測定値の差異が予め設定された範囲内にあることが必要です。最大許容誤

差はフル・スケールの 0.1%で、これは工業用オートメーション・アプリケーションの一般的な条件に一致するものです。

非破壊の EMC 試験では、基板は 2.5V の外部信号源をベンチトップ DMM と共にサンプリングします。電圧と電流の測定値をDMM の測定値と比較し、性能の基準を満たすかどうか判定します。

エミッション試験では、基板のアナログ入力チャンネルを絶縁

グラウンドに短絡します。基板はホスト・コンピュータから切

り離されますが、AD4111は各チャンネルで 1007SPSのサンプリング・レートを維持します。このセットアップで唯一の追加デ

バイスは、12V のバッテリで、これは EMC テスト・ボードに給電するものですが、EMI には影響しないものと見なされます。EMC 試験の一般的なセットアップを図 3 に示します。

1 対のツイスト・ペア線とその後段のローパス・フィルタが高精度信号源の出力を検出します。フィルタ処理された出力が 1対のツイスト・ペア線で DMM に接続されます。DMM は USBケーブルを介して PCに接続されています。ホスト・コンピュータの RealTerm ソフトウェアが、電気的に絶縁されたデータ・リンクを介して AD4111 のサンプリング・データを記録します。各 EMC 試験項目について、EMC テスト・ボードが電圧入力モードおよび電流入力モードで試験されます。

図 3. EMC 試験の一般的なセットアップ

SHIELD

DMM USB

PC_1

DATALOGGER SW

PC_2

RealTerm

DECOUPLINGNETWORK

DEVICE

OPT

ICAL

TRAN

SCEI

VER

INDEPENDENT, ACCURATEMEASUREMENT FOR THE

SIGNAL TO AD4111

RECORDADC SAMPLES

OPTICALFIBERS

AD4111 MCU

iCou

pler

UART

OPT

ICA

LTR

AN

SCEI

VER

DC SUPPLY

12V

DGNDDGND

GRP

SHIELDEDPAIR

GNDISO GNDISO GNDISO

DGNDGNDISO

GRP

IV

SIGNALSOURCE

AD4111 EMC TEST BOARD

1716

7-00

2


Rev. 0 − 5/33 −

必要なソフトウェア

AD4111 の EMC 試験を実施するには、次のソフトウェアが必要です。

AD4111 EMC 基板上のファームウェア・レビジョン E0-01 RealTerm：Serial/TCP Terminal 2.0.0.70 Keysight Technologies BenchVue ソフトウェア V 2.6

必要な装置

AD4111 の EMC 試験を実施するには、次の装置が必要です。

光 USB トランシーバー基板工業用光ファイバ・ケーブル Windows® 7 、 64 ビット・バージョン、イメージ

V3.0.2011.10.14 を実行する PC DC 電源：Agilent 3630A または YUASA NP7-12 デジタル・マルチメータ：Keysight 33470A 高精度信号源：ADR421 シールド 2 芯ケーブル、フォイル／ブレード Schaffner FN353Z-30-33

規格と性能基準

本基板設計のための EMC および電磁場干渉（EMI）の試験項目、制限事項、性能基準は、IEC 61131-2 に従って定められてます。この規格に従い、適用可能な次の 6 試験を選択しました。

IEC 61000-4-2 IEC 61000-4-3 IEC 61000-4-4 IEC 61000-4-5 IEC 61000-4-6 CISPR 11

これらの規格に従い、性能基準は表 4 に示すように分類されます。

AD4111 EMC テスト・ボードは、表 2 と表 3 に示した CISPR 11および IEC 61000-4-x 規格で試験が行われ、合格しています。

表 2. エミッション性能試験の概要 Test Basic Standard Frequency Range Limits Measured Minimum Margin Result Radiated Emissions CISPR 11 Class A 30 MHz to 1000 MHz See Table 11 and Table 12 7.5 dBµV Pass

表 3. イミュニティ性能試験の概要 Test Basic Standard Test Levels Performance Criterion Measured Minimum Margin Result Conducted Immunity IEC 61000-4-6 10 V/m A See Table 5 Pass Radiated Immunity IEC 61000-4-3 10 V/m A See Table 9 Pass ESD IEC 61000-4-2 ±6 kV B See Table 6 Pass EFT IEC 61000-4-4 ±2 kV B See Table 7 Pass Surge IEC 61000-4-5 ±2 kV B See Table 8 Pass

表 4. 性能基準性能基準説明

A メーカーが仕様規定する誤差範囲内での正常動作。 B 一時的な機能喪失または性能低下。これは障害が除去されると消失します。試験対象の装置は、オペレータが介入

することなく正常動作に回復します。 C 一時的な機能喪失または性能低下。性能の回復には、手動での再起動、電源オフ、電源オンなどのオペレータの介

入が必要です。 D 回復不能な機能喪失または性能低下。ハードウェアやソフトウェアに恒久的な損傷が発生したり、データが喪失し

たりします。

https://www.analog.com/jp/ADR421


Rev. 0 − 6/33 −

プリント回路基板 AD4111 EMC テスト・ボードは、最適な ADC 性能をもたらすよう設計されているものの、EMCと EMIの試験向けには最適化されていない標準の AD4111 評価用ボード、EVAL-AD4111SDZ とは設計が異なっています。

AD4111 EMC テスト・ボードは FR4 の 4 層 PCB 上に構成されています。PCBの層構成を図 4に示します。1次側と 2次側にはいずれも 0.5oz の銅薄膜が形成されています。基板のシステム側（LDO、マイクロプロセッサ、ADuM5411 の 1 次側、UART から USB へのトランシーバーで構成）が 4 層構造の上に配置されます。内部の層は 1oz の銅の上に形成されています。これらの層は、基板の一部として最適な EMC および EMI 性能を発揮するよう設計されているもので、AD4111が直接実装されるわけではありません。

図 4. PCB の層構成

AD4111 とそのペリフェラル全体を含む EMC 基板のフィールド側は、グランド・プレーンと電源プレーン用の内部の層がすべ

てエッチング除去された、疑似 2 層構造の上に配置されています。これらの層は、AD4111 が低コストの 2 層 PCB 上で仕様規定された機能と EMC および EMI 性能を発揮できることを実証するために設計されているものです。

部品配置とレイアウト時の考慮事項

AD4111は分解能が高くノイズ・レベルが低いため、デカップリング、グラウンド接続、レイアウトについては注意が必要です。

アナログ・セクションとデジタル・セクションは EMC 基板上で分離され、基板の特定の領域に限定されています。AD4111は、グランド・プレーンに上に配置され、3 層以上のプリント回路

基板が使用されている場合、そこには AVSS ピンと DGND ピンもハンダ処理されています。AD4111のデジタル・インターフェース側はアイソレータに近接して配置され、アナログ側は電圧

と電流の入力端子ブロックに面しています。電源は、0.1µF のコンデンサを 10nF のコンデンサと並列に配線してデカップリングされています。どちらも低等価直列抵抗（ESR）のセラミック・コンデンサが表面実装されたもので、AD4111の電源ピンに可能な限り近づけて配置します。

ダンピング抵抗は、相補型金属酸化物半導体（CMOS）のスイッチ・オンとスイッチ・オフに起因するデジタル・ラインの数

十 Ω から数百 Ω への電気的なトランジェントを減衰し、EMI を抑制するのに効果的です。また、この抵抗によって、シリア

ル・ペリフェラル・インターフェース（SPI）にフェライト・ビーズを追加することによるリンギングを抑制することもできま

す。

放射エミッション性能を改善するには、ADuM5411 のデータシートに記載されている推奨事項に従ってください。VDD1 ピンとGND1ピン、VDDPピンと GND1ピン、VISOと GNDISOピン、VDD2ピンと GNDISOの間に少なくとも 2 個のコンデンサを並列に配置して、ノイズとリップルを抑制します。0.1µF と 10nF の低 ESRセラミック・コンデンサを使用すると、高周波数で低インダク

タンスとなります。VDDPとVISOで 10µFのコンデンサを使用すると、リップルを抑制して適切な調整ができます。これらのコン

デンサは、ADuM5411 の電源ピンに可能な限り近づけて配置し、PCB パターンも最小の長さとなるようにします。

フェライト・ビーズ（BLM15HD182SN1D）が VISO ピンとGNDISO ピンに直列に表面実装されており、これにより高周波電流に対するインピーダンスが増加します。フェライト・ビーズ

は 100MHz～1GHz で 2kΩ（代表値）のインピーダンスを持ち、これによって、125MHz の 1 次側スイッチング周波数と 250MHzの 2 次側整流周波数および高調波の放射を抑制することができます。VISO は短いパターンを介して VDD2 に直接給電します。GNDISO（ピン 23）は他の GNDISO ピンに内部で接続されています。ピン 23 は、図 5 に示すように、バイパス・コンデンサにのみ配線されています。

最適性能のためには、高電圧表面実装（SMT）コンデンサをGND1（ピン 12）と GNDISO（ピン 13）の間に直接接続します。放射量を更に減らすには、AN-0971 アプリケーション・ノートで説明されているように、PCB スティッチング容量を組み込むこともできます。

PRIMARY SIDE SILKSCREENPRIMARY SIDE SOLDER MASK0.035 (1oz) COPPER PLATINGPRIMARY SIDE 0.017 (0.5oz) COPPER FOIL

SECONDARY SIDE 0.017 (0.5oz) COPPER FOIL

SECONDARY SIDE SOLDER MASK0.035 (1oz) COPPER PLATING

SECONDARY SIDE SILKSCREEN

FR4 PREPREG

FR4 CORE0.035 (1oz) COPPER

0.035 (1oz) COPPER

FR4 PREPREG

1.6m

m ±

10%

1716

7-00

3

http://www.analog.com/jp/eval-ad4111


Rev. 0 − 7/33 −

図 5. ADuM5411 のバイパスとペリフェラル

他の部品の考慮事項

AD4111 EMC テスト・ボードは、フットプリントが C0402 で、0.1µF、50V/X5R、10%の低 ESR セラミック・コンデンサを、基板のフィールド側のデカップリング・コンデンサに用いていま

す。低 ESR コンデンサを使用する場合、性能、ディレーティング、コスト、省スペース化を考慮するに際しトレードオフが伴

います。システムのマイクロプロセッサ側のデカップリング・

コンデンサには、フットプリントが C0603 の、0.1µF、50V/X7R、10%の低 ESR のセラミック・コンデンサを使用しています。

電圧源保護

EMC および EMI の評価と実証の対象は、AD4111 およびそのファミリ・デバイスに限定されます。AD4111テスト・ボードの電源回路は、基板の機能に必要な電圧を供給します。これらの電

源回路は、工業用オートメーションの制御システムの電源モジ

ュールやバックプレーン電源の堅牢性に見合うものとなるよう

に設計されているわけではありません。それ自体は、基本的な

保護機能が実装されているだけです。1nF のコンデンサが電力入力端子の各ピンに隣接して配置され、保護接地ピンに接続さ

れて、トランジェント・エネルギーを 3.3nF/3kVのコンデンサを通じてアース・グラウンドに放電させることができます。

4.7MΩ の抵抗によって、保護接地に蓄積されている可能性のあるエネルギーがアースに流出されます。電源入力の誤配線から

保護するためにダイオードが挿入されています。SMBJ26CA 電圧トランジェント圧縮（TVS）ダイオードがトランジェントをクランプし、24V（公称値）以上になるのを防止します。下流回路から漏出する放射は、コモンモード・インダクタによって

ブロックされます。インダクタ後段の 2 つめの SMBJ26CA TVSダイオードは、トランジェントを更にクランプします。

ESD 保護 EMCテスト・ボードには適切な ESD保護回路があることが必要です。保護回路は、電流制限抵抗、トランジェント電圧クラン

プ、トランジェント・エネルギーを分流するコンデンサによっ

て構成されます。

AD4111の電圧入力チャンネルでは EMCと EMI用に、180Ωの抵抗、4.7nF のコンデンサ、TVS デバイスの少なくとも 3 つの部品が必須です。AD4111 の VINx ピンと端子ブロックの間のパターンに配置された 180Ω の抵抗は、 4.7nF/50 V C0G のGRT155R71H472KE01D コンデンサと組み合わさることで、ADC のアンチエイリアス・フィルタとして機能します。このRC フィルタによって、EMC テスト中の RF 干渉が減衰されます。AD4111 の VINx ピンは約 1MΩ の抵抗に内部接続されているため、180Ω の直列抵抗は、TVS によってクランプされる高電圧から AD4111 を絶縁するための補助的な機能を持ちます。TVS デバイスは、EMC 事象発生時に基板上の電気的なトランジェントをクランプするのに必須のものです。SMAJ33CA-TR が、AD4111と入力端子ブロックの間に挿入されています。TVSピンは、短く太いパターンで VINx 端子ピンに配線されています。

AD4111 の電流入力チャンネルでは EMC と EMI 用に、PTC リセッタブル・ヒューズ、 180Ω の抵抗、 TVS デバイス、GRM1555C1H471JA01D コンデンサの少なくとも 4つの部品が必須です。ヒューズは電流が 150mA を超えた場合に作動します。180Ωの抵抗は AD4111の IINxピンと端子ブロックの間のパターン上にあり、IINx の入力抵抗が約 60Ω であるため、デバイスを流出入する過渡電流を制限するのに効果的です。TVS デバイスは、EMC 事象発生時に基板上の電気的なトランジェントをクランプするのに必須のものです。SMA6J10A-TR が、入力端子ブロックと電流制限抵抗の間に挿入されています。TVS ピンは、短く太いパターンで VINx 端子ピンに配線されています。470pF/50V C0GのGRM1555C1H471JA01Dコンデンサが電流制限抵抗の後段に配置されており、少量の高周波トランジェントを

絶縁グラウンドに分流します。

+3.3VDD

MCU_AD_SCLKMCU_AD_CS

MCU_AD_MOSIMCU_AD_MISO

DGND

+5V

R2

GND_ADUM

C17

4.7nF/3kV

AD4111_SCLKAD4111_CSAD4111_MOSIAD4111_MISO

R12

10kΩ

R9

16.9kΩ

+VA_ISO

GND_ISO

R10

14kΩ

DGND

C11

10µF

DGND

R8

R4R6

R1 33ΩR3 33ΩR5 33ΩR7 33Ω

33Ω33Ω33Ω33Ω

C12

0.1µFC16

0.1µF

C1

0.1µF

C4

0.1µF

C14

10µFL4

L3C13

10nF

C2

10nF

VDD11

GND12

VIA3

VIB4

VIC5

VOD6

VE17

NIC8

GND19

PDIS10

VDDP11

GND112 GNDISO13VISO14VSEL15GNDISO16NIC17VE218VID19VOC20VOB21VOA22GNDISO23VDD224

U1ADuM5411BRSZ

C172

1µF

L1L2

L15L16

C7

DNPDNPDNP

C8 C9C6

DNPGND_ISO

+VDD_ISO

1716

7-00

4


Rev. 0 − 8/33 −

AD4111 EMC テスト・ボードの EMC および EMI 測定結果伝導耐性 IEC 61000-4-6 に従い、被試験機器（EUT）は、グラウンド・リファレンス・プレーン上 0.1m の高さにある絶縁支持体の上に置きます。EUT から出る配線はすべて、グラウンド・リファレンス・プレーン上の少なくとも 30mm の高さで保持します。カップリング／デカップリング・ネットワーク（ CDN ）、KEMA801A を用いて干渉を加えます。ケーブルは減衰クランプ、KEMA801A でデカップリングされます。周波数の掃引範囲は、150kHz～80MHz（10V/m）で、1kHz のサイン波で 80%の振幅変調の妨害信号を使用します。ステップの大きさは、初めは開始

周波数の 1%で、その後はその直前の周波数の 1%ずつインクリメントしながら掃引します。振幅変調された搬送波の保持時間

は、周波数ごとにそれぞれ 1 秒です。

図 6. 電圧測定値と周波数の関係、VIN2～VIN3（10V/m）

図 7. 電圧測定値と周波数の関係、VIN7（10V/m）

図 8. 電流測定値と周波数の関係、IIN3（10V/m）

図 9. IEC 61000-4-6 試験用セットアップの接続図

0.1 1FREQUENCY (MHz)

102.50190

2.50195

2.50200

2.50205

2.50210

VOLT

AGE

MEA

SURE

MEN

T (V

) 2.50215

2.50220

1716

7-00

5

2.50340

2.50345

2.50350

2.50355

2.50360

2.50365

2.50370

0.1 1 10

1716

7-00

6

FREQUENCY (MHz)

VOLT

AGE

MEA

SURE

MEN

T (V

)

0.1 1 10FREQUENCY (MHz)

9.6830

9.6835

9.6840

9.6845

9.6850

9.6855

9.6860

9.6865

9.6870

CURR

ENT

MEA

SUR

EMEN

T (m

A)

1716

7-00

7

SHIELD

DMM USB

PC_1

DATALOGGER SW

CDN 801A

TEST WAVEFORMGENERATOR

PC_2

RealTerm

DECOUPLINGNETWORK

DEVICE

OPT

ICAL

TRAN

SCEI

VER


SIGNAL TO AD4111

RECORDADC SAMPLES

OPTICALFIBERS

AD4111 MCU

iCou

pler

UART

OPT

ICA

LTR

AN

SCEI

VER

DC SUPPLY

12V

DGNDDGND

GND

TSPSHIELDED PAIR


DGNDGNDISO

IV

SIGNALSOURCE


GRPGRPEARTH

ATTENUATION CLAMP, KEMA 801A

1716

7-00

8


Rev. 0 − 9/33 −

図 10. IEC 61000-4-6 試験用セットアップの写真

表 5. 61000-4-6 の試験レベルと結果

Input Mode Average

During Zap

Deviation Pass or Fail Min Max VIN2 to VIN3 2.502017 2.501917 2.502137 −10 ppm, 12 ppm × full scale (FS) Pass, Criterion A VIN7 2.503531 2.503422 2.503645 −4 ppm, 5 ppm × FS Pass, Criterion A IIN3 9.684782 9.681976 9.688193 −14 ppm, 18 ppm × full scale range (FSR) Pass, Criterion A

ESD 耐性 IEC 61000-4-2 に従い、試験用セットアップは、グラウンド・リファレンス・プレーン上 0.8m の高さの非導電性テーブルに設置されています。1.6m × 0.8m の水平結合版（HCP）がそのテーブルに置かれます。EUT とケーブルは、厚さ 0.5mm の絶縁マットで結合板と絶縁されています。AD4111 の入力端子ブロックのVINx と IINx のネジに接触放電が印加されます。EUT は、各定格で少なくとも 20 回（正負それぞれの極性で各 10 回）の放電を受けます。放電は 1 秒に 1 回の割合で行われます。

補助装置などの高精度信号は本質的に電圧源なので、測定ルー

プの部品パラメータがイミュニティ試験中にドリフトすること

によって、AD4111の電流モードでの測定値が変動する可能性があります。電流入力チャンネルの場合、2.5V のリファレンス電圧によって約 10mAの DC電流が生成されます。この特性は、測定の絶対値ではなく、AD4111の読出し値とマルチメータの読出し値の差で判断できます。同じことは、EFT とサージ試験にも当てはまります。

図 11. 電圧測定値とサンプリング数の関係、VIN2～VIN3

（6kV ESD 前後の比較）

1716

7-00

9

–2.50780

–2.50775

–2.50770

–2.50765

–2.50760

–2.50755

–2.50750

0 1000 2000 3000 4000

1716

7–01

3

SAMPLE COUNT

VOLT

AGE

MEA

SUR

EMEN

T (V

)

VIN23 BEFORE 6kV ESDVIN23 AFTER 6kV ESD


Rev. 0 − 10/33 −


（−6kV ESD 前後の比較）


（6kV ESD 中）


（−6kV ESD 中）

図 15. 電圧測定値とサンプリング数の関係、VIN7

（6kV ESD 前後の比較）




（6kV ESD 中）

–2.50780

–2.50775

–2.50770

–2.50765

–2.50760

–2.50755

–2.50750

0 1000 2000 3000 4000

VOLT

AG

E M

EASU

REM

ENT

(V)

SAMPLE COUNT

VIN23 BEFORE –6kV ESDVIN23 AFTER –6kV ESD

1716

7-01

6

–2.50790

–2.50785

–2.50780

–2.50775

–2.50770

–2.50765

–2.50760

–2.50755

–2.50750

0 500 1000 1500

VOLT

AGE

MEA

SURE

MEN

T (V

)

SAMPLE COUNT 1716

7-01

4

0 500 1000 1500

VOLT

AGE

MEA

SURE

MEN

T (V

)

SAMPLE COUNT 1716

7-01

7–2.50785

–2.50780

–2.50775

–2.50770

–2.50765

–2.50760

–2.50755

–2.50750

–2.50745

2.50330

2.50335

2.50340

2.50345

2.50350

2.50355

2.50360

0 1000 2000 3000 4000

VOLT

AGE

MEA

SURE

MEN

T (V

)

SAMPLE COUNT


1716

7-01

5

SAMPLE COUNT

2.50330

2.50335

2.50340

2.50345

2.50350

2.50355

2.50360

0 1000 2000 3000 4000

VOLT

AGE

MEA

SURE

MEN

T (V

)


1716

7-01

8

2.500

2.505

2.510

2.515

2.520

2.525

0 500 1000 1500

VOLT

AGE

MEA

SURE

MEN

T (V

)

SAMPLE COUNT 1716

7-01

9


Rev. 0 − 11/33 −


（−6kV ESD 中）

図 19. 電流測定値差とサンプリング数の関係、ΔIIN3 （6kV ESD 前後の比較）

図 20. 測定値差とサンプリング数の関係、ΔIIN3


図 21. 電流測定値とサンプリング数の関係、IIN3

（6kV ESD 中）

図 22. 電流測定値とサンプリング数の関係、IIN3 （−6kV ESD 中）

2.500

2.505

2.510

2.515

2.520

2.525

0 500 1000 1500

VOLT

AGE

MEA

SURE

MEN

T (V

)

SAMPLE COUNT 1716

7-02

2

–0.0134

–0.0132

–0.0130

–0.0128

–0.0126

–0.0124

–0.0122

–0.0120

0 1000 2000 3000 4000

CURR

ENT

MEA

SUR

EMEN

T DI

FFER

ENC

E (m

A)

SAMPLE COUNT

IIN23 BEFORE 6kV ESDIIN23 AFTER 6kV ESD

1716

7-02

0

–0.0134

–0.0132

–0.0130

–0.0128

–0.0126

–0.0124

–0.0122

–0.0120

0 1000 2000 3000 4000

CUR

RENT

MEA

SURE

MEN

T D

IFFE

RENC

E (m

A)

SAMPLE COUNT

IIN3 BEFORE –6kVESDIIN3 AFTER –6kV ESD

1716

7-02

3

SAMPLE COUNT

9.665

9.670

9.675

9.680

9.685

9.690

9.695

9.700

9.705

0 500 1000 1500

CURR

ENT

MEA

SURE

MEN

T (m

A)

1716

7-02

1

9.680

9.682

9.684

9.686

9.688

9.69

9.692

9.694

9.696

9.698

9.700

0 500 1000 1500

CURR

ENT

MEA

SURE

MEN

T (m

A)

SAMPLE COUNT 1716

7-02

4


Rev. 0 − 12/33 −


図 24. IEC 61000-4-2 試験用セットアップ、擾乱前後の測定

PC_2

RealTerm

DECOUPLINGNETWORK

DEVICE

OPT

ICAL

TRA

NSCE

IVER

RECORDADC SAMPLES

OPTICALFIBERS

AD4111 MCU

iCou

pler

UART

OPT

ICA

LTR

AN

SCEI

VER

DC SUPPLY

12V

DGNDDGND

GRP


DGNDGNDISO


470kΩ 470kΩ

SHIELDSHIELDED

PAIR

GRP

SIGNALSOURCE

GRPEARTH

1716

7-01

0

SHIELDSHIELDED

PAIR

GRP

SIGNALSOURCE

DMM USB

PC_1

DATALOGGER SW

PC_2

RealTerm

DECOUPLINGNETWORK

DEVICE

OPT

ICAL

TRAN

SCEI

VER


SIGNAL TO AD4111

RECORDADC SAMPLES

OPTICALFIBERS

AD4111 MCU

iCou

pler

UART

OPT

ICA

LTR

AN

SCEI

VER

DC SUPPLY

12V

DGNDDGND

GRP


DGNDGNDISO

IVAD4111 EMC TEST BOARD

1716

7-01

1

470kΩ 470kΩ

GRPEARTH


Rev. 0 − 13/33 −


表 6. IEC 61000-4-2 の試験レベルと結果（±6kV の接触 ESD 前後） Input Mode Zap Point Test Level (kV) Before Zap After Zap Deviation (ppm) Pass or Fail Differential Voltage VIN2 to VIN3 6 −2.507621 V −2.507634 V −5 Pass, Criterion A −6 −2.507673 V −2.507674 V −0.4 Pass, Criterion A Single-Ended Voltage VIN7 6 2.503477 V 2.503476 V −0.5 Pass, Criterion B −6 2.503480 V 2.503452 V −11 Pass, Criterion B Current ΔIIN3 6 −12.731 μA −12.734 µA −0.4 Pass, Criterion B −6 −12.669 µA −12.641 µA 3 Pass, Criterion B

表 7. IEC 61000-4-2 の試験結果（±6kV の接触 ESD 中）

Input Mode Zap Point Test Level (kV) Before Zap (V) During Zap (V)

Deviation Min Max Differential Voltage VIN2 to VIN3 6 −2.507621 −2.507854 −2.507541 −32 ppm, 93 ppm −6 −2.507673 −2.507788 −2.507496 −11 ppm, 18 ppm Single-Ended Voltage VIN7 6 2.503477 2.503362 2.521655 −46 ppm, 0.73% −6 2.503480 2.503291 2.518806 −75 ppm, 0.61% Current ΔIIN3 6 9.597673 9.667706 9.698868 0.73%, 1.05% −6 9.597954 9.682500 9.698671 0.88%, 1.05%

電気高速トランジェントに対するイミュニティ

IEC 61000-4-4 に従い、EUT はアナログ入力ケーブルで 2000V の放電試験を受けます。正負両方の極性の放電が印加されます。

EFT発生器の同軸出力から EUTの端子までの活線の長さは、1mを超えてはなりません。各試験シーケンスの持続時間は 1 分です。トランジェント波形とバースト波形は、IEC 61000-4-4 に対応して 5ns と 50ns です。

構成には、保護接地システムに接続された少なくとも 0.25 ㎜の厚さの銅で覆われている、0.8m の高さの木製テーブルが含まれています。EUTは 0.1m の厚さの絶縁支持体の上に置かれます。EUT と試験室の壁とは最低 0.5m の距離が保たれています。

1716

7-01

2


Rev. 0 − 14/33 −


（2kV EFT 前後の比較）


（−2kV EFT 前後の比較）


（2kV EFT 前後の比較）


（−2kV EFT 前後の比較）

図 30. 電流測定値差とサンプリング数の関係、

ΔIIN3 と DMM の差（2kV EFT 前後の比較）

図 31. 電流測定値差とサンプリング数の関係、 ΔIIN3 と DMM の差（−2kV EFT 前後の比較）

2.50480

2.50485

2.50490

2.50495

2.50500

2.50505

0 1000 2000 3000 4000

VOLT

AGE

MEA

SURE

MEN

T (V

)

SAMPLE COUNT

VIN2 TO VIN3 BEFORE 2kV EFTVIN2 TO VIN3 AFTER 2kV EFT

1716

7-02

7

2.50480

2.50485

2.50490

2.50495

2.50500

2.50505

0 1000 2000 3000 4000

VOLT

AGE

MEA

SURE

MEN

T (V

)

SAMPLE COUNT

VIN2 TO VIN3 BEFORE –2kV EFTVIN2 TO VIN3 AFTER –2kV EFT

1716

7-03

0

2.50520

2.50525

2.50530

2.50535

2.50540

2.50545

0 1000 2000 3000 4000

VOLT

AG

E M

EASU

REM

ENT

(V)

SAMPLE COUNT

VIN7 BEFORE 2kV EFTVIN7 AFTER 2kV EFT

1716

7-02

8

2.50520

2.50525

2.50530

2.50535

2.50540

2.50545

0 1000 2000 3000 4000

VOLT

AGE

MEA

SURE

MEN

T (V

)

SAMPLE COUNT

VIN7 BEFORE –2kV EFTVIN7 AFTER –2kV EFT

1716

7-03

1

0

0.0002

0.0004

0.0006

0.0008

0.0010

0 1000 2000 3000 4000

CUR

RENT

MEA

SURE

MEN

T DI

FFER

ENCE

(mA)

SAMPLE COUNT

IIN3 BEFORE 2kV EFTIIN3 AFTER 2kV EFT

1716

7-02

9

0

0.0002

0.0004

0.0006

0.0008

0.0010

0 1000 2000 3000 4000

CUR

REN

T M

EASU

REM

ENT

DIFF

EREN

CE (m

A)

SAMPLE COUNT

IIN3 BEFORE –2kV EFTIIN3 AFTER –2kV EFT

1716

7-03

2


Rev. 0 − 15/33 −


図 33. IEC 61000-4-4 試験用セットアップ、擾乱前後の測定


PC_2

RealTerm

DECOUPLINGNETWORK

DEVICE

OPT

ICAL

TRAN

SCEI

VER

RECORDADC SAMPLES

OPTICALFIBERS

AD4111 MCU

iCou

pler

UART

OPT

ICA

LTR

AN

SCEI

VER

DC SUPPLY

12V

DGNDDGND

GRP

TSPSHIELDED PAIR


DGNDGNDISO

SIGNALSOURCE


GRP

GRP

GRPEARTH

COUPLING CLAMP

1716

7-03

3


PC_2

RealTerm

DECOUPLINGNETWORK

DEVICE

OPT

ICAL

TRAN

SCEI

VER

RECORDADC SAMPLES

OPTICALFIBERS

AD4111 MCU

iCou

pler

UART

OPT

ICA

LTR

AN

SCEI

VER

DC SUPPLY

12V

DGNDDGND

GRP

TSPSHIELDED PAIR


DGNDGNDISO

SIGNALSOURCE


GRP

GRP

GRPEARTH

COUPLING CLAMP

DMM USB

PC_1

DATALOGGER SW


SIGNAL TO AD4111

IV

1716

7-03

4


Rev. 0 − 16/33 −

図 34. IEC 610004-4 試験用セットアップの写真

表 8. 試験レベルと結果（±2kV EFT） Input Mode Zap Point Test Level (kV) Before Zap After Zap Deviation (ppm) Pass or Fail Differential Voltage VIN2 to VIN3 2 2.504909 V 2.504802 V −0.1 Pass, Criterion B −2 2.504900 V 2.504908 V −0.5 Pass, Criterion B Single-Ended Voltage VIN7 2 2.505330 V 2.505337 V −0.2 Pass, Criterion B −2 2.505335 V 2.505339 V 0.2 Pass, Criterion B Current IIN3 2 0.292 µA 0.373 µA 9 Pass, Criterion B −2 0.404 µA 0.474 µA 8 Pass, Criterion B

サージ耐性

IEC 61000-4-5 に従い、サージは、オープン・サーキット電圧が1.2µs と 50µs の組み合わせ波形、短絡回路電流が 8µs と 20µs の組み合わせ波形です。EUT は各定格で 5 回の正のサージと 5 回の負のサージを受けます。各サージの間隔は 1 分です。サージは AD4111 の入力ケーブルに印加されます。このケーブルはEUT への非遮蔽非対称相互接続線として取り扱われます。サージは容量性カップリングを介してラインに印加されます。仕様

規定されている EUT の機能条件にカップリング／デカップリング・ネットワークが影響を与えることはありません。EUT とカップリング／デカップリング・ネットワークの間の相互接続線

の長さは 2m（またはそれ以下）です。


（2kV サージ前後の比較）

1716

7-03

5

2.50470

2.50475

2.50480

2.50485

2.50490

2.50495

0 1000 2000 3000 4000

VOLT

AG

E M

EASU

REM

ENT

(V)

SAMPLE COUNT

VIN2 TO VIN3 BEFORE 2kV SURGEVIN2 TO VIN3 AFTER 2kV SURGE

1716

7-03

6


Rev. 0 − 17/33 −


（−2kV サージ前後の比較）


（2kV サージ前後の比較）

図 38. 電流測定値差とサンプリング数の関係、VIN7

（−2kV サージ前後の比較）

図 39. 電流測定値差とサンプリング数の関係、 ΔIIN3 と DMM の差（2kV サージ前後の比較）

図 40. 電流測定値差とサンプリング数の関係、 ΔIIN3 と DMM の差（−2kV サージ前後の比較）

2.50470

2.50475

2.50480

2.50485

2.50490

2.50495

0 1000 2000 3000 4000

VOLT

AGE

MEA

SURE

MEN

T (V

)

SAMPLE COUNT

VIN2 TO VIN3 BEFORE –2kV SURGEVIN2 TO VIN3 AFTER –2kV SURGE

1716

7-03

9

2.50515

2.50520

2.50525

2.50530

2.50535

2.50540

0 1000 2000 3000 4000

VOLT

AGE

MEA

SURE

MEN

T (V

)

SAMPLE COUNT

VIN7 BEFORE 2kV SURGEVIN7 AFTER 2kV SURGE

1716

7-03

7

2.50515

2.50520

2.50525

2.50530

2.50535

2.50540

0 1000 2000 3000 4000

CURR

ENT

MEA

SURE

MEN

T DI

FFER

ENCE

(mA)

SAMPLE COUNT

VIN7 BEFORE –2kV SURGEVIN7 AFTER –2kV SURGE

1716

7-04

0

0

0.0002

0.0004

0.0006

0.0008

0.0010

0 1000 2000 3000 4000

CURR

ENT

MEA

SURE

MEN

T D

IFFE

REN

CE (m

A)

SAMPLE COUNT

IIN3 BEFORE 2kV SURGEIIN3 AFTER 2kV SURGE

1716

7-03

8

0

0.0002

0.0004

0.0006

0.0008

0.0010

0 1000 2000 3000 4000

CURR

ENT

MEA

SURE

MEN

T DI

FFER

ENCE

(mA)

SAMPLE COUNT

IIN3 BEFORE –2kV SURGEIIN3 AFTER –2kV SURGE

1716

7-04

1


Rev. 0 − 18/33 −


図 42. IEC 61000-4-5 試験用セットアップの接続図、擾乱前後の測定


PC_2

RealTerm

DECOUPLINGNETWORK

DEVICE

OPT

ICAL

TRAN

SCEI

VER

RECORDADC SAMPLES

OPTICALFIBERS

AD4111 MCU

UART

OPT

ICA

LTR

AN

SCEI

VER

DC SUPPLY

12V

DGNDDGND

GRP

TSPSHIELDED PAIR

CDN174


DGNDGNDISO

SIGNALSOURCE


GRP

GRP

GRPEARTH

iCou

pler

1716

7-04

2

PC_2

RealTerm

DECOUPLINGNETWORK

DEVICE

OPT

ICAL

TRAN

SCEI

VER

RECORDADC SAMPLES

OPTICALFIBERS

AD4111 MCU

UART

OPT

ICA

LTR

AN

SCEI

VER

DC SUPPLY

12V

DGNDDGND

GRP

TSPSHIELDED PAIR


DGNDGNDISO

SIGNALSOURCE


DMM USB

PC_1

DATALOGGER SW


SIGNAL TO AD4111

IV


CDN174

GRP

GRP

GRPEARTH

iCou

pler

1716

7-04

3


Rev. 0 − 19/33 −


表 9.IEC 61000-4-5 の試験レベルと結果 Input Mode Zap Point Test Level (kV) Before Zap After Zap Deviation (ppm) Pass or Fail Differential Voltage VIN2 to VIN3 2 2.504817 V 2.504828 V 5 Pass, Criterion B −2 2.504820 V 2.504813 V −3 Pass, Criterion B Single-Ended Voltage VIN7 2 2.505272 V 2.505276 V 2 Pass, Criterion B −2 2.505263 V 2.505248 V −6 Pass, Criterion B Current IIN3 2 0.435 µA 0.440 µA 0.5 Pass, Criterion B −2 0.375 µA 0.496 µA 13 Pass, Criterion B

放射耐性

IEC 61000-4-3 に従い、試験は完全な電波無反射室で行います。EUTは高さ 0.8mの非導電性テーブルに置かれます。AD4111の入力は絶縁グラウンドに短絡します。電磁界発生アンテナは EUTから 3m の距離に配置します。周波数の掃引範囲は 80MHz～1000MHz で、信号は 1kHz のサイン波で 80%の振幅変調がなされています。この周波数範囲を、直前の周波数の 1%のステップ量でインクリメントしながら掃引します。各周波数の保持時間

は 1 秒で、EUT の応答に必要な時間を下回ることはありません。電界強度は 10V/m です。試験は、垂直偏波と水平偏波の両方にEUTをさらして行います。AD4111のサンプリング結果は、光絶縁データ・リンクを介して試験室外のホスト PCに送信されます。

図 44. 電圧測定値と周波数の関係、VIN2～VIN3（10V/m）、

水平アンテナ

1716

7-14

3

–0.00285

–0.00280

–0.00275

–0.00270

–0.00265

–0.00260

–0.00255

–0.00250

–0.00245

80 800

VOLT

AGE

MEA

SURE

MEN

T (V

)

FREQUENCY (MHz) 1716

7-04

4


Rev. 0 − 20/33 −

図 45. 電圧測定値と周波数の関係、VIN2～VIN3（10V/m）、

垂直アンテナ

図 46. 電圧測定値と周波数の関係、VIN7（10V/m）水平アンテナ

図 47. 電圧測定値と周波数の関係、VIN7（10V/m）、垂直アンテナ

図 48. 電流測定値と周波数の関係、IIN3（10V/m）、

水平アンテナ

図 49. 電流測定値と周波数の関係、IIN3（10V/m）、

垂直アンテナ

–0.00285

–0.00280

–0.00275

–0.00270

–0.00265

–0.00260

–0.00255

–0.00250

–0.00245

80 800

VOLT

AGE

MEA

SUR

EMEN

T (m

A)

SAMPLE COUNT 1716

7-04

7

–0.00140

–0.00135

–0.00130

–0.00125

–0.00120

–0.00115

–0.00110

–0.00105

–0.00100

80 800

VOLT

AGE

MEA

SURE

MEN

T (V

)


7-04

5

–0.00140

–0.00135

–0.00130

–0.00125

–0.00120

–0.00115

–0.00110

–0.00105

–0.00100

80 800

VOLT

AGE

MEA

SURE

MEN

T (V

)

SAMPLE COUNT 1716

7-04

8

–0.0020

–0.0018

–0.0016

–0.0014

–0.0012

–0.0010

–0.0008

80 800

CUR

RENT

MEA

SURE

MEN

T (m

A)


7-04

6

–0.0020

–0.0018

–0.0016

–0.0014

–0.0012

–0.0010

–0.0008

80 800

CUR

RENT

MEA

SURE

MEN

T (m

A)

SAMPLE COUNT 1716

7-04

9


Rev. 0 − 21/33 −

図 50. IEC 61000-4-3 試験用セットアップの構成図


表 10. IEC 61000-4-3 の試験レベルと結果（10V/m の放射 RF イミュニティ）

Input Mode Input Channel Average During Zap

Deviation (ppm) Antenna Pass or Fail Min Max Differential Voltage VIN2 to VIN3 −2.729 mV −2.816 mV −2.506 mV 22 × FS Horizontal Pass, Criterion A −2.728 mV −2.819 mV −2.620 mV 11 × FS Vertical Pass, Criterion A Single-Ended Voltage VIN7 −1.249 mV −1.377 mV −1.130 mV −13 × FS Horizontal Pass, Criterion A −1.248 mV −1.359 mV −1.138 mV 11 × FS Vertical Pass, Criterion A Current IIN3 −1.345 µA −1.854 µA −0.978 µA −25 × FSR Horizontal Pass, Criterion A −1.343 µA −1.764 µA −1.001 µA −21 × FSR Vertical Pass, Criterion A

RF AMPLIFIER

RF GENERATOR ANDCONTROL SYSTEM

EUT

PC ANDMONITORINGSOFTWARE

3m MEASUREMENT DISTANCE IN A FULL ANECHOIC CHAMBER

AUXILIARYEQUIPMENT

BATTERY

1716

7-15

0

1716

7-15

1


Rev. 0 − 22/33 −

放射エミッション

CISPR 11 に従い、EUT は、10m の電波半無反射室に置かれたグラウンド上 0.8m の回転テーブルの上面に配置されます。テーブルは 360°回転し、放射が最大となる位置を特定します。EUT は、水平偏波または垂直偏波の位置に設定可能な干渉受信アンテナ

から 10m の距離を置いて配置されます。アンテナは高さ可変のアンテナ用シャフトに取り付けられています。アンテナの高さ

はグラウンドの上 1m～4m の範囲で可変で、電界強度の最大値を特定できます。EUT は最も厳しいケースに構成されており、アンテナは高さ 1m～4m で調整され、またテーブルは 0°～360°の範囲で回転されて、測定値が最大となる点を検出します。試

験のレシーバー・システムは準尖頭値検出モードに設定します。

EUT は 12Vdc のバッテリ・パックで給電します。そのため、補助電源からの放射エミッションはすべて排除できます。

図 52. エミッション・レベルと周波数の関係、放射エミッション、

垂直アンテナ偏波

図 53. エミッション・レベルと周波数の関係、放射エミッション、

水平アンテナ偏波

図 54. CISPR 11 試験用セットアップの構成図

EMIS

SIO

N LE

VEL

(dBµ

V/m

)

30 100FREQUENCY (MHz)

1000

60

50

40

30

20

10

0

1716

7-15

2

60

50

40EM

ISSI

ON

LEVE

L (d

BµV/

m)

30

20

10

030 100

FREQUENCY (MHz)1000

1716

7-15

3BATTERY

TEST RECEIVER

EUT

10m

GROUND PLANE

1m TO 4mVARIABLE

SEMIANECHOIC CHAMBER

1716

7-15

4


Rev. 0 − 23/33 −

図 55. CISPR 11 試験用セットアップの写真

表 11. CISPR 11 重要な周波数の放射エミッション、垂直アンテナ偏波 Frequency (MHz) Result (dBµV) Limit (dBµV) Margin (dB) Height (cm) Antenna Polarity Conditions 140.004 14.8 40 −25.2 1 Vertical Quasi peak 890.712 28.9 47 −18.1 1 Vertical Quasi peak

表 12. CISPR 11 重要な周波数の放射エミッション、水平アンテナ偏波 Frequency (MHz) Result (dBµV) Limit (dBµV) Margin (dB) Height (cm) Antenna Polarity Conditions 187.216 32.5 40 −7.5 4 Horizontal Quasi peak 201.360 25.6 40 −14.4 2.5 Horizontal Quasi peak 276.256 29.2 47 −17.8 4 Horizontal Quasi peak 567.672 29.7 47 −17.3 1 Horizontal Quasi peak 788.512 36.9 47 −10.1 3 Horizontal Quasi peak

1716

7-15

5


Rev. 0 − 24/33 −

EMC 基板の回路図とアートワーク

図 56. EMC 基板の回路図（AD4111 および ADuM5411）

+3.3

VD

D

MC

U_A

D_S

CLK

MC

U_A

D_C

S

MC

U_A

D_M

OSI

MC

U_A

D_M

ISO

DG

ND

+5V

R2

GN

D_A

DuM

C17

4.7n

F/3K

V

VIN

CO

M1

VIN

02

VIN

13

VIN

24

VIN

35

RE

FOU

T6

RE

GC

AP

A7

AVSS 8

AV

DD

9D

NC

10V

BIA

S–

11

XTA

L112

XTA

L2/C

LKIO

13

DO

UT/

RD

Y14

DIN

15S

CLK

16C

S17

ER

RO

R18

SY

NC

19

IOV

DD

20

DGND 21

RE

GC

AP

D22

COMPA23COMPB24

GPO025

VIN

426

VIN

527

VIN

628

VIN

729

IGN

D0

33IG

ND

132

IGN

D2

31IG

ND

330

IIN0

34IIN

135

IIN2

36IIN

337

GPO138

RE

F–39

RE

F+40

EP 41

U2

AD

4111

1 2

Y1

16 M

Hz

9.0p

F

C29

DN

P

+VD

D_I

SO

R25

100k

ΩR

23 2.2k

Ω

AD41

11_S

CLK

AD41

11_C

SAD

4111

_MO

SIAD

4111

_MIS

O

INT_

RE

F

GN

D_I

SO

+VA

_IS

O

GN

D_I

SO

GN

D_I

SO

R41

+VA

_IS

O

GN

D_I

SO

NC

1V

IN2

NC

3G

ND

4N

C5

VO

UT

6N

C7

TP8

U3

AD

R45

25A

RZ

+VA

_IS

O

C54

1µF

GN

D_I

SO

GN

D_I

SO

R15

1kΩ

D3

C21

4.7n

F

GN

D_I

SO

R35

180Ω

GN

D_I

SO

R36

180Ω

C42

470p

F

GN

D_I

SO

R12

10kΩ

GN

D_A

DU

MR9

16.9

kΩ+V

DD

_IS

O

+VA_ISO

C52

0.1µ

F

GN

D_I

SO

R10

14kΩ

DG

ND

C11

10µF

DG

ND

R11

4.7M

Ω

GN

D_I

SO

EA

RTH

_GN

D

1P

1M

PH

3

R43

0Ω 0Ω

R45

0ΩR

44 0Ω

R26

100k

Ω

R8

R4

R6

33Ω

33Ω

33Ω

33Ω

R1

33Ω

R3

33Ω

R5

33Ω

R7

33Ω

R29 0Ω

C46

0.1µ

FC

480.

1µF

C50

0.1µ

F

C40

0.1µ

F

C39

0.1µ

F

C12

0.1µ

FC

160.

1µF

C1

0.1µ

FC

40.

1µF

C30

680p

F

C49

1µF

C51

1µF

C43

470p

FC

4447

0pF

C45

470p

F

C14

10µF

C5

10µF

C19

4.7n

F/3k

V

L4L3

F1 F2 F3 F4

11

22

33

44

55

P2

11

22

33

44

55

P3

11

22

33

44

55

P4

D4

D5

D6

D7

D8

D9

D10

D11

R16

1kΩ

R17

1kΩ

R18

1kΩ

R19

1kΩ

R20

1kΩ

R21

1kΩ

R22

1kΩ

C38

DN

P

R42 0ΩR38 0Ω

C53

10nF

C55

10nF

C47

10nF

C41

10nF

C13

10nF

C2

10nF

D12

R37

180Ω

R39

180Ω

R40

180Ω

R13

4.7k

ΩR

14 4.7k

ΩD1

D2

2 1D

13

2 1D

14

2 1D

15

2 1D

16

VD

D1

1G

ND

12

VIA

3V

IB4

VIC

5V

OD

6V

E1

7N

IC8

GN

D1

9P

DIS

10V

DD

P11

GN

D1

12G

ND

ISO

13V I

SO14

V SEL

15G

ND

ISO

16N

IC17

VE

218

VID

19V

OC

20V

OB

21V

OA

22G

ND

ISO

23V

DD

224

U1

AD

UM

5411

BR

SZ

R15

210

0kΩ

R15

310

0kΩ

GN

D_I

SO

1 1

2 2

JP1

R34

180Ω

R33

180Ω

R32

180Ω

R31

180k

ΩR

3018

0ΩR

2818

0ΩR

2718

0Ω

R24

180Ω

C22

4.7n

FC

234.

7nF

C24

4.7n

FC

254.

7nF

C26

4.7n

FC

274.

7nF

C28

4.7n

F

C20

4.7n

FC

3168

0pF

C32

680p

FC

3368

0pF

C34

680p

FC

3568

0pF

C36

680p

FC

3768

0pF

GN

D_I

SO

1TP1

DG

ND

1TP2

GN

D_I

SO

C17

21µ

F

+VA

_IS

O

R15

10Ω

+VA

_IS

O

+VA

_IS

O

+VA

_IS

O

R15

50Ω

L1 L2 L15

L16

C7

DN

PC

8D

NP

C9

DN

PC

6D

NP

GN

D_I

SO

GN

D_I

SO

GN

D_I

SO

GN

D_I

SO

GN

D_I

SO

GN

D_I

SO

GN

D_I

SO

GN

D_I

SO

GN

D_I

SO

GN

D_I

SO

17167-050

AD41

11_S

CLK

AD41

11_C

S

AD41

11_M

OSI

AD41

11_M

ISO


Rev. 0 − 25/33 −

図 57. EMC 基板の回路図（MCU およびペリフェラル）

VBAT_ANA11

SY

S_H

FXTA

L_IN

2S

YS

_HFX

TAL_

OU

T3

SY

S_L

FXTA

L_IN

4S

YS

_LFX

TAL_

OU

T5

VD

CD

C_C

AP

1N6

VD

CD

C_C

AP

1P7

VBAT_ANA28

VD

CD

C_O

UT

9

VD

CD

C_C

AP

2N10

VD

CD

C_C

AP

2P11

VLD

O_O

UT

12V

RE

F_A

DC

13

VBAT_ADC14

GND_VREFADC 15

AD

C0_

VIN

0/G

PIO

3516

AD

C0_

VIN

1/G

PIO

3617

AD

C0_

VIN

2/G

PIO

3718

AD

C0_

VIN

3/G

PIO

3819

AD

C0_

VIN

4/S

PI2

_CS

3/G

PIO

3920

AD

C0_

VIN

5/S

P10

_CS

2/G

PIO

4021

AD

C0_

VIN

6/S

P10

_CS

3/G

PIO

4122

AD

C0_

VIN

7/S

P12

_CS

2/G

PIO

4223

I2C

0_S

DA

/GP

IO05

24

SY

S_H

WR

ST

25

I2C

0_S

CL/

GP

IO04

26

GP

IO07

/SW

D0_

DA

TA27

GP

IO06

/SW

D0_

CLK

28

SP

I1_C

S0/

GP

IO25

29S

PI1

_MIS

O/G

PIO

2430

SP

I1_M

OS

I/GP

IO23

31S

PI1

_CLK

/GP

IO22

32S

PI1

_CS

1/S

YS

_CLK

OU

T/G

PIO

43/R

TC1_

SS

133

VBAT_DIG134

SP

T0_A

D0/

UA

RT0

_SO

UT_

EN

/GP

IO12

35S

PT0

_AFS

/GP

IO32

36S

PT0

_AC

LK/G

PIO

3137

GP

IO17

/SY

S_B

MO

DE

038

BP

R0_

TON

E_P

/SP

I2_C

S1/

GP

IO09

39B

PR

0_TO

NE

_P/G

PIO

0840

TMR

1_O

UT/

GP

IO27

41G

PIO

2842

GP

IO29

43

SP

I0_R

DY

/GP

IO30

44

SP

T0_A

CN

V/S

PI1

_CS

2/G

PIO

3445

TRM

0_O

UT/

SP

I1_R

DY

/GP

IO14

46

XIN

T0_W

AK

E/G

PIO

1647

GND_DIG 48

VBAT_DIG249

XIN

T0_W

AK

E0/

GP

IO15

50X

INT0

_WA

KE

2/G

PIO

1351

XIN

T0_W

AK

E3/

TMR

2_O

UT/

GP

IO33

52

SP

12_C

S0/

GP

IO21

53S

P12

_MIS

O/G

PIO

2054

SP

12_M

OS

1/G

PIO

1955

SP

12_C

LK/G

PIO

1856

UA

RT0

_RX

/GP

IO11

57U

AR

T0_T

X/G

PIO

1058

SP

I0_C

S1/

SY

S_C

LKIN

/SP

I1_C

S3/

GP

IO26

59S

PI0

_CS

0/S

PT0

_BC

NV

/SP

I2_R

DY

/GP

IO03

60S

P10

_MIS

O/S

PT0

_BD

0/G

PIO

0261

SP

10_M

OS

I/SP

T0_B

FS/G

PIO

0162

SP

10_C

LK/S

PT0

_BC

LK/G

PIO

0063

GND_ANA 64

PAD 65

U4

AD

uCM

3029

BC

PZ

+3.3

VD

D+3

.3V

A

+3.3

VA

DG

ND

+3.3

VD

D

DG

ND

12

Y2

N1

1

N2

3G

ND

2G

ND

4Y

3

DG

ND

DG

ND

C56

12pF

DG

ND

DG

ND

+3.3

VD

D

+3.3

VD

D

VC

C1

TRS

T3

TDI

5TM

S7

TCLK

9R

TCK

11TD

O13

RE

SE

T15

N/C

17N

/C19

VC

C2

GN

D4

GN

D6

GN

D8

GN

D10

GN

D12

GN

D14

GN

D16

GN

D18

GN

D20

J1 JATG

+3.3

VD

D

S2

D17

C58

20pF

R49 0Ω

+3.3

VD

D

+3.3

VD

D

0.47

µF

DG

ND

BM

OD

0

BM

OD

0

RE

SE

T

SW

CLK

SW

DIO

RX

DTX

D

SW

CLK

SW

DIO

RXD

TXD

RE

SE

T

RE

SE

T

RU

N

+3.3

VD

D

STO

P A

ND

UP

RU

NS

TOP

AN

D U

P

+3.3

VD

D

LED_ERROR

LED_RUN

+3.3

VD

D

LED

_ER

RO

RLE

D_R

UN

+3.3

VD

D

DG

ND

DG

ND

DG

ND

DG

ND

DG

ND

DG

ND D

GN

DD

GN

D

MC

U_A

D_S

CLK

MC

U_A

D_/

CS

MC

U_A

D_/

MO

SI

MC

U_A

D_/

MIS

O

DG

ND

R59

10kΩ

R6010kΩ

C73

10nF

C74

10nF

C75

10nF

C79

10nF

C80

10nF

R47

100k

Ω

R56

100k

ΩR

5810

0kΩ

R90

100k

ΩR

9110

0kΩ

R93

R95

R63

100k

Ω

C66

10nF

R80

100k

ΩR

7910

0kΩ

C64

0.1µ

F

0.1µ

F

R48

100k

Ω

C60

20pF

C61

20pF

R68

R70

R72

R74

R97

R10

1

C59

20pF

R86

0Ω

R50 0Ω

R51 0Ω

R52 0Ω

C57

12pF

FLAS

H_#

CS0

FLAS

H_S

OFL

ASH

_SI

FLAS

H_S

CK

DG

ND

+3.3

VD

D

R10

310k

Ω

+3.3

VD

D

R87

R88

R92

FLAS

H_#

WP0

+3.3

VD

D

R66

10kΩ

DG

ND

C72

10nF

R54

0Ω R89

0Ω

S1

S3

S4

0.47

µF

C62

C63

C67

C68

0.1µ

FC

690.

1µF

C70

0.1µ

F

C76

0.1µ

FC

770.

1µF

C78

0.1µ

F

C65

0.1µ

F

C71 0.1µ

F

C81

0.1µ

FC

820.

1µF

1 2 3 45678

U5

W25

Q25

6FV

+3.3

VD

D

R98

100k

Ω

DG

ND

R10

9

R10

40Ω

R11

00Ω

FLAS

H_#

CS1

FLAS

H_#

WP1

D18

D19

D20

D22

D21

R11

249

9Ω

R55

499Ω

R57

499Ω

R46

499Ω

R11

149

9Ω

R99

10kΩ

R62

10kΩ

R53 R64

R65

R67

10kΩ

10kΩ

10kΩ

10kΩ

10kΩ

10kΩ

10kΩ

10kΩ

10kΩ

10kΩ

10kΩ

10kΩ

10kΩ

R69

10kΩ

10kΩ

10kΩ

10kΩ

R71

R73

R75

R76

R81

R83

R77

R78

R82

R84

R85

R94

R96

R10

0R

102

R10

5R

107

DG

NDD

GN

D

DG

ND

DG

ND

R10

8R

106

10kΩ

10kΩ

10kΩ

10kΩ

10kΩ

10kΩ

10kΩ

33Ω

33Ω

33Ω

33Ω

33Ω

33Ω

33Ω

33Ω

33Ω

R61

10kΩ

DG

ND

CS

1D

O2

WP

3G

ND

4D

I5

CLK

6H

OLD

7V

CC

8

U6

W25

Q25

6FV

0Ω

33Ω

33Ω

17167-051

CS

DO

WP

GN

DD

IC

LKH

OLD

VC

C


Rev. 0 − 26/33 −

図 58. EMC 基板の回路図（電源および通信インターフェース）

+5V

_US

B+3

.3V

DD

D26S2M

+5V

_E

R14

249

9Ω

DG

ND

DG

ND

DG

ND

C13

01n

F

DG

ND

DG

ND

DG

ND

C13

82.

2µF

D27

SM

BJ2

6CA

C14

02n

F

DG

ND

DG

ND

DG

ND

+3.3

VA

+3.3

VD

D

DG

ND

DG

ND

C14

710

nF

FT23

2_+3

.3V

DG

ND

DG

ND

TXD

_IS

OTX

D_I

SO

R14

333

Ω

TXD

A1

B2

GN

D 3

Y4

VC

C5

U16 D

GN

DD

GN

D

C15

410

nFFT

232_

+3.3

V+5

V_U

SB

FT23

2_+3

.3V C

160

10nF

RX

D_I

SO

C15

510

nFC

156

10nF

C16

310

nF+3

.3V

DD

DG

ND

DG

ND

DG

ND

DG

ND

DG

ND

+5V

_US

B

TXD

_IS

O

L11

+5V

+3.3

VD

D

RX

DR

XD

RX

D_I

SO

RX

D_I

SO

C15

010

µF

DG

ND

DG

ND

DG

ND

DG

ND

VCCIO1

RX

D2

R#

3

GND 4

NC 5

DS

R#

6D

CD

#7

CTS

#8

CB

US

49

CB

US

210

CB

US

311

NC 12NC 13

US

BD

P14

US

BD

M15

3V3O

UT

16

GND 17

RE

SE

T#18

VCC19

GND 20

CB

US

121

CB

US

022

NC 23

AGND 24

NC 25

TES

T26

OS

CI

27O

SC

O28

NC 29

TXD

30D

TR#

31R

TS#

32

EP PAD

U18

FT23

2RQ

CO

MM

. OP

TIO

NJP

2JP

3

DG

ND

ISO

LATE

D U

SB

11

NO

N-IS

OLA

TED

US

B2

2

PG

ND

1

41

2 3T1

DG

ND

DG

ND

DG

ND

DG

ND

DG

ND

DG

ND

+5V

C14

11n

F

D28

L12

C15

110

µF

C14

310

µFC

145

10µF

R14

533

Ω

R14

433

Ω

R15

033

Ω

R14

933

Ω

R14

833

Ω

R14

61M

Ω

A1

B2

GN

D 3

Y4

VC

C5

U17

R14

70Ω

R14

10Ω

VO

UT

1V

OU

T2

VO

UT_

SE

N3

GN

D4

EN

5N

C6

VIN

7V

IN8

EP 9

U14

AD

P12

4AR

HZ-

3.3-

R7

C13

32.

2µF

C13

12.

2µF

C13

42.

2µF

C13

62.

2µF

C13

90.

1µF

C14

40.

1µF

C14

60.

1µF

C15

20.

1µF

C14

90.

1µF

C14

80.

1µF

C15

30.

1µF

C15

70.

1µF

C15

80.

1µF

C15

90.

1µF

C16

40.

1µF

C13

20.

1µF

C13

50.

1µF

C13

70.

1µF

D29

EP 9

VO

UT

1V

OU

T2

SE

NS

E3

GN

D4

EN

5S

S6

VIN

7V

IN8

U15

AD

P71

42A

RD

Z_5.

0

L9

L10

LI12

06H

151R

-10

DGND

11

22

33

44

55

P11

1860

870

12

P9

HE

AD

ER

2

PG

ND

1C

142

3.3n

F/3k

V

EA

RTH

_GN

D

1

P10

MP

H3

EA

RTH

_GN

D

R12

74.

7MΩ

DG

ND

DG

ND

1 2 3 4 5 6 7

P12

US

B_M

INI

+5V

_US

B

DG

ND

1

62

45

3

ES

D3

ES

DA

6V1S

C6

I/O1

I/O2

GN

D3

I/O4

GN

D8

I/O5

NC

7N

C6

NC

9N

C10

ES

D4

ES

D70

04M

UTA

R

C16

210

nFC

161

10nF

C16

510

µF

L13

C16

60.

1µF

C16

70.

1µF

4 1

23L1

4

DGND

EA

RTH

_GN

DE

AR

TH_G

ND

C16

910

nF

C10

33.

3nF/

3kV

DG

ND

US

B1_

NU

SB

1_P

US

B2_

NU

SB

2_P

11

33

22

JP2

JP3

11

33

22

JP6

11

33

22

JP4

DG

ND

C17

33.

3nF/

3kV

R15

44.

7MΩ

DG

ND

17167-052


Rev. 0 − 27/33 −

図 59. レイヤ 1（上面）

図 60. レイヤ 2（内部グランド・プレーン）

1716

7-05

317

167-

054


Rev. 0 − 28/33 −

図 61. レイヤ 3（内部電源プレーン）

図 62. レイヤ 4（底面）

1716

7-05

517

167-

056


Rev. 0 − 29/33 −

図 63. シルクスクリーン上面

図 64. シルクスクリーン裏面

1716

7-05

717

167-

058


Rev. 0 − 30/33 −

オーダー情報部品表

表 13. Reference Designator Part Description Value Part Number Farnell Order Code Manufacturer C1, C4, C12, C16, C39, C40,

C46, C48, C50, C52 Capacitor, ceramic, 0.1 μF, 50 V, X5R, 0402

0.1 µF GRM155R61H104KE19D FEC-2218856 Murata

C2, C3, C13, C41, C47, C53, C55, C66, C72, C73, C74, C75, C79, C80, C147, C154, C155, C156, C160, C161, C162, C163, C169

Capacitor, ceramic, 0.01 μF, 50 V, X5R, 0402

0.01 µF GRM155R71H102JA01D FEC-2470474 Murata

C5, C11, C14 Capacitor, ceramic, 10 μF, 10 V, X7R, 0805

10 µF C2012X7R1A106K125AC FEC-2346934 TDK

C6, C7, C8, C9 Capacitor, ceramic, 0402

Do not populate (DNP)

Not applicable Not applicable Not applicable

C17, C19 Capacitor, ceramic, 4.7 nF, 2000 V, X7R, 1812

4.7 nF CC1812KKX7RDBB472 FEC-1284179 Yageo

C20, C21, C22, C23, C24, C25, C26, C27, C28

Capacitor, ceramic, 4.7 nF, 50 V, C0G, 0402

4.7 nF GRT155R71H472KE01D FEC-2672129 Murata

C29, C38 Capacitor, ceramic, 0603

DNP Not applicable Not applicable Not applicable

C30, C31, C32, C33, C34, C35, C36, C37

Capacitor, ceramic, 680 pF, 50 V, X7R, 0402

680 pF GRT155R71H681KE01D FEC-2672130 Murata

C42, C43, C44, C45 Capacitor, ceramic, 470 pF, 50 V, C0G, 0402

470 pF GRM1555C1H471JA01D FEC-8819688 Murata

C49, C51, C54, C172 Capacitor, ceramic, 1 μF, 16 V, X5R, 0402

1 µF GRM155R61C105KA12D FEC-2362093 Murata

C56, C57 Capacitor, ceramic, 12 pF, 50 V, C0G, 0603

12 pF GRM1885C1H120JA01D FEC-1828907 Murata

C58, C59, C60, C61 Capacitor, ceramic, 20 pF, 50 V, C0G, 0402

20 pF MC0402N200J500CT FEC-2627461 Multicomp

C62, C63 Capacitor, ceramic, 0.47 μF, 50 V, X7R, 0603

0.47 µF UMK107B7474KA-TR FEC-2779057 Taiyo Yuden

C64, C65, C67, C68, C69, C70, C71, C76, C77, C78, C81, C82, C132, C135, C137, C139, C144, C146, C148, C149, C152, C153, C157, C158, C159, C164, C166, C167


0.1 µF MCSH18B104K500CT FEC-1856385 Multicomp

C103, C142 Capacitor, ceramic, 3300 pF, 3 kV, X7R, 1812

3.3 nF HV1812Y332KXHATHV FEC-2611555 Vishay

C130, C141 Capacitor, ceramic, 1000 pF, 50 V, X7R, 1206

1 nF C1206C102M5RACTU FEC-2678368 KEMET

C131, C133, C134, C136, C138


2.2 µF UMK212BB7225KG-T FEC-2779058 Taiyo Yuden

C140 Capacitor, ceramic, 2000 pF, 50 V, C0G, 0603

2 nF GRM1885C1H202JA01D FEC-2470480 Murata

C143, C145, C150, C151, C165

Capacitor, ceramic, 10 μF, 25 V, X7R, 1210

10 µF C1210C106K3RACAUTO FEC-2665759 KEMET

C173 Capacitor, ceramic, 1812

Not applicable Not applicable Not applicable Not Applicable


Rev. 0 − 31/33 −

Reference Designator Part Description Value Part Number Farnell Order Code Manufacturer D1, D2 Light emitting diode

(LED), yellow, 0603, surface mount device (SMD)

LED TLMY1000-GS08 FEC-1328310 Vishay

D12, D21 LED, red, 0603, SMD LED TLMS1000-GS08 FEC-1328308 Vishay D18, D19, D20, D22, D29 LED, green, 0603, SMD LED KPT-1608LVZGCK FEC-2610409 Kingbright D13, D14, D15, D16 TVS diode, 10 V,

19.6 V, Subminiature Version A (SMA)

TVS SMA6J10A-TR Digi-Key 497-5915-1-ND

STMicroelectronics

D17 Diode, general-purpose, 75 V, 150 mA, SOD123

1N4148 1N4148W-E3-08 FEC-2433353 Vishay

D26 Diode, general-purpose, 1 kV, 2 A, DO214AA

S2M S2M FEC-2677413 Taiwan Semiconductor

D3, D4, D5, D6, D7, D8, D9, D10, D11

TVS diode, 33 V, 69.7 V, SMA

TVS SMAJ33CA-TR FEC-9802843 STMicroelectronics

D27, D28 TVS diode, 26 V, 42.1 V, DO214AA

TVS SMBJ26CA FEC-1749366 STMicroelectronics

D13, D14, D15, D16 TVS diode, 10 V, 19.6 V, SMA

TVS SMA6J10A-TR Digi-Key 497-5915-1-ND

STMicroelectronics

ESD3 TVS diode, 5.25 V, SOT23-6

ESD ESDA6V1SC6 FEC-9802274 STMicroelectronics

ESD4 TVS diode, 5 V, 10 V, 10UDFN

ESD ESD7004MUTAG FEC-1961708 ON Semiconductor

F1, F2, F3, F4 Positive temperature coefficient (PTC), reset fuse, 30 V, 50 mA, 1210

Fuse MF-USMF005-2 FEC-2309134 Bourns

J1 Connected header, 20 position, gold

Joint Action Test Group (JATG)

5103308-5 FEC-2452432 TE Connectivity

JP1 2 Pin (2x1), 0.1", header JP2 M20-9990245 FEC-1022245 Harwin JP2, JP4, JP6 3 Pin (3x1), 0.1", header JP3 M20-9990345 FEC-1022248 Harwin INSERTED TO JP1, JP2, JP4,

JP6 2 Pin (2x1), 0.1", shorting block

Not applicable M7566-05 FEC-150411 Harwin

L1, L2, L3, L4, L15, L16 Ferrite bead, 1.8 kΩ, 0402 1 line

1.8 kΩ BLM15HD182SN1D FEC-1515786 Murata

L9, L10, L11, L12, L13 Ferrite bead, 150 Ω, 1206, 1 line

150 Ω LI1206H151R-10 FEC-2292444 Laird Technologies

L14 USB, common-mode filter, 0805

Filter 0805USB-502MLB FEC-2458105 Coilcraft

P1, P10 Mounting hole, 3 mm diameter

Not applicable Not applicable Not applicable Not applicable

P2, P3, P4, P11 Terminal block header, 5 position, 90°, 3.81 mm

CON5 1860870 Digi-Key 277-11004-ND

Phoenix Contact

P9 Terminal block, 2 position, 3.81 mm, PCB, green

CON2 1727010 FEC-3704579 Phoenix Contact

P12 Connected receipt, mini USB 2.0, 5 position

CON5 UX60SC-MB-5S8 FEC-2300433 Hirose (HRS)

R1, R2, R3, R4, R5, R6, R7, R8

Resisto

an-1572：ad4111を使用したiec 61000-4-x規格およびcispr ......ve1 vsel gndiso refout gnd1...

Documents