apuntes mei 4-placa base ver6-3 pw

4.- PLACA BASE

MANTENIMIENTO

DE

EQUIPOS INFORMÁTICOS

Ignacio Moreno Velasco

UNIVERSIDAD DE BURGOS

Versión 6.3 Abril 2007

Ignacio Moreno Velasco Apuntes Mantenimiento de Equipos Informáticos

Tema 4: Placa base versión 6.3 2/71

Tabla de contenido

4.1.- INTRODUCCIÓN 5

4.2.- CHIPSET 7 4.2.1.- Buses: 7

4.2.1.1.- Velocidad de transferencia - Ancho de banda 7 4.2.1.2.- Interfaz de bus 8

4.2.2.- Puente Norte 9 4.2.2.1.- Bus del sistema 9

4.2.3.- Puente Sur 10 4.2.3.1.- Bus de enlace 10

Ejemplo: Intel Direct Media Interface (DMI) ................................................................................................ 10 Ejemplo: Bus Hypertransport........................................................................................................................ 11

4.2.4.- Evolución del chipset 17 4.2.4.1.- Pentium II-III, K6-Athlon 17

Bus frontal (FSB) – host bus......................................................................................................................... 17 Bus de enlace................................................................................................................................................ 17

4.2.4.2.- Pentium 4-Athlon XP 19 Ejemplo: Chipset VIA Apollo P4X333............................................................................................................ 19 Ejemplo: Chipset 82875P............................................................................................................................. 20

4.2.5.- Ejemplos 22 4.2.5.1.- Sistemas de sobremesa 22

Intel 850 ........................................................................................................................................................ 22 VIA PT880 ...................................................................................................................................................... 22 SIS 655 - 964 ................................................................................................................................................ 24 VIA K8T890.................................................................................................................................................... 25

4.2.5.2.- Estaciones de trabajo y servidores 26 Intel E7500.................................................................................................................................................... 26 nVIDIA nForce proffesional 2200 y 2050 .................................................................................................... 26 AMD................................................................................................................................................................ 27 Intel E7520.................................................................................................................................................... 28

4.3.- BUSES DE EXPANSIÓN 29 4.3.1.- Comunicación con los dispositivos de E/S 29

4.3.1.1.- E/S Programada: 29 4.3.1.2.- Interrupciones hardware 29

Interrupciones Hardware .............................................................................................................................. 29 4.3.1.3.- DMA (Acceso directo a memoria) 29

Ventajas e inconvenientes............................................................................................................................ 29 4.3.2.- PCI (Peripheral Component Interconnect) 31

4.3.2.1.- Arquitectura 31 Puentes Host-PCI........................................................................................................................................... 31 Puente PCI a ISA (PCI to ISA bridge)............................................................................................................. 31 Puentes PCI-PCI............................................................................................................................................. 32 Ejemplo: chipset Intel 440 BX ...................................................................................................................... 32

4.3.2.2.- Señales del bus 33 4.3.2.3.- Transferencia de datos 34



Fase de direccionamiento ............................................................................................................................ 34 Fase de transferencia de datos.................................................................................................................... 35 Fin de la transferencia .................................................................................................................................. 35 Control de errores ......................................................................................................................................... 35

4.3.2.4.- Control del bus 36 Señal LOCK#.................................................................................................................................................. 36 Ranuras master y slave ................................................................................................................................ 36

4.3.2.5.- Configuración 38 1º BIOS........................................................................................................................................................... 38 2º Sistema operativo..................................................................................................................................... 38

4.3.2.6.- Interrupciones hardware 39 Compatibilidad .............................................................................................................................................. 41

4.3.2.7.- Extensiones de la revisión 2.1 43 Extensión a 64 bits ....................................................................................................................................... 43 Extensión a 66 Mhz....................................................................................................................................... 43 Direccionamiento de 64 bits. ....................................................................................................................... 43

4.3.2.8.- PCI-X 43 Revisión 1.0:.................................................................................................................................................. 43 Revisión 2.0................................................................................................................................................... 44

4.3.2.9.- PCI Hot-Plug 45 Elementos implicados................................................................................................................................... 45 Versiones ....................................................................................................................................................... 46 Ejemplo: sistema con 2 puentes PCI-X y ranuras Hot-plug......................................................................... 46

4.3.3.- PCI Express 47 4.3.3.1.- Características de transmisión 47

Transmisión diferencial................................................................................................................................. 47 Transmisión síncrona.................................................................................................................................... 47 Transmisión bidireccional............................................................................................................................. 48 Conexión múltiple.......................................................................................................................................... 49 Transmisión isócrona.................................................................................................................................... 51 Distancia ........................................................................................................................................................ 51

4.3.3.2.- Mantenimiento 51 Consumo energético ..................................................................................................................................... 51 Ahorro de costes............................................................................................................................................ 51 Compatibilidad con PCI................................................................................................................................. 51 Conexión sustitución..................................................................................................................................... 52 Integridad de la señal ................................................................................................................................... 52 Errores............................................................................................................................................................ 53

4.3.3.3.- Topología de sistemas PCI-Express 53 Ejemplos de aplicación: ................................................................................................................................ 54

4.4.- OTROS CIRCUITOS INTEGRADOS DE LA PLACA BASE 56 4.4.1.- Generador de frecuencias 56 4.4.2.- Super I/O 59

4.4.2.1.- Bus LPC (Low Pin Count) 59 4.4.3.- Monitorización y control del hardware 61

4.4.3.1.- Monitorización 61 Ejemplo: Winbond W83781D....................................................................................................................... 61 Ejemplo: National Semiconductor LM79 ..................................................................................................... 63

4.4.3.2.- Control 63 La monitorización puede no ser suficiente ….............................................................................................. 63 Circuito externo de control: MAX6653......................................................................................................... 64 Circuito interno de control: Pentium 4, Xeon e Itanium.............................................................................. 65 Ejemplo: Placa base Intel D845PEBT2........................................................................................................ 65



4.4.3.3.- Bus de gestión del sistema (SMBus) 65 Funcionamiento............................................................................................................................................. 65 Señales .......................................................................................................................................................... 65 Otras aplicaciones......................................................................................................................................... 65

4.5.- ALIMENTACIÓN DE LA PLACA BASE 65 Conector AT.................................................................................................................................................... 65 Conector ATX ................................................................................................................................................. 65

4.6.- DISEÑO 65 4.6.1.- Baja fiabilidad del PC 65 4.6.2.- Distribución de los componentes 65

4.6.2.1.- ATX (Revisión 2.2) 65 Procesador..................................................................................................................................................... 65 Zócalos de memoria...................................................................................................................................... 65 Conectores I/O .............................................................................................................................................. 65 Fuente de alimentación ................................................................................................................................ 65 Unidades de almacenamiento...................................................................................................................... 65 Chasis ............................................................................................................................................................ 65 Ranuras de expansión .................................................................................................................................. 65

4.6.2.2.- BTX 65 Ejemplo: equipo prototipo de Intel ............................................................................................................... 65

4.6.2.3.- Disipación térmica 65 Segundo ventilador ....................................................................................................................................... 65

4.6.3.- Diseño de la placa de circuito impreso (PCB) 65 4.6.3.1.- Capas 65 4.6.3.2.- Interferencias Electromagnéticas (EMI) 65

4.7.- INSTALACIÓN Y CONFIGURACIÓN 65

4.8.- SUMARIO 65 4.8.1.- Evolución 65

Características generales a evaluar de una placa base............................................................................. 65



4.1.- INTRODUCCIÓN Es una placa de circuito impreso (PCB: Printed Circuit Board) que soporta y conecta físicamente los elementos

fundamentales de un ordenador: Microprocesador, memoria, chipset, tarjetas de periféricos, conectores,

elementos electrónicos (condensadores, bobinas,etc.) etc.

En la imagen podemos observar una placa base para Intel® Pentium 4:



La siguiente figura muestra un esquema general a nivel funcional de una placa base actual:

Microprocesador

Periféricos

Load BatteryLineOn On

BatterySmartBoost

ReplaceBattery

Test

BUS DEL SISTEMA

BUS GRÁFICO RAMPuente norte

BUS DE ENLACE

Tarjetagráfica BUS DE MEMORIA

BU

S D

E EX

PAN

SIÓ

N P

CI

Controlador PCI

InterfazUSB

Super I/O

Puente sur

InterfazHD, DVD

Tarjeta de redChip de sonido

Discoduro

DVDInterfaz

PCI / LPC

TecladoBUSLPC

USB

ModemPuerto paralelo

Puerto serie (RS-232)

PS/2Ratón

Cache L2

BUSEXTERNO

S-ATA

BIOS

CPU Cache L1

Controlador PCI-Express

BUSEXTERNO

RanuraRanuraRanura



4.2.- CHIPSET El chipset es el conjunto de circuitos integrados más importante de la placa base. En la actualidad, la mayoría de

los chipsets se componen de dos circuitos integrados: El Puente norte y el Puente sur.

• Se encargan de gestionar las transferencias de datos entre los distintos buses, sirviendo de interfaz entre el micro y la memoria, controladores de E/S, buses de expansión, etc.

• Cada chipset requiere de una versión específica del BIOS, pues sus rutinas serán las encargadas de su configuración (R/W en registros de configuración) y deben acceder al hardware conectado.

• Determina en gran medida las prestaciones de la placa base, por ejemplo:

- Soporte PCI (versión 2.1 ó 2.3 , 32 ó 64 bits) , PCI-Express.

- Tipo y cantidad de memoria soportada SDRAM, DDR, DDR-2, parity-checking, ECC.

- Soporte multiprocesador.

4.2.1.- BUSES:

Los buses habituales de una placa base son actualmente:

• Bus externo del micro. Llamado Host Bus ó Bus frontal del sistema (FSB: Frontal Side Bus).

• Bus de memoria.

• Bus del sistema gráfico (Antes AGP, ahora PCI Express).

• Buses de expansión: (Actualmente PCI, PCI Express).

• Buses externos: USB, ATA y/o Serial ATA.

• Bus de enlace (puente norte-puente sur)

• Bus de gestión del sistema SMBus (System Management Bus).

• Bus LPC (Low Pin Count) de conexión del chip super I/O (Teclado, disquetera, puertos sere, etc…)

4.2.1.1.- Velocidad de transferencia - Ancho de banda

Cuando se habla de buses, el término “ancho de banda” (BW = BandWidth) se usa equivocadamente para

referirse a la cantidad teórica de datos que puede transportar el bus por unidad de tiempo. Sin embargo, el ancho

de banda es un parámetro que debe expresarse en Hertzios (Hz) y por lo tanto, debe referirse en todo caso a un

rango de frecuencias.

Ejemplo Bus gráfico AGP (x4 mode): fCLK = 66’666 MHz, 32 bits de datos, 4 datos por ciclo de reloj La velocidad de transferencia máxima teórica de un bus, se calcula como:

nTransaccióBytes

relojciclonesTransaccio

sciclosVtransf ⋅⋅=

reloj

.

Donde se denomina transacción a:

ciclonesTransaccio

sciclos

snesTransaccio

⋅=reloj

sGB

sMB

nTransaccióBytes

ciclonesTransaccio

sciclosVtransf 1101744107'66 6

. ≈≈⋅⋅⋅=

La velocidad sostenida siempre será más baja que la máxima debido a la latencia que introduce el protocolo de transferencia de datos: fase de direccionamiento, estados de espera, control de errores, etc



Bus Anchura

(bits) Velocidad

(MHz) Datos por

ciclo Vel. Transf. (MBytes/s)

8-bit ISA 8 8,3 1 7,9

16-bit ISA 16 8,3 1 15,9

EISA 32 8.3 1 31,8

VLB 32 33 1 126

PCI 32 33 1 126

64-bit PCI 2.1 64 66 1 504

AGP 32 66 1 252

AGP (x2 mode) 32 66 2 504

AGP (x4 mode) 32 66 4 1007

Nota: 1 MByte = 1.024 Kbytes = 1.048.576 bytes. ≠ 1.000.000 bytes

Propuesto 1: comprobar las cifras de la tabla anterior.

4.2.1.2.- Interfaz de bus

Cuando en un sistema conviven varios buses, se necesitan circuitos integrados que permitan la comunicación

entre ellos. El propio bus PCI necesita una interfaz (controlador PCI) para poder conectarse al micro a través del

Bus del sistema.

BUS DEEXPANSIÓNBUS

EXTERNO

Dispositivo 1

Dispositivo nInterfaz

Ejemplo de Interfaz hardware

Propuesto 2: Poner un ejemplo que siga el diagrama de bloques mostrado en la figura.



4.2.2.- PUENTE NORTE

También llamado MCH por Intel (MCH: Memory Controller Hub):

• Comunica a la CPU con el resto del sistema, para lo que contiene:

Interfaz con el bus externo del micro (bus del sistema).

Controlador de memoria (bus de memoria).

Interfaz con el sistema gráfico (bus gráfico).

Interfaz con el puente sur (bus de enlace).

4.2.2.1.- Bus del sistema

Si observamos la siguiente tabla, mientras que el bus de datos externo del microprocesador sigue teniendo 64

bits, la frecuencia de reloj de este bus síncrono ha aumentado considerablemente. Además del aumento bruto de

frecuencia, se opta por doblar/cuadruplicar el número de transferencias por ciclo de reloj. La conjunción de

ambos parámetros da la cifra aportada por los fabricantes para referirse al bus frontal, la frecuencia efectiva.

Evidentemente, no deberían utilizarse los MHz como unidades, pero las razones comerciales se imponen sobre

las puramente técnicas.

Ejemplo: FSB de Intel: fCLK = 200 MHz, 64 bits de datos, quad pumped (≡ 4 datos por ciclo de reloj) La velocidad de transferencia máxima teórica será:

sGB

sMB

nTransaccióBytes

ciclonesTransaccio

sciclosVtransf 661038410200 6

. ≈=⋅⋅⋅=

Bus del sistema Pentium PII-PIII PIV Frecuencia (MHz) 66 100/133 100/133/200/266 Transac. por ciclo 1 1 2 / 4

Frecuencia efectiva (MT/s) 66 100/133 200/266/400/533/800/1067

Bus de datos 64 bits 64 bits 64 bits

MB/s máximo 503,5 763/1015 ¿?

Propuesto 3: En la tabla anterior, hallar la velocidad de transferencia en la casilla marcada con ¿?.



4.2.3.- PUENTE SUR

Conocido como South bridge, también es llamado ICH por Intel (ICH: I/O Controller Hub).

Su misión básicamente se ciñe a la comunicación de la CPU con los periféricos a través de los buses de

expansión, puertos, etc. para lo cual contiene:

• Interfaz con el puente norte (bus de enlace).

• Interfaz con el bus de expansión: Controlador PCI, (PCI-Express).

• Dispositivos PCI integrados: controladora USB (Interfaz USB-PCI), Controladora IDE (discos duros y unidades ópticas), etc.

• Dispositivos estándar heredados (controlador DMA, controladores de interrupción 82C59, RTC y memoria CMOS, ...)

Periféricos

Loa d BatteryLin eOn On

Ba tterySmartBoo st

ReplaceBatte ry

Test

BUS DE ENLACE

Controlador PCI

InterfazUSB

Super I/O

Puente sur

InterfazHD, DVD

Tarjeta de redChip de sonido

Discoduro

DVDInterfaz

PCI / LPC

TecladoBUSLPC

USB

ModemPuerto paralelo

Puerto serie (RS-232)

PS/2Ratón

BUSEXTERNO

S-ATA

BIOS

Controlador PCI-Express

BUSEXTERNO

RanuraRanuraRanura

La tendencia actual es agrupar cada vez más funciones dentro del chipset. Muchos de los circuitos integrados

originales del XT y AT, como el controlador de interrupciones 8259 (PIC: Programmable Interrupt Controller), el

controlador DMA (Direct Memory Access: 8237), el reloj de tiempo real RTC (Real Time Clock), etc... se encuentran

integrados en el puente sur del chipset.

4.2.3.1.- Bus de enlace

Denominamos así al bus que enlaza el puente norte y el sur.

Ejemplo: Intel Direct Media Interface (DMI)

Direct Media Interface (DMI) es el bus de conexión entre el MCH (puente norte) y el ICH6 (puente sur) de Intel.

Permite:

• El tráfico es concurrente mediante dos canales virtuales (VC0 y VC1) con arbitraje fijo (VC1 prioritario).

• Transferencias isócronas.

Algunas características relevantes son:

• Conexión punto a punto de 2 GB/s (1 GB/s en cada dirección)

• Señal de reloj de 100 MHz (compartida con el enlace PCI Express para gráficos).

• Direccionamiento hacia el puente sur de 32 bits (downstream addressing)



Ejemplo de puente sur (ICH6RW) de Intel con sus posibles conexiones.

Propuesto 4: En la figura anterior, comprobar si la capacidad del bus de enlace es suficiente para soportar todos los

periféricos que pueden conectarse. Tener en cuenta que las velocidades expresadas se refieren al máximo teórico de

un único elemento de los 4, 6 ó 8 que pueden conectarse a un bus concreto.

Ejemplo: Bus Hypertransport

HyperTransport (formalmente LTD: Lightning Data Transport) es un bus de alta velocidad de transferencia

registrado por HyperTransport Technology Consortium para la interconexión de circuitos integrados. Está pensado

para la conexión entre chips de alta velocidad como procesador y chipset ó conexión entre procesadores en

sistemas multiprocesador. Es utilizado, por ejemplo, por toda la familia de procesadores AMD.

• Punto a punto. (i.e. conecta 2 dispositivos).

• Dos subenlaces de lineas unidireccionales (= 1 enlace).

• Los dispositivos pueden disponer de varios enlaces.

• DDR: Dos datos por cada ciclo de reloj

• Basado en paquetes.

1 enlace Hypertransport. Command, Addresses, and Data (CAD). CTL = Control.



Ejemplo de comunicación mediante el bus Hypertransport CPU-Puente norte

La conexión básica está compuesta de una línea de ida y otra de vuelta en modo concurrente (i.e. full duplex).

Chipset K8T800 de VIA Technologies, Inc. La frecuencia que consta en la figura es “frecuencia efectiva” y debería estar expresada en MT/s, pues en este bus se transfieren 2 datos por ciclo de reloj.

Ventajas:

• Baja latencia, alta velocidad

• Diseño simple que permite flexibilidad en el número de conexiones. Prestaciones:

• Velocidad máxima de 6400 MB/s contando ambos sentidos de la comunicación. Se puede ampliar la anchura del bus añadiendo más enlaces punto a punto (disponible 2, 4, 8, 16 y 32 bits).

• Frecuencia de reloj ajustable (400, 600, 800, 1000, 1200 y 1600MHz).

Combinando ambos parámetros obtenemos una velocidad entre 100 MB/s y 6400 MB/s:

Bus HyperTransport

Ancho del bus de datos en bits (número de patillas) Frecuencia efectiva, MT/s (2 datos por ciclo de reloj) 2 (24) 4 (34) 8 (55) 16 (103) 32 (197)

400 100MB/s 200MB/s 400MB/s 800MB/s 1600MB/s








Ejemplo: Enlace de 16 bits Hypertransport 3.0

Cada 8 bits es necesaria otra señal de reloj

Según la figura: 2’6 · 109 ciclos/s x 2 datos/ciclo x 16 bits/dato = 83’2 Gb/s = 10’4 GB/s cada subenlace

20’8 GB/s cada enlace (upstream + downstream).

Topología HyperTransport: Daisy-Chain

La topología de un sistema comunicado

mediante HT es daisy chain. El primer

elemento de la cadena es el Host. Los

dispositivos con 2 puertos HT se

denominan Tunel. El sistema HT finaliza

con un dispositivo de un solo puerto. Los

I/O connectors permiten enlazar otras

interfaces al bus, como por ejemplo

puentes PCI.

Ejemplo de dispositivo tunel (puertos A y B) con 2 conectores PCI-X.

Ejemplo de comunicación mediante el bus Hypertransport: Dispositivo de Interfaz AMD-8131 con dos puentes PCI-X. En terminología propia, este tipo de dispositivo se denomina tunel.



Ejemplo de topología HyperTransport:

HyperTransport I/O fabrics are implemented as one or more daisy chains of HyperTransport devices, with a bridge to the host system at one end. Devices can implement either one or two links.

A dual-link device that is not a bridge is called a tunnel. Single-link devices must always sit on the end of the

chain, so only one single-link device is possible in a chain.

www.hypertransport.org

Ejemplo: Diversos chipsets que utilizan Hypertransport y sus especificaciones Manufacturer NVIDIA NVIDIA SiS VIA

Technologies VIA Technologies

Northbridge nForce3 150 1309 Ball BGA 0.15 µm

nForce3 250 Gb 1309 Ball BGA 0.15 µm

SiS 755 698 Ball BGA 0.22 µm

K8T800 578 Ball BGA 0.22 µm

K8T800 Pro 578 Ball BGA 0.22 µm

Southbridge integrated integrated SiS 964 VT8237 539 Ball BGA

VT8237 539 Ball BGA

Interconnect StreamThru StreamThru MuTIOL 1 GB/s with HyperStreaming

8X V-Link 533 MB/s

8X V-MAP 533 MB/s

AGP 3.0 / AGP 8x 3.0 / AGP 8x 3.0 / AGP 8x 3.0 / AGP 8x 3.0 / AGP 8x

Fixed AGP/ PCI clock for overclocking

yes yes yes no yes

System Speed / Hyper Transport

8 Bit, 600 MHz Up; 16 Bit, 800 MHz Down

16 Bit, 800 MHz Up & Down



16 Bit, 800 MHz & 1 GHz Up & Down

AGP AGP 8x AGP 8x AGP 8x AGP 8x AGP 8x

Memory type DDR SDRAM DDR SDRAM DDR SDRAM DDR SDRAM DDR SDRAM

Memory classification

DDR266/333/400 DDR266/333/400 DDR266/333/400 DDR266/333/400 DDR266/333/400

Max. Memory 4096 MB 4096 MB 4096 MB 4096 MB 4096 MB

PCI Slots 6x 32 Bit PCI 2.3 6x 32 Bit PCI 2.3 6x 32 Bit PCI 2.3 6x 32 Bit PCI 2.3 2x PCI-X using VIA VPX2

6x 32 Bit PCI 2.3 2x PCI-X using VIA VPX2



Propuesto 5: Configuración desde BIOS-setup del bus Hypertransport

¿Cuál sería la velocidad de transferencia máxima y mínima configurable si el bus de datos puede configurarse con un

ancho (bus width) de 8 bits?

Propuesto 6: Traducir el siguiente texto.

“Since the HyperTransport channel's clock speed increase from 800 MHz to 1 GHz is not all that much, don't expect great

changes the way of performance. As our benchmarks with the 1 GHz HyperTransport bus reveal, the results are

practically the same compared to what the 800 MHz bus offers. Therefore, Socket 939 motherboards won't peform

noticeably better. Indeed, as our benchmarks have shown, differences between 600 MHz, 800 MHz and 1000 MHz

HyperTransport clock speeds are barely measurable.

However, we expect that the faster HyperTransport configuration will bring considerable advantages in multi-processor

systems, in which the HyperTransport design will link dual or quad-Opteron architectures.

Nonetheless, the K8T800 Pro is the better choice for overclocking experiments since the AGP and PCI buses, now

decoupled from the system, are able to run at either 33 MHz or 66 MHz.

In the end, VIA should keep an eye on NVIDIA. Until the new Southbridge VT8251 is launched, NVIDIA's nForce3 250

GB, which offers an integrated gigabit Ethernet controller, as well as an integrated hardware firewall, offers more

interesting features.

“VIA's K8T800 Pro Bumps up HyperTransport Speed, But Lacks Punch”. Tom’s Hardware guide. May 5, 2004. Patrick Schmid,Bert

Töpelt.



4.2.4.- EVOLUCIÓN DEL CHIPSET

4.2.4.1.- Pentium II-III, K6-Athlon

En la imagen puede verse el puente sur (Intel 82371AB) que no deja de ser el quinto dispositivo del bus PCI primario junto a las 4 ranuras. Se observa también el puente PCI-ISA que permite la existencia de ranuras ISA.

Bus frontal (FSB) – host bus

El puente norte enlaza con el microprocesador (host) mediante un bus de 100 MHz, con bus de datos de 64 bits y

32 bits de direcciones.

Bus de enlace

En los primeros chipsets para Pentium, el puente norte y el sur estaban enlazados mediante un bus PCI. El puente

sur no dejaba de ser otro dispositivo PCI, aunque especial.

Este puente sur, contiene un puente PCI-ISA para poder enlazar con las ranuras del bus de expansión ISA donde

insertar dispositivos antiguos como modems. El bus de enlace PCI permitía implementar sistemas cuyos puente

norte y sur fueran de distintos fabricantes.

El aumento del tráfico de los, cada vez más rápidos, periféricos (sobre todo HD, CD-ROM, interfaz de red) acabó

por producir un embudo en la transferencia de datos hacia la CPU.



Interconexión típica de los principales componentes de un sistema basado en AMD K6 (izda.) y en el AMD Duron (dcha.).



4.2.4.2.- Pentium 4-Athlon XP

Con el fin de evitar el embudo en el bus de enlace, por la creciente demanda de datos de los dispositivos

periféricos conectados al puente sur, se emplean buses propietarios como el 8x V-Link de VIA Technologies (133

MHz, 4 datos por ciclo, 8 bits) que puede verse en la figura inferior. Esto impide la posibilidad de utilizar puente

norte y sur de distintos fabricantes.

Ejemplo: Chipset VIA Apollo P4X333.

Diagrama de bloques del chipset VIA Apollo

P4X333 para Pentium 4. Entre otras cosas

aporta:

• Soporte para memoria DDR 333

• AGP 8X,

• ATA/133,

• USB 2.0



Ejemplo: Chipset 82875P.

En la siguiente imagen observamos el diagrama de bloques del chipset Intel 875P con los dispositivos que

soporta:

• Bus frontal: 800 MT/s (200 MHz x 4 datos/ciclo), 64 bits de datos.

• Bus de memoria: Doble canal de memoria DDR400.

• Almacenamiento: Dos canales Serial ATA y dos ATA paralelo.

• Bus específico en el MCH para la conexión de una interfaz de red (Communications Streaming

Architecture), o CSA. Puede compararse con una conexión exclusiva al estilo de AGP, que permite por

ejemplo la conexión de una interfaz Gigabit Ethernet. Intel sugiere que una conexión Gigabit Ethernet

full-duplex podría alcanzar 1’6 Gbit/s en cada dirección.

• Bus de gestión: SMBus

• Puente sur. Contiene los siguientes dispositivos heredados:

- Controlador de interrupciones (compatibilidad 8259). - Temporizadores basados en el estándar 82C54 - 2 controladores DMA en cascada compatibles con en el 8237. - Reloj de tiempo real (RTC) y 256 bytes de memoria CMOS RAM alimentada por pila.



• Bus de enlace con el puente sur ICH5:

- Bus de enlace versión HI 1.5 (Hub Interface 1.5) - 8 bits. - Frecuencia de reloj 66 MHz. - Velocidad de transferencia de 266 MT/s = 266 MB/s en conexión punto a punto. - Funciona a 1’5 V.

Como el fabricante no ofrece más datos, deducimos que en el bus de enlace se transmiten 4 datos por ciclo de reloj, de manera que tenemos: 66·106 ciclos/s x 8 bits/ciclo x 4 datos/ciclo = 253’7 MB/s (266 MB/s aprox.)



4.2.5.- EJEMPLOS

4.2.5.1.- Sistemas de sobremesa

Intel 850

• Diseñado como soporte a los primeros Pentium 4.

• Microarquitectura “NetBurst” con 2 canales de RDRAM que proporciona un ancho de banda de 3’2 GB/s en el bus de memoria.

• Bus de sistema de 400 MHz.

VIA PT880



SIS 655 - 964

Interconexión Puente Norte-Sur llamado MuTIOL: 16 Bits @ 533 MHz 1 GB/s



VIA K8T890

Interconexión Puente Norte-Sur llamado Ultra V-Link: 16 bits x 4 bits/ciclo @ 133 MHz 1066 MB/s



4.2.5.2.- Estaciones de trabajo y servidores

Intel E7500

nVIDIA nForce proffesional 2200 y 2050



AMD

Diagrama de bloques de chipset para doble AMD Opteron

Propuesto 7: En la figura anterior, identificar los buses que entran-salen de las CPUs



Intel E7520

Diagrama de bloques del chipset Intel E7520 para doble Xeon Nocona



4.3.- BUSES DE EXPANSIÓN Permiten la comunicación de la CPU y de la memoria con los distintos periféricos del sistema: Video, impresoras,

modems, discos duros, etc.

4.3.1.- COMUNICACIÓN CON LOS DISPOSITIVOS DE E/S

Las tres técnicas básicas de controlar la transferencia de datos hacia/desde un periférico son:

• E/S Programada. • Interrupciones.

• DMA (Acceso directo a memoria).

4.3.1.1.- E/S Programada:

En inglés programmed I/O (PIO) esta técnica se basa en la ejecución de instrucciones E/S como la IN y OUT del

repertorio del 8086. Mediante esta técnica la CPU envía una orden al dispositivo (lectura, escritura, configuración,

chequeo), y se mantiene ocupada hasta que concluye la operación. El dispositivo no interrumpe a la CPU para

comunicar que ya ha terminado la operación, sino que es la CPU quien debe ocuparse de comprobarlo

periódicamente. Como puede deducirse por lo expuesto, esta técnica consume mucho tiempo de CPU.

4.3.1.2.- Interrupciones hardware

Interrupciones Hardware

Cada dispositivo pide servicio a través de una linea de interrupción. El 8086 sólo dispone de una entrada de

petición de interrupción (INTR - INTerrupt Request) y una salida de concesión de interrupción (INTA – INTerrupt

Acknowledge). Ante la posibilidad de que varios dispositivos activen su interrupción simultaneamente, las

interrupciones no las trata directamente la CPU, sino un controlador (Desde los primeros PC’s, el circuito

integrado 8259 o compatible).

También existen las llamadas “interrupciones software”. Se “llaman” desde un programa para hacer que se ejecute una función del BIOS o del DOS que accede al hardware. Estas funciones son contempladas por la CPU como subrutinas, que una vez finalizadas, devuelven el control al programa que las llamó.

4.3.1.3.- DMA (Acceso directo a memoria)

La técnica DMA (Direct Memory Access) permite transferir datos entre un dispositivo y memoria o de una zona de

memoria a otra sin la intervención del micro (excepto para arbitrar la transferencia). Esto es mas rápido que el

método tradicional donde cada dato llega a la CPU que lo graba en memoria.

• Requiere de un dispositivo que controle la operación en sustitución del micro.

• El bus ISA permite DMA mediante el obsoleto controlador DMA (8237).

• El bus PCI ya contempla entre sus características la posibilidad de acceder a memoria, por lo que no necesita de hardware adicional.

Ventajas e inconvenientes

• Es útil cuando se deben transferir grandes bloques de datos (P. ej. lectura/escritura en disco).

• No es útil cuando la CPU tiene que procesar uno por uno los datos que se leen/escriben.



4.3.2.- PCI (PERIPHERAL COMPONENT INTERCONNECT)

Su arquitectura es independiente del procesador, por lo que es necesario que entre ambos haya un controlador

de bus. Esto permite su utilización en otras plataformas (Alpha, Power PC, etc.). Así por ejemplo, una misma

tarjeta pueda instalarse en sistemas distintos, cambiando únicamente los controladores de dispositivo (drivers).

• Hasta la llegada de la versión 2.1 sólo funcionaba a 33,3 MHz. Velocidad de transferencia máxima

teórica: 33,3 MHz x 32 bits ≅ 127 MB/s.

• Bus de direcciones y datos multiplexados en las lineas AD[31-0]. Esto permite al conector mantener

unas medidas reducidas a costa de aumentar la latencia.

• Ampliación del bus

4.3.2.1.- Arquitectura

Los dispositivos de conexión al bus reciben el nombre de puentes (bridge)

Puentes Host-PCI

El elemento principal de un sistema basado en PCI es el llamado puente Host-PCI que interconecta procesador

con el bus PCI.

Puente PCI a ISA (PCI to ISA bridge)

Es un circuito integrado que permite colgar un bus ISA de un bus PCI consiguiendo que convivan ambos buses en

una misma placa base.

En las placas base este elemento se encuentra dentro del chipset, como por ejemplo, el puente sur Intel PIIX4 de

la siguiente figura:



Puentes PCI-PCI

Permite incrementar la capacidad del

bus a un mayor número de

dispositivos.

La arquitectura Bridged Bus utiliza un

puente de bus PCI a PCI para ampliar

la capacidad de dispositivos. Estos

puentes suelen ser ASICs (Circuitos

integrados de propósito específico)

que aislan eléctricamente dos buses

PCI, permitiendo que las

transferencias pasen de un bus a otro.

Ejemplo: chipset Intel 440 BX

Observar:

• Puente Host-PCI entre la CPU-Memoria y el bus

PCI #0 del que cuelgan 4 ranuras y el

82371EB.

• Circuito integrado 82371EB que contiene un

puente PCI-PCI del que cuelgan:

Controladoras IDE, USB y SMB.

Un puente PCI-ISA.



Arquitectura de un sistema Macintosh basado en PCI.

4.3.2.2.- Señales del bus

A continuación se enumeran las señales que componen el bus PCI en sus primeras versiones.

AD[0-31]: (AdressData). Estas 32 señales corresponden tanto al bus de direcciones como al bus de datos,

ya que se encuentran multiplexados. Esto permite una ahorro de 32 líneas, patillas, contactos o

cables según el caso a costa de aumentar la latencia.

C/BE[0-3]#: En estas 4 señales se encuentran multiplexados en el tiempo las órdenes de bus (Command) y

las habilitaciones de byte (Byte Enable). Las órdenes de bus definen el tipo de transferencia que

se quiere realizar. Las habilitaciones de byte sirven para determinar la validez de cada uno de los

cuatro bytes que se intercambian en cada operación de transferencia. Por ejemplo, cuando estas

líneas funcionan como habilitación de byte, un valor 0001 indica que solo el último byte es

válido, por lo que deben ingnorarse los tres primeros. Se permiten así transferencias de datos

de tamaños distintos a 32 bits.

PAR: Esta señal implementa el sistema de paridad empleado para la detección de errores en la

transmisión. Se emplea paridad par sobre el conjunto de los 36 bits de las señales anteriores.

CLK: Proporciona la señal de reloj que sincroniza todas las operaciones. Como se ha mencionado, se

puede tratar de un reloj de 33 o 66 MHz.

RST#: Se emplea para inicializar los dispositivos PCI colocando en sus registros de configuración los

valores originales. Se trata de una señal activa a nivel bajo.

FRAME#: También activa a nivel bajo, indica el inicio de una operación de transferencia. Lógicamente es el

maestro quien se encarga de activarla.

IRDY#: (Initiator ReaDY). Con ella el maestro indica que está listo para completar una transferencia de

datos: Si se trata de una transferencia para escritura, indicará que los datos son válidos. Si la

transferenica es de lectura, establece que el maestro está listo para recibirlos.

TRDY#: (TaRget ReaDY) Tiene el mismo funcionamiento que la anterior, pero en este caso referida al

esclavo.

STOP#: Es empleada por el esclavo para pedir al maestro que concluya la operación de transferencia en

curso.



LOCK#: Mediante esta señal un maestro solicita un acceso exclusivo para realizar múltiples operaciones

de transferencia sobre un mismo esclavo.

IDSEL: (Initialization Device Select). Permite realizar operaciones de lectura o escritura de la

configuración de los dispositivos PCI. Existe una de estas señales en cada ranura.

DEVSEL#: (Device Select). Es activada por un esclavo cuando reconoce su dirección en el bus.

REQ#: (REQuest). Es activada por un maestro para solicitar la utilización del bus. Existe una de estas

señales para cada maestro.

GNT#: (GraNT). Indica que el maestro que ha solicitado el uso del bus ha sido autorizado a utilizarlo.

Obviamente también existe una de estas señales por cada maestro.

PERR#: (Parity ERRor). Se emplea para indicar que se ha detectado un error de paridad durante una

transferencia.

SERR#: (System ERRor). Se emplea para señalar un error grave de sistema.

INTA #: Señal de petición de interrupción empleada por un dispositivo PCI para reclamar la atención de

su correspondiente controlador software (driver).

INTB#, INTC#, INTD#: Señales de interrupción empleadas por los dispositivos PCI multifunción. Por ejemplo

una tarjeta de modem que incluya un chip de sonido utilizaría INTA# y INTB#.

4.3.2.3.- Transferencia de datos

En terminología PCI las transferencias de datos se realizan entre un iniciador (initiator) que asume el control del

bus (bus master) y un destinatario (target) que funcionará como esclavo (bus slave).

Una transferencia de datos está compuesta por una primera fase de direccionamiento y por una o varias fases

posteriores de lectura/escritura de datos. Estas fases se explican a continuación:

Fase de direccionamiento

Las 4 líneas denominadas C/BE[3:0]# (Command/Byte Enable) se encuentran multiplexadas, de manera que

durante esta fase se utilizan para codificar órdenes.

La fase de direccionamiento comienza con la activación de la señal FRAME#. Durante esta fase

• El iniciador activa las señales C/BE[3:0]# que codifican el tipo de transferencia que va a tener lugar (Lectura de memoria, escritura en memoria, lectura de dispositivo E/S, escritura en dispositivo E/S, etc...).

• Las direcciones aparecen en el bus multiplexado, lineas AD[31-0]

El sufijo # en el nombre de una señal indica que es activa a nivel bajo.



C/BE[3:0]# Orden

0000 Interrupt Acknowledge 0001 Special Cycle 0010 I/O Read 0011 I/O Write 0100 Reserved 0101 Reserved 0110 Memory Read 0111 Memory Write 1000 Reserved 1001 Reserved 1010 Configuration Read 1011 Configuration Write 1100 Memory Read Multiple 1101 Dual Address Cycle 1110 Memory Read Line 1111 Memory Write and Invalidate

Fase de transferencia de datos

Durante esta fase las señales multiplexadas C/BE[3:0]# se utilizan como Byte Enable, es decir, indican cual de

los 4 bytes de datos es válido y cual no. Esto permite transferencias de datos de longitud variable:

• Los datos aparecen en el bus multiplexado, lineas AD[31-0].

• Tanto el iniciador como el destinatario pueden insertar estados de espera durante la transferencia desactivando las señales IRDY# (Initiator ReaDY) y TRDY# (Target ReaDY).

Fin de la transferencia

El iniciador puede terminar la transferencia desactivando la señal FRAME# durante la última fase de datos.

El destinatario puede finalizar la transferencia activando la señal STOP#.

Control de errores

El bus dispone de la señal PAR que compone la paridad par sobre las señales AD[31:0] y BE[3:0]#.

Esta señal tiene la misma temporización que AD[31:0] pero retrasada un ciclo de reloj para permitir el cálculo de

paridad.



4.3.2.4.- Control del bus

A diferencia del bus ISA que proporciona un

controlador específico para el acceso directo a

memoria de los periféricos (Controlador DMA 8237),

PCI no proporciona un circuito especial para ese

propósito. En cambio contempla un mecanismo de

transferencia llamado Bus mastering.

El iniciador activa la señal REQ# (REQuest=petición)

para indicar al controlador PCI que desea tomar el

control del bus. El controlador PCI confirma la

propiedad del bus activando la señal GNT#

(GraNT=cesión) convirtiendo al iniciador en lo que se

conoce como Bus master.

Señal LOCK#

El iniciador puede activar la señal LOCK# pidiendo

acceso exclusivo al bus para realizar múltiples

transacciones con el destinatario.

• Impide que otros iniciadores modifiquen las direcciones bloqueadas (mínimo de 16 bytes bloqueables).

• Durante el bloqueo pueden realizarse otras transacciones no exclusivas a direcciones no bloqueadas.

Configuración del tiempo que puede bloquearse el bus en el BIOS Setup de una placa base

Ranuras master y slave

Cada slot PCI tiene sus propias lineas REQ# y GNT# que van unidas al controlador PCI. Por ejemplo el Host Bridge

incluido en el puente norte de los chipsets de Intel dispone de 4 patillas para REQ# y otras 4 para GNT#. Es por

esto que, en principio, sólo puede haber 4 ranuras PCI con capacidad Bus master en las placas madre basadas

en esos chipsets.

Transferencia a memoria de una tarjeta de adquisición de datos sin Bus mastering (arriba) y con Bus mastering (abajo).



Algunas placas base con las primeras versiones del estándar PCI añaden un quinto slot llamado "Slave" . Éste no puede alojar tarjetas bus master, al no disponer de las señales REQ# y GNT# y debe realizar las tareas de transferencia mediante interrupciones (modo PIO), lo que involucra al procesador.

Sin embargo el más moderno puente sur Intel® ICH7 especifica sobre la interfaz PCI que incluye: - Supports PCI Rev 2.3 Specification at 33 MHz - New: Six available PCI REQ/GNT pairs

En la imagen, una tarjeta de red PCI tiene la conexión 18 (REQ#) sin utilizar. Por tanto esta tarjeta no puede utilizar Bus Mastering en las transferencias de datos. El manual de la misma indica "Data Transfer: 32 bit I/O", que lo confirma. Este hecho penaliza sus prestaciones y aumenta el uso de CPU respecto de tarjetas con capacidad Bus Mastering. En la otra cara observaríamos lo mismo referido al contacto nº 17 que corresponde a la señal GNT#.



4.3.2.5.- Configuración

Cada dispositivo PCI incluye un conjunto de registros de configuración que permiten identificar su tipo (SCSI,

vídeo, Ethernet, etc...), y fabricante. Además, otros registros de configuración permiten la asignación de

direcciones E/S, direcciones de memoria e interrupciones que se usarán para la comunicación con el sistema.

1º BIOS

Durante el arranque, las rutinas PCI/PnP del BIOS asignan los recursos a los dispositivos y guardan esta

información dentro de la CMOS-RAM (ocupando memoria superior: E000-EDFF) en una parte que se denomina

ESCD (Extended System Configuration Data). Esto permite que la información permanezca hasta el próximo

arranque. (Salvo que se active la opción “Clear ESCD” desde el BIOS-Setup).

2º Sistema operativo

Después de que las rutinas PCI del BIOS han inicializado los dispositivos, el control pasa al sistema operativo.

Aquí es donde el sistema operativo comienza a cargar los drivers. El driver llama a las rutinas BIOS PCI para

obtener información sobre los recursos que "su" hardware utiliza. Para ello usa la identificación del dispositivo (ID)

y el nº de fabricante (p. ej. 8086 = Intel). Durante la carga de drivers, el bus PCI permanece bajo el control del

sistema operativo, pero una vez finalizada el control vuelve al BIOS.

Asignación de dispositivos PCI incluidos en el puente sur de Intel 82801 ICH3.

Para acceder a las rutinas PCI presentes en el BIOS, se utiliza la interrupción software INT 1AH y el valor 1BH en la parte alta del acumulador. El número de función se pasa a través de la parte baja del acumulador.

Windows 9x

Puede acceder directamente a los registros de configuración de los dispositivos y además puede acceder al ESCD. Esto le permite modificar las asignaciones de recursos de cada dispositivo.

Windows NT

Nunca usa el ESCD. Utiliza llamadas directas a los registros de configuración de los dispositivos.



Observar como puede elegirse si el proceso será automático o manual y además puede borrarse el ESCD desde el BIOS Setup ante un eventual conflicto surgido por la instalación de una nueva tarjeta.

Ejemplo de configuración desde el BIOS setup.

4.3.2.6.- Interrupciones hardware

Cada ranura PCI cuenta con 4 lineas ( INTA#, INTB#,

INTC#, INTD#) para solicitar interrupción al controlador

PCI. Las tarjetas insertadas pueden utilizar una linea

para cada función que implementen. Una tarjeta que

únicamente implementa una función (P. Ej. tarjeta de

red) utilizará solamente la linea INTA#. Sin embargo,

una tarjeta PCI que incorpore interfaz de red y modem

utilizaría INTA#, INTB#.

P. ej. La tarjeta de red Kingston KNE30BT especifica: I/O Base Address: 0000h-FFFFh (set by BIOS PCI).

Interrupt (IRQ) Levels: INTA (set by BIOS PCI).

El controlador PCI cuenta con varias líneas (PIRQA#, PIRQB#, PIRQC#, PIRQD#, etc.) que se conectan a las de las

ranuras y dispositivos PCI integrados: INTA#, INTB#, INTC#, INTD#.



Compatibilidad

De la compatibilidad con las interrupciones estándar (IRQs) se encarga el enrutador de interrupciones que forma

parte del controlador PCI que enruta las INTn# hacia las IRQs:

• Los dispositivos pueden utilizar las lineas INTx# de las ranuras PCI que son redirigidas a las IRQs por el

enrutador según una tabla que reside en la BIOS PCI.

• Los dispositivos PCI pueden entonces usar su linea INTx# para generar la IRQ y mantener así la

compatibilidad con el software antiguo.

Hasta hace poco era muy común el llamado puente PCI-ISA (PCI to ISA bridge) que formaba parte del puente sur desde la aparición del bus PCI (P. Ej. Incorporado en el PIIX4 de los chipsets 430TX, 440LX y 440BX). Como su nombre indica tiene como propósito mapear los viejos dispositivos ISA en el bus PCI, permitiendo su coexistencia.

Supongamos que tenemos una aplicación MS-DOS diseñada para una tarjeta de sonido ISA antigua. Deseamos que dicha aplicación funcione sobre una tarjeta PCI. Ese viejo software usará un driver MS-DOS que accede al hardware mediante una IRQ y puertos E/S. Cuando la tarjeta PCI requiera servicio activará su linea INTx#. Mediante la tabla de la BIOS PCI se enrutará dicha petición generando la IRQ que el driver espera. Esto hará que la CPU busque el vector de interrupción correspondiente a esa IRQ y se ejecute el driver MS-DOS.

• La BIOS puede asignar más de una IRQ al mismo dispositivo.

• Además dos dispositivos pueden compartir la misma IRQ. Este aparente conflicto lo resuelve el sistema

operativo, que cuando activa una interrupción, llama de forma encadenada a cada gestor de

interrupción hasta que uno de ellos reclama dicha interrupción.

En la imagen podemos observar como en un sistema la interrupción 9 es compartida por todos los dispositivos PCI además de un dispositivo ISA.



4.3.2.7.- Extensiones de la revisión 2.1

Extensión a 64 bits

• Utiliza un conector extendido compatible con tarjetas de 32 bits.

• Dobla el ancho de banda teórico, lo que permite soportar mejor tecnologías como Gigabit Ethernet y Fibre Channel.

Extensión a 66 Mhz

• Motivos de carga eléctrica y restricciones en la temporización impiden soportar más de dos dispositivos. Para solucionar este problema se suele utilizar la arquitectura peer bus vista anteriormente.

• Pueden conectarse dispositivos de 33 MHz en un bus de 66 MHz. Hay que tener en cuenta que el bus trabajará tan rápido como el más lento de los dispositivos conectados.

• Este bus resulta ideal para interconexiones de sistemas que formen un cluster donde es crítica la baja latencia de las señales de control y datos entre los servidores del cluster.

Velocidad transferencia Frequencia Bus 32-Bit 64-Bit

33 MHz 127 MB/seg 254 MB/seg

66 MHz 254 MB/seg 508 MB/seg

Direccionamiento de 64 bits.

La especificación 2.1 de PCI define la capacidad de direccionar mas de 4 GB (32 bits 232 = 4 GB) de memoria

del sistema mediante el uso de 64 bits de direcciones. Este direccionamiento es posible en dispositivos de 32

bits, pero necesitan que la fase de direccionamiento dure dos ciclos de bus, mientras que los dispositivos de 64

bits lo hacen en uno.

4.3.2.8.- PCI-X

Ante la creciente demanda de ancho de banda de servidores y estaciones de trabajo, se desarrolló esta mejora

del bus PCI. Se destacan a continuación algunas características:

• Mejoras en el protocolo que permiten un uso más eficiente del bus.

• Compatibilidad con PCI convencional a nivel de sistema, controlador de dispositivo y ranuras. Si insertamos una tarjeta PCI-X en una ranura PCI, el dispositivo queda limitado a las velocidades de PCI.

• Todas estas mejoras tienen un coste, pues al aumentar el número de patillas-pistas y la frecuencia se elevan las exigencias de diseño PCB.

• Capacidad de inserción/sustitución en caliente: Hot-plug

Revisión 1.0:

• PCI-X 66: 64 Bits @ 66 MHz,

• PCI-X 133: 64 Bits @ 133 MHz,



Revisión 2.0

• PCI-X 266 Utiliza doble transferencia de datos (Double Data Rate), por lo que la frecuencia efectiva es de 266 MHz

• PCI-X 533 Cuádruple transferencia de datos (Quad Data Rate), por lo que la frecuencia efectiva es de 533 MHz.

Ejemplo de arquitectura basada en PCI-X.

Ejemplo de arquitectura basada en PCI-X.



4.3.2.9.- PCI Hot-Plug

Obsérvese en la figura la arquitectura de un sistema PCI Hot Plug

Permite la inserción/sustitución en caliente de tarjetas en el bus PCI, eliminando los tiempos muertos tan

importantes en servidores (i.e. disponibilidad).

La especificación PCI hot-plug en su revisión 1.0, define interfaces software y hardware para tarjetas PCI, pero no

define como deben ser implementados por los fabricantes.

• Permite la coexistencia con tarjetas PCI que no soporten Hot-Plug.

• Cuando falle una tarjeta, se desactivará su ranura PCI, se sustituirá dicha tarjeta y se volverá a activar.

Elementos implicados

• Placa base:

El controlador PCI debe poseer capapacidad Hot-plug para controlar individualmente las señales de

cada ranura PCI.

Modificaciones para evitar riesgos eléctricos en las ranuras PCI activas.

Facilidad para el acceso a las ranuras.

• Tarjetas y driver del dispositivo:

Lógicamente las tarjetas y sus drivers deben estar diseñados para soportar esta tecnología.

• Sistema operativo:

Cada sist. op. debe definir capas de interfaz entre el hardware y el núcleo del sistema operativo.



Por ejemplo, un servidor PC con tecnología PCI hot-plug puede utilizar dos tarjetas de red, una de ellas redundante. Al fallar la tarjeta principal, la tarjeta de reserva se activará automáticamente. Sin necesidad de apagar el sistema puede reemplazarse la tarjeta averiada, Eliminándose los tiempos muertos del sistema.

Versiones

Dependiendo de las distintas implementaciones de esta especificación pueden incluirse o no las siguientes

características:

• Hot plug PCI replacement: Sustituir un dispositivo que falla por otro idéntico.

• Hot plug PCI upgrade: Sustituir dispositivos y controladores por nuevas versiones.

• Hot plug PCI Expansion: Instalar tarjetas adicionales y drivers.

Ejemplo: El servidor Intel® Server Platform SR4850HW4 describe entre sus características 7 ranuras PCI: • 1 PCI Express* x8 (hot-plug) • 3 PCI Express x4 (hot-plug) • 1 PCI-X 133MHz (hot-plug) • 2 PCI-X 100MHz (non-hot-plug)

Ejemplo: sistema con 2 puentes PCI-X y ranuras Hot-plug

Preliminary AMD-8131TM HyperTransportTM PCI-X Tunnel Data Sheet



4.3.3.- PCI EXPRESS

Mientras los buses de procesador, memoria y otros elementos del PC aumentan su velocidad continuamente

conteniendo los costes, las revisiones del bus PCI (PCI 2.3, PCI-X) aumentan el rendimiento a costa de elevar el

número de señales y las restricciones en cuanto a la integridad de señal lo que eleva los costes (patillas, pistas,

zócalos). Por todo ello se ha ido fraguando una tecnología sustitutiva basada en la transmisión diferencial en

serie.

4.3.3.1.- Características de transmisión

Transmisión diferencial

Al igual que otros buses del ordenador que han evolucionado a la transmisión serie (USB, Serial ATA) utiliza la

técnica LVDS (Low Voltage Differential Signaling).

Transmisión síncrona

La señal de reloj está mezclada con la propia información. Para ello, usa una codificación 8b/10b que transmiste

10 bits por cada 8 de información, por lo que genera una sobrecarga del 20 %.

Transmisión bidireccional

La conexión (link) elemental está compuesta de 2 canales (lane), uno de ida y otro de vuelta que transmiten

simultáneamente (dos canales simplex).



Conexión múltiple

PCI Express puede utilizar varias conexiones para la misma comunicación dando lugar a configuraciones llamadas

x1, x2, x4, x8, x12, x16, x32. Las conexiones x16 y x32 permiten conectar dispositivos como tarjetas gráficas.

• Se pueden establecer múltiples canales virtuales en una conexión multiple.

• Cada canal puede transmitir hasta 2’5 Gbit/s.

Ranuras de conexión para los distintos tipos de conexiones PCI-Express

Ejemplo: Velocidad de transferencia de una conexión PCI Express x32 En una dirección se puede tranmistir: 2’5 Gbit/s x 32 canales = 80 Gbit/s = 10 GByte/s Si contamos la transferencia simultánea en ambas direcciones: 160 Gbit/s = 20 GByte/s

Propuesto 8: ¿Cuál será la velocidad de transferencia de datos teniendo en cuenta la sobrecarga que se produce al

añadir la señal de reloj?

Ejemplo: ATI Radeon Xpress 200P North Bridge features 22 PCI Express lanes. Two of them are assigned for the connection with the South Bridge, four of them are responsible for PCI Express x1 slots. As a result there are 16 lanes left for the graphics interface, which can be used either by a single PCI Express x16 graphics bus or by two PCI Express x8 graphics buses simultaneously.

www.xbitlabs.com



Para la transmisión, la información se divide en bytes que se reparten por los canales disponibles:

Una conexión (link) está compuesta de varios canales (lane). Los bytes se reparten entre las rutas disponibles

PROPUESTO 9: ¿Cuánto se tardará en transmitir esos 8 bytes?

Transmisión isócrona

Es posible reservar y garantizar un ancho de banda bajo demanda consiguiendo una transmisión en tiempo real.

A esto se le conoce como transferencia isócrona, pues se puede garantizar el tiempo que durará una transmisión

de datos (i.e. tiempo real). Esto es útil, por ejemplo, en la transmisión de vídeo en tiempo real (sin cortes).

Distancia

La inclusión de la señal de reloj permite mayores distancias respecto a los buses paralelo cuya señal discurre por

una línea separada. En el diseño de este bus se ha marcado como objetivo permitir hasta 50 cm de distancia

entre dispositivos con tecnología de placa de circuito impreso de 4 capas y conectores estándard. Se podría

aumentar la distancia usando componentes de mayor calidad.

4.3.3.2.- Mantenimiento

Consumo energético

• Bajo consumo debido a las bajas tensiones de funcionamiento. (recordar que utiliza LVDS)

• Implementa funciones de ahorro de energía.

Ahorro de costes

La transmisión serie ahorra muchas líneas y por tanto patillas en los circuitos integrados, pistas en las placas de

circuito impreso, hilos en los cables permitiendo conectores más pequeños.

Compatibilidad con PCI

Aunque la incompatibilidad hardware es evidente, se mantiene una compatibilidad con PCI en las capas software:



• Compatibilidad con el mecanismo de configuración del bus (bus enumeration) y los dispositivos

conectados:

Evita problemas con las rutinas de configuración PCI/PnP del BIOS y su espacio de configuración ESCD.

• Permite abaratar los costes en la implementación de los controladores de dispositivo (drivers)

Capas definidas en la arquitectura PCI Express.

Conexión sustitución

• Conexión en caliente (hot-plug)

• Cambio en caliente (hot-swap)

Integridad de la señal

• Al disminuir el nº de pistas, facilita tomar medidas contra las interferencias electromagnéticas (EMI):

• La conexión serie tiene menos problemas con la propagación por la diferencia de longitud de las pistas.

• La señal diferencial disminuye los problemas con el ruido eléctrico.

Como puede observarse en la imagen, las pistas que discurren en paralelo tienen distinta longitud en cuanto cambian de dirección.



Errores

El nivel de enlace añade la información CRC para asegurar la integridad de los datos

4.3.3.3.- Topología de sistemas PCI-Express

Basada en conmutación (switching) que permite establecer canales virtuales de comunicación.

Ejemplo de topología de placa base con PCI Express. Observar que en el sitio ocupado anteriormente por el puente sur se halla ahora un switch.

Si observamos en detalle el switch de la figura anterior, podemos ver como la compatibilidad con PCI se consigue

gracias a que el sistema ve puentes PCI-PCI, de ahí que se les adjetive como virtuales:

Diagrama de bloques de un switch PCI Express.



Ejemplos de aplicación:

PLACA BASE: En primer término dos ranuras PCI, tras ellas dos PCI-Express x1 y una PCI-Express x16

Chipset: La estructura habitual de puente norte (MCH) y puente sur (ICH) no varía.



4.4.- OTROS CIRCUITOS INTEGRADOS DE LA PLACA BASE

4.4.1.- GENERADOR DE FRECUENCIAS

Los primeros sistemas basados en el 8086 usaban el circuito integrado 8284A para generar las distintas señales

de reloj necesarias en el sistema: CPU y periféricos.

Debido al aumento y variedad de las frecuencias de reloj, en los sistemas actuales, existe un circuito integrado

que se encarga de generar las señales de reloj para los distintos elementos de la placa base:

• Este circuito integrado incorpora un oscilador basado en un cristal de cuarzo que determina la

frecuencia de dicho oscilador. Partiendo de la frecuencia de referencia del oscilador, los divisores y

multiplicadores de frecuencia de este circuito integrado generan las señales de reloj de diversas

frecuencias para el resto del sistem (ver siguiente figura)

Diagrama de bloques de un circuito integrado generador de frecuencias. Observar el oscilador “OSC.” Al que se conecta el cristal de cuarzo “XTAL”. Los bits S0 y S1 (posiblemente mediante jumper) determinan la frecuencia externa de la CPU que queda grabada en una ROM.

Propuesto 10: Si realizaramos overclocking. ¿A quién afectaría además de a la CPU?

Ejemplo: Circuito integrado Winbond W83194R-39.

• Acepta un cristal de referencia de 14,318 MHz. • 2 señales de reloj para CPU. • 13 señales de reloj para 3 DIMMs de memoria SDRAM a 100 MHz. • 6 señales de reloj síncronas para PCI. • Una señal de 48 MHz para USB.



• Estos cristales situados en la placa

se distinguen por su encapsulado

metálico plateado en el que está

inscrita su frecuencia de oscilación:

En las esquinas superior izquierda e inferior derecha de la imagen pueden observarse sendos cristales de cuarzo con distinto encapsulado.

En la imagen vemos el esquema de conexiones de un sintetizador de reloj CK100 para chipset Intel 440BX, ZX, etc... Se aprecian las entradas para el cristal de referencia de 14'318 MHz, y como salidas las señales de reloj para la CPU , para el bus PCI y para el bus USB.

En la imagen, el puente sur Intel 82801F ICH6 I-O Controller Hub y el generador de frecuencias necesario para sincronizar los elementos que contiene



4.4.2.- SUPER I/O

Este circuito integrado de la placa base aglutina aquellas interfaces hardware (otras veces llamados

controladores) que otrora se hallaban en chips independientes de la placa base o en tarjetas conectadas al bus

ISA y que ahora se han integrado en él para ahorrar costes. Controladores de:

• Teclado y ratón.

• Puertos serie RS-232.

• Puerto paralelo IEEE 1284.

• Disquetera.

• Infrarrojos.

Ejemplo: Winbond W83977ATF • Controla 2 disqueteras. • 2 UARTs de alta velocidad para ambos puertos serie. • Soporte para puerto de infrarrojos. • Puerto paralelo compatible IEEE 1284. • Controlador de teclado (compatible 8042).

4.4.2.1.- Bus LPC (Low Pin Count)

• Debido a su simplicidad, permite a un sistema prescindir del bus ISA, reduciendo los costes.

• Pensado para la conexión de dispositivos heredados en placa base, no existen conectores.

• Transparencia software: no requiere drivers ni configuraciones especiales.

• Pueden conectarse a esta interfaz los siguientes tipos de dispositivos.:

- Circuito Super I/O, Audio, BIOS

Chipset VIA KT400: Observar como la EPROM puede conectarse directamente al puente sur o al bus LPC según los deseos del fabricante de la placa base.



Desde el administrador de dispositivos de Windows podemos ver los dispositivos que cuelgan del bus LPC



4.4.3.- MONITORIZACIÓN Y CONTROL DEL HARDWARE

Tanto la monitorización como el control del hardware se enmarcan en el mantenimiento de tipo predictivo, pues

permiten predecir un problema antes de que suceda. Para ello se monitorizan parámetros vitales del sistema

como la temperatura en puntos críticos. Si además se realiza un control, el sistema toma decisiones con el fin de

evitar el fallo durante el normal funcionamiento del sistema y aumentar así la disponibilidad.

Hay diversos circuitos integrados en el mercado que cumplen una o ambas funciones, por lo que es cuestión de

cada fabricante de placas base integrar uno u otro.

4.4.3.1.- Monitorización

Una cadena es tan fuerte como el más debil de sus eslabones.

La disponibilidad del equipo informático recae en elementos mecánicos de diseño, habitualmente, poco cuidado

como los ventiladores. La monitorización de parámetros que puedan delatar fallos inminentes como la

temperatura surge como herramienta para el mantenimiento predictivo. La función de estos circuitos integrados

es la de ofrecer información al usuario de parámetros vitales para el buen funcionamiento del sistema:

• Tensiones proporcionadas por la fuente de alimentación.

• Funcionamiento de los ventiladores: r.p.m.

• Temperatura y tensión de alimentación del microprocesador.

• Temperatura ambiente (del sistema) y de otros elementos susceptibles de fallo por calentamiento.

• Apertura del sistema (para evitar intrusiones).

Ejemplo: Winbond W83781D



Es un circuito integrado para sistemas basados en microprocesador. Puede monitorizar:

- 3 sensores de Tª (termistores).

- 5 tensiones analógicas positivas.

- 2 tensiones analógicas negativas.

- 3 salidas de tacómetros de ventiladores.

- 1 entrada para circuitos de detección de apertura de la caja.

• Mediante sus entradas VID[0-4] que se conectan a salidas del mismo nombre del Pentium II y

posteriores puede averiguar las tensiones de alimentación que necesita el micro.

• Accesible desde software estándar como LANDesk Client Manager ⇒ Integración en sistemas de

gestión empresarial.

4.4.3.1.1.1 Interfaces:

Puede programarse a través de dos buses:

• ISA mediante los puertos 295h y 296h del espacio de direcciones de E/S (instrucciones IN y OUT).

• Bus serie de gestión del sistema (SMBus) cuya interfaz se encuentra en el puente sur.

El usuario puede ajustar los límites superior e inferior de las magnitudes que se monitorizan (mediante BIOS-

Setup o alguna utilidad software incluida con la placa base. Cuando se sobrepasan estos límites:

• Puede habilitarse un tono acústico.

• Puede generar interrupciones software (patilla SMI#) y hardware (patilla INT).

Ejemplo: Placa Asus P2B Utiliza las direcciones I/O 290H-297H para comunicarse con el W83781D, de forma que hay que tenerlo en cuenta al instalar tarjetas ISA no PnP para que no utilicen los mismos puertos.



Ejemplo: National Semiconductor LM79

• Interfaz ISA para acceder a los registros internos de estado y control. El acceso a dichos registros se realiza escribiendo el offset del registro en el puerto 05h de E/S seguido de una lectura del puerto 06h.

• También es accesible mediante el SMBus.

• Mediante sus entradas VID[0-4] que se conectan a salidas del mismo nombre del Pentium II y posteriores puede averiguar las tensiones de alimentación que necesita el micro.

• Dispone de entradas para ventiladores dotados de salidas de tacómetro. Esta salida aporta una señal consistente en un pulso por cada vuelta del ventilador.

El que una placa incorpore uno de estos circuitos integrados no significa que se monitorizen todos los parámetros de los que es capaz:

• El fabricante de la placa base puede no incluir conectores para todas las E/S del circuito integrado. • El fabricante del PC puede no utilizar todos los conectores disponibles. Por ejemplo, no incorporar

fuente de alimentación cuyo ventilador esté dotado de tacómetro. • El fabricante puede no incluir un software adecuado para la monitorización y control de todos los

parámetros disponibles, con lo que debe incorporarse por separado.

4.4.3.2.- Control

El aumento del ruido acústico provocado por los numerosos ventiladores de los equipos ha llevado a implementar

sistemas de control de la velocidad de giro de los mismos, de forma que ésta se ajuste a las necesidades

térmicas en cada momento.

La monitorización puede no ser suficiente …

La monitorización de la temperatura del microprocesador permite evitar daños internos ante una situación de

fallo de la ventilación, sin embargo no soluciona el problema acústico pues, por ejemplo, todos los ventiladores se

hallan trabajando a pleno rendimiento independientemente de las necesidades del microprocesador. Además

reiniciar el sistema es una solución drástica que no es adecuada en todas las situaciones (servidores, estaciones

de trabajo).



CPU Thermal Protection (AOpen MX64 (chipset VIA Apollo Pro 133A)

This motherboard implements special thermal protection circuit below the CPU. When temperature is higher than a predefined value, the CPU speed will automatically slow down and there will be warning from BIOS and also Hardware Monitoring Utility software. CPU Thermal Protection is automatically implemented by BIOS and utility software, no extra hardware installation is needed.

Circuito externo de control: MAX6653

En la figura observamos el diagrama de conexión de un circuito integrado de control del hardware, el MAX6653:

Observar la conexión al bus de gestión del sistema SMBus.

• TACH IN: Entrada. Permite contar los pulsos que proporciona el tacómetro del ventilador.

• PWM OUT: Salida que conectada al ventilador permite variar su velocidad de giro.

• DXP, DXN: Entradas que se conectan al diodo térmico del chip.

En la imagen otro circuito integrado que permite en este caso la monitorización y control de hasta 3 ventiladores.

Propuesto 11: Observando la conexión del transistor-interruptor Q1: ¿Es el control que ofrece este circuito

independiente para cada uno de los 3 ventiladores?



Circuito integrado ADT7463 que incluye la posibilidad de monitorizar la temperatura del VRM (rodeado)

Propuesto 12: Identificar los elementos rodeados de la figura anterior. ¿De cuántas fases es el VRM?



Circuito interno de control: Pentium 4, Xeon e Itanium.

Estos microprocesadores incorporan un circuito de control térmico (TCC, Thermal Control Circuit) que puede

mantener la temperatura del procesador dentro de las especificaciones prácticamente bajo cualquier

circunstancia sin necesidad de software o hardware adicional.

Cuando la temperatura llega al límite establecido durante su fabricación, el TCC se activa. Una vez activado, el

TCC controla la temperatura del procesador modulando (parando y activando) las señales de reloj del nucleo.

Además la entrada en funcionamiento del TCC se indica activando la patilla PROCHOT# (PROcessor HOT) del

microprocesador. Cuando la temperatura vuelve a valores normales, el TCC se desactiva, cesando la modulación

de las señales de reloj. Se trata pues de un mecanismo de seguridad que no debería activarse nunca, pues las

prestaciones del microprocesador se ven mermadas.

El valor de esta temperatura umbral no es accesible, ni por lo tanto configurable, por el usuario, y es ajustada

individualmente en cada microprocesador durante el proceso de fabricación con respecto a la máxima

temperatura de su superficie térmica, si esta temperatura no se alcanza el TCC no entrará nunca en

funcionamiento, y por lo tanto no se perjudicarán las prestaciones.

Con este fin, además del TCC, todos los micros actuales de Intel incluyen un diodo térmico en el nucleo que sirve

de sensor al circuito integrado de monitorización/control del hardware.

DiodoDiodo

TCCTCC

DiodoDiodo

TCCTCC

Ejemplo: Placa base Intel D845PEBT2

Placas como la Intel D845PEBT2 incorporan lo que han llamado Intel® Precision Cooling Technology. La placa

incluye un circuito integrado de gestión que proporciona monitorización y control por hardware de ventiladores

para un funcionamiento más silencioso. La velocidad del ventilador se ajusta en tiempo real en función de las

temperaturas del sistema, lo que reduce el ruido y el consumo. Para mayor efectividad, el sistema mantiene

zonas térmicas separadas para el procesador y el resto del sistema. La configuración por defecto está

programada en el BIOS y puede ser configurada con unas herramientas que proporciona Intel.

4.4.3.3.- Bus de gestión del sistema (SMBus)

Es un bus cuya principal función es conectar dispositivos de gestión con el sistema. Se usa para controlar y

obtener información de dispositivos de la placa base. De momento el único bus de estas características

implementado en sistemas PC es el llamado System Mangement Bus.

• El SMBus es una implementación realizada por Intel basada en el bus I2C desarrollado por Philips.



• Es un bus serie donde datos y direcciones comparten las misma linea por la que los dispositivos se

intercambian órdenes sincronizados por la señal de reloj.

Funcionamiento

La especificación se refiere a tres tipos de dispositivos:

• Slave: es un dispositivo que está recibiendo datos o respondiendo a una orden.

• Master: es un dispositivo que envía órdenes, genera la señal de reloj y finaliza la transferencia.

• Host: es un dispositivo master especializado que proporciona la interfaz principal con la CPU del

sistema.

En varios de los chipsets de Intel la interfaz con el SMBus se encuentra en el puente sur. Este circuito integrado puede actuar como host lo que permite a la CPU comunicarse con dispositivos slave. También puede funcionar como slave para que dispositivos master externos puedan activar eventos relacionados con la gestíon de energía. Para ello incorpora tres patillas: SMBALERT#, SMBCLK, SMBDATA.

Es un bus multimaster, o sea, que se pueden conectar varios dispositivos al bus y cada uno de ellos puede actuar

como master iniciando una transferencia con dispositivos slave. Si más de un dispositivo simultáneamente

intenta obtener el control del bus, posee un procedimiento para decidir cual de los maestros tendrá prioridad.

En la imagen, el conector SMBus de la placa base Asus P2B permite la conexión a este bus de dispositivos externos a la placa.

Señales

- SMBDATA: linea única (i.e. bus serie) de datos y direcciones (i.e. bus multiplexado).

- SMBCLK: Señal de reloj proporcionada por el master (i.e. bus síncrono).

- SMBALERT#: Linea por la que un dispositivo Slave puede pedir atención al host ante una situación de

alerta (P.ej. una temperatura excesiva del micro detectada por su dispositivo sensor). Esta linea es

opcional, por lo que no todos los dispositivos la poseen.

- Vcc_SMB: Alimentación del bus.

Otras aplicaciones

Además de la conexión de circuitos integrados para el control del hardware, este bus sirve para:

4.4.3.3.1.1 Detección de presencia de módulos de memoria DIMM (SPD: Serial Presence Detect)

Los módulos DIMM incorporan de serie un circuito integrado EEPROM que almacena un conjunto de parámetros

de temporización críticos, así como información sobre el fabricante del módulo y de los chips de memoria. Esta

detección de presencia, incluida en las rutinas del POST, la lleva a cabo la interfaz SMBus que incorpora el puente

sur. Los datos obtenidos se graban en la CMOS RAM.

• Utiliza las señales SMB_CLK, SMB_DATA conectadas a cada módulo de memoria.



Baterías inteligentes

También utilizan este bus las baterías inteligentes para ordenadores portátiles. Éste permite al sistema conocer el

estado de carga de la batería.

Información sobre la batería ofrecida por el sistema operativo gracias al SMBus.

4.4.3.3.1.3 Gestión de dispositivos internos del microprocesador

Como se vió en el capítulo de micros, Intel comenzó a incorporar este bus en el Pentium II Xeon para la gestión de

temperatura, nº de serie y otros datos incluidos en memorias ROM y EEPROM internas del microprocesador:

Interior del Intel Itanium II. Las lineas del bus son la SMSD (datos y direcciones) y la SMSC (reloj)

La especificación 2.3 del bus PCI incluye dos nuevas lineas dedicadas al SMBus, que son SMBDATA y SMBCLOCK. De esta forma, se pueden gestionar dispositivos incluidos en tarjetas PCI.



4.5.- ALIMENTACIÓN DE LA PLACA BASE Las placas toman la tensión de la fuente de alimentación que transforma la tensión alterna de la red en tensiones

continuas de distintos valores.

Las placas actuales incluyen reguladores de tensión para poder proporcionar la diversidad de tensiones de

alimentación de los distintos componentes (Módulos de memoria, microprocesador, Chipset,...).

Básicamente existen dos tipos de conexiones de alimentación a las placas: AT y ATX

Conector AT

Es el que utilizaban la mayoría de placas hasta hace poco. Proporciona tensiones +5V, -5V, +12V y –12V.

Conector ATX

Las primeras versiones de ATX definían las señales eléctricas que deben incorporar las fuentes de alimentación,

así como el conector que debe enchufarse en la placa base:

• Proporciona 3’3V además de las tensiones del conector AT (+5V, -5V, +12V y –12V).

• Incorpora señales de control para la comunicación del sistema con la fuente ATX.

• Conector de 20 pines.

• Se añade conexión de 3,3 V en previsión de alimentar las futuras tarjetas PCI de 3,3V. (COM = común o masa del sistema). Además proporciona una tensión continua de valor más cercano al empleado por los micros actuales, lo que permite reducir el tamaño de los reguladores de tensión de la placa base.

• El cumplimiento de la versión 2.01 de la especificación requiere la inclusión de las señales PS-ON, 5VSB y PW-OK.

Más información en los apuntes del tema “alimentación”

Sin embargo, debido al aumento de potencia de las placas base, la versión 2.2 de la especificación ATX recoge un

nuevo conector de 24 pines y un conector suplementario para la CPU (i.e. para el Voltage Regulator Module):

Conexiones ATX 2.2 típicas de alimentación de una placa base. Fuente: Abit Fatal1ty AN8 User’s Manual



4.6.- DISEÑO El diseño es un factor muy importante a la hora de valorar la calidad de una placa base:

4.6.1.- BAJA FIABILIDAD DEL PC

La plataforma PC nunca ha destacado por su robustez. Entre las principales causas de su tradicional debilidad se

encuentran:

• El dinamismo del mercado donde habitualmente la disponibilidad no ha sido una prioridad.

• La vida de los productos en el mercado es cada vez más corta.

• La diversidad de fabricantes y estándares que intervienen en un equipo aumenta, impidiendo

procesos de chequeo más rigurosos (i.e. procesos de validación más cortos).

• Ese mismo dinamismo y sus consecuencias son trasladables al software, con programas que

contienen millones de líneas faltas de chequeo. En la actualidad, los tradicionales sistemas

operativos con pobre protección de memoria tienden a desaparecer de los equipos con la

masificación de Linux y las versiones Windows con tecnología NT (i.e. NT, 2000, XP).

• La mayoría de usuarios, incluso en las empresas, administran ellos mismos los sistemas.

• Los equipos tienden a consumir cada vez más energía, planteando problemas de disipación térmica

que repercuten en la fiabilidad.

El dato que los fabricantes aportan para caracterizar la fiabilidad de la placa es el tiempo medio entre fallos (Mean Time Between Failures, MTBF). Esta predición la realizan partiendo de las tasas de fallo de los componentes a 55ºC y se realiza según el procedimiento establecido por los laboratorios Garwood, TR-NWT-000332.

Este MTBF se usa principalmente para estimar las tasas de reparación y la necesidades de repuestos. La mayoría de placas se encuentran con valores por encima de las 100.000 horas (11,4 años).

Placa base Gateway MP440BX: 124.698 horas Placa base Intel D845PESV: 111.496 horas Placa base Intel D845PECE: 114.149 horas



4.6.2.- DISTRIBUCIÓN DE LOS COMPONENTES

La distribución de los componentes es un

indicador del esmero y calidad de fabricación:

• Facilidad de mantenimiento. Por ejemplo que la inserción de módulos de memoria pueda hacerse sin tener que extraer la tarjeta de video o salvar algún otro obstáculo.

• Aún se dan casos de algún componente (p. ej. un condensador) mal colocado que impide la inserción de tarjetas largas en un zócalo PCI.

MSI MEGA 180 Mini-PC Para instalar el procesador y su disipador/ventilador se debe extraer el disco duro y el lector de CD/DVD

4.6.2.1.- ATX (Revisión 2.2)

Especificaciones ATX versión 2.2: http://www.formfactors.org/developer/specs/atx2_2.pdf

Las especificaciones ATX incluyen una serie de EXIGENCIAS, RECOMENDACIONES y OPCIONES para la fabricación

de placas base:

• Dimensiones (Factor de forma) de la placa base. Existen dos tamaños: ATX y mini-ATX

• Distribución de los componentes.

• Alimentación: valores de tensión, conectores.

Como puede comprobarse, involucra a otros componentes del PC, como la fuente de alimentación y la caja donde

se ubican placa y fuente. Los objetivos son reducir costes de fabricación y mantenimiento.

En cuanto a la distribución de los componentes, en las especificaciones ATX se incluyen las siguientes

exigencias/recomendaciones:



Procesador

• Alejado de las ranuras de expansión para permitir el uso de tarjetas largas y acceso mas cómodo en

posibles actualizaciones.

• Cerca de la toma de aire de la fuente de alimentación para aprovechar el flujo de aire.

Zócalos de memoria

• Lejos de los buses de expansión y accesibles para facilitar actualizaciones (i.e. mantenimiento).

Conectores I/O

Se integra en la placa un panel de doble altura que alberga los conectores I/O más comunes.

• Menos cables y mas cortos reducen costes y emisiones EMI (los cables serie y paralelo pueden

comportarse como antenas).

• Ejemplo de conector:

Fuente de alimentación

La toma para el conector ATX12V destinado a alimentar la CPU se recomienda que esté lo más cerca posible del

módulo regulador de tensión (VRM)

Un único ventilador situado en la parte trasera expulsa el aire permitiendo la refrigeración del micro y de las

tarjetas de expansión.

• Por tanto, es mejor que la fuente tenga la toma de aire lateral respecto al ventilador y no detrás.

• Su eficacia puede evitar la necesidad de ventiladores adicionales por lo que se reducen los costes de

refrigeración y ruido acústico.



Unidades de almacenamiento

• Conectores (IDE, FLOPPY) cerca de unidades de almacenamiento para acortar cables.

Chasis

• Las dimensiones de la placa tienen la misma anchura que las Full-AT, pero no la misma longitud.

• Los orificios de montaje coinciden con los de las placas Full-AT pero se han añadido alguno más, por lo

que los chasis no son idénticos.

Ranuras de expansión

• Hasta 7 ranuras (PCI, ISA, CNR)

• Deben estar equiespaciadas

• Los componentes de la placa situados en línea con las ranuras (p.ej. condensadores) deben tener una

altura limitada para no impedir la inserción de tarjetas largas.

Propuesto 13: Traducir y comprender.

On the left, the big WTX format and on the right, the ATX format. Compared to standard ATX boards, Xeon workstation

boards have considerably more units, including, for example, PCI64/X interfaces, two Southbridges, LAN chips, voltage

regulators, CPU socket or an additional SCSI controller. In order to accommodate the higher number of components,

larger boards in WTX standard are required. These have a 32.94% larger surface area, measuring 33 x 33.5 cm

compared to the ATX boards (30.5 x 24.5 cm). Boards with a WTX form factor do not fit in a conventional home PC

case. The manufacturers MSI and Tyan also offer motherboards without the additional components, such as P64H2

Bridge and LAN in an ATX format. At any rate, installing them in a conventional tower would not be a problem.

http://www6.tomshardware.com/motherboard/20040514/e7505-chipsatz-07.html



4.6.2.2.- BTX

Anunciado por Intel en su foro para desarrolladores IDF 2003, es la evolución de ATX en la que se basan la

mayoría de sus especificaciones.

• Está destinado a equipos de sobremesa: hogar y oficina.

• Redefine la ubicación de componentes en función de unas mayores necesidades de refrigeración y

menor ruido acústico:

Además define:

• Support and Retention Module (SRM): Componente de la placa base que proporciona soporte

estructural para los elementos de la placa y el módulo térmico.

• Thermal module: Elemento del sistema cuya principal función es disipar el calor de los componentes. El

aire de entrada debe proceder del exterior. Ver imagen inferior:

La entrada directa de aire exterior permite usar para la CPU un ventilador más grande y lento, reduciendo el ruido acústico del mismo.

• Zonas volumétricas para los distintos elementos. Es decir el espacio máximo que pueden ocupar y las

zonas en las que pueden estar.

• Define tres tamaños de placa:

Máxima anchura de la placa

Número máximo de ranuras de expansión

picoBTX 203.20 mm 1

microBTX 264.16 mm 4

BTX 325.12 mm 7



Con solo dos ventiladores proporciona suficiente ventilación, eliminando su necesidad en tarjeta gráfica y en la parte posterior del chasis.

Ejemplo: equipo prototipo de Intel

Equipo dotado de un procesador de 115 W y tarjeta gráfica PCI-Express de 75 W

• Gracias al módulo de retención y al diseño del módulo térmico se ha incrementado el peso del disipador

desde los 450 g típicos en ATX hasta los 900 g.

• Acústica. Con el módulo térmico de referencia usado genera 3’73 BA en modo reposo (ISO 7779).

4.6.2.3.- Disipación térmica

Contaba alguien en Internet: “Hace varios años me llamó un amigo que dedía ‘Mi ordenador se ha vuelto loco. Cuando pulso una tecla muestra caracteres extraños, y tengo que escribir un informe urgentemente. Voy a utilizar la máquina de escribir’. Y así lo hizo. Pasados unos dias acudí a su casa y encontré el problema: Tenía unos libros que bloqueaban la salida de aire del ventilador de la fuente de alimentación.

Distribución de la potencia disipada por un equipo típico:



Veamos a continuación unos ejemplos de consideraciones térmicas en el diseño de la placa base:

Es conveniente que el aire procedente del micro vaya dirigido hacia los transistores del regulador, como puede verse en la imagen.

En la mayoría de las placas, los reguladores de tensión utilizan transistores de potencia que representan una fuente adicional de calor. Es conveniente que el flujo de aire procedente del exterior no lleve ese calor hacia el procesador.

En la siguiente imagen puede verse la circulación del aire en una caja ATX Mínitorre típica. La orientación del

ventilador de la fuente de alimentación y la placa base se han modificado en la especificación ATX. El ventilador

de la fuente introduce aire a través del chasis pasando por el procesador que se encuentra al lado para recibir

aire sin necesidad de un ventilador auxiliar.



Segundo ventilador

En las imágenes podemos observar la ubicación adecuada de un segundo

ventilador. Colocado en la parte trasera de la caja ayuda al ventilador de la fuente a

desalojar el aire que entra por el frontal, incrementando el flujo de aire a través de

la placa base. Aumenta la entrada de aire del exterior por la regilla delantera.

P. ej., añadir un 2º ventilador idéntico al instalado incrementa el nivel sonoro en un valor típico de 3 dBA



4.6.3.- DISEÑO DE LA PLACA DE CIRCUITO IMPRESO (PCB)

4.6.3.1.- Capas

La placa base está formada por varias capas de material aislante en las que se encuentran impresas las pistas

de cobre que transportan las señales. Estas pistas se conectan atravesando el material aislante de forma que la

señal puede pasar de una capa a otra.

• Alguna de estas capas suele usarse como masa del sistema intercalándose entre dos capas que

transportan señal y evitando interferencias entre ambas.

• Es un parámetro importante, ya que en general un mayor número de capas redunda en una mayor

estabilidad del sistema. Es típico fabricarlas de 4 capas, aunque a medida que aumenta la complejidad

de las placas se están usando 6 capas.

Ejemplo: la placa DFI CA64-SC para Pentium III especifica que está fabricada con cuatro capas.

Ejemplo: Just like the best overclocking friendly mainboards designed on NVIDIA nForce4 chipset family, Sapphire PURE Innovation PI-A9RX480 mainboard uses 6-layer PCB. This is one of the reasons why its PCB is so complex. There are a lot of spots for different onboard controllers, and the board is loaded with lot of small package-free radio elements and electronic logics components. However, this didn’t prevent the engineers from designing a very convenient mainboard.

http://www.xbitlabs.com

4.6.3.2.- Interferencias Electromagnéticas (EMI)

Por ejemplo, Intel recomienda observar las siguientes reglas en el diseño de placas base para minimizar los

efectos de la diafonía entre las pistas del bus de alta velocidad GTL+:

• Maximizar el espacio entre pistas (procurar un mínimo de 0,01 pulgadas).

• Evitar paralelismo entre señales de planos adyacentes.

• Como es un bus de muy baja tensión, separar las pistas de otros buses como por ejemplo las pistas de 5V/3’3V del bus PCI.

• Separar las pistas de direcciones, datos y control para minimizar interferencias entre grupos.

Recordar que cualquier orificio de ventilación es una entrada para interferencias electromagnéticas. Cuanto más pequeños sean, menor será la longitud de onda que debe tener la señal interferente para “pasar” y por tanto mayor la frecuencia de dicha onda interferente.



4.7.- INSTALACIÓN Y CONFIGURACIÓN

• La configuración de una placa madre significa la adecuación de los parámetros de funcionamiento a los componentes instalados.

• Estos parámetros se determinan en el arranque y la mayoría se guardan en la CMOS RAM para quedar a disposición del sistema operativo o cualquier otro software que los necesite para funcionar. P. Ej. Adecuar la velocidad del bus del sistema al micro instalado.

• Aunque cada vez menos, la configuración de las placas se realiza mediante unos conectores llamados jumpers que abren o cierran una conexión.

• Cada vez mas parámetros se configuran mediante el programa setup que reside en el BIOS-ROM.

• Actualmente, algunas placas como las QDI utilizan una tecnología que evita totalmente el uso de jumpers. Incluso, la propia BIOS se encarga de detectar los parámetros del micro instalado.



4.8.- SUMARIO

4.8.1.- EVOLUCIÓN

En la siguiente tabla podemos ver resumidas las configuraciones típicas de las placas base en cada generación:

228866 338866 448866 PPEENNTTIIUUMM PPIIII YY PPIIIIII PPRREESSEENNTTEE

FFUUTTUURROO IINNMMEEDDIIAATTOO

Chipset Múltiples CIs

Múltiples CIs Varios CIs Puente

norte/Sur Puente norte/Sur MCH/ICH

RAM Zócalo SIP SIMM 30 contac. DIMM 72 DIMM 168 DIMM 184

Cache L2 NO NO EXT. EXT. INT. INT.

Buses exp. XT ISA 8-16 ISA 8-16

VLB PCI PCI PCI y PCI Express

HD WD IDE IDE EIDE ATA-33 SERIAL ATA

Gráficos XT ISA-16 VLB PCI AGP 1x PCI Express

Alimentación XT AT AT AT ATX ATX, BTX

Gestión térmica NO NO Disipador

Disipador

+ ventilador

Disipador

+

Ventilador

+

Monitorización

Disipador

+

Ventilador

+

Monitorización

+

Control

Características generales a evaluar de una placa base

• Calidad de acabados y diseño.

• Manual.

• Compatibilidad y cumplimiento de los estándares de la industria informática.

• Estabilidad.

• Relación precio/prestaciones.

• Soporte técnico: drivers, garantía, localización de la empresa (delegación en España).

apuntes mei 4-placa base ver6-3 pw

Documents