asdn lab 1

Upload: dmitriigreen

Post on 27-Feb-2018

222 views

Category:

Documents


3 download

TRANSCRIPT

  • 7/25/2019 ASDN LAB 1

    1/6

    Ministerul Educaiei al Republicii MoldovaUniversitatea Tehnic a Moldovei

    Catedra ATI

    RaportLucrarea de laborator Nr.1la

    Analia si !intea "ispoitivelor Nu#erice

    varianta $

    A e%ectuat&st.'r.

    A veri%icat&lector universitar !. Munteanu

    Chisinau 2015!copul lucrrii&

  • 7/25/2019 ASDN LAB 1

    2/6

    Studierea practic i cercetarea procesului de sintez a circuitelor logice combinaionale.

    Consideraii teoretice&

    Orice circuit logic se caracterizeaz prin natura semnalelor de intrare, a celor de ieire, princlasele de uncii intrare!ieire i prin natura prelucrrilor de date ce au loc "n structura sa intern.

    Circuitele logice se "mpart "n 2 clase#$n circuit logic combinaional %C&C' se caracterizeaz prin aceea c starea ieirilor salela un moment dat depinde numai de starea intrrilor sale "n acest moment. legtura "ntre stareaintrrilor i starea ieirilor circuitului este dat de unciile de transer ale acestuia, denumite "nacest caz uncii de comutare, care sunt uncii booleene%logice'.

    C&C este circuitul care are nintrri %x1,x2,x3,,xn' i mieiri %y1,y2,y3,,ym' la care ieirile(x1,x2,x3,,xn)

    y2=pot i e(primate numai "n dependen de )ariabilele de intrare#y1=f1f2(x1,x2,x3,,xn)

    ...

    ym=fm(x1,x2,x3,,xn)

    *entru c "n acest model matematic nu inter)in ca )ariabile independente timpul i nicimrimile de ieire, rezult, c "n structura sa un C&C nu prezint circuite de memorie i nicilegturi de reacie.

    Sinteza unui C&C se eectueaz "n urmtoarele etape#- descrierea necesitilor ce trebuie s le rezol)e circuitul combinaional %prin te(t,

    desen, diagrame'- reprezentarea acestei descrieri sub orma unui table de ade)r+- deducerea unciilor logice i minimizarea acestora+- implementarea acestor uncii minimizate sub orma unor reele de comutare prin

    intermediul circuitelor integrate+abelul de ade)r conine n+m coloane i 2n r-nduri. iecare r-nd al

    tabelului reprezint una din combinaiile posibile ale )alorilor )ariabilelor i )alorile unciilorpentru combinaia respecti).

    /mplementarea unciilor logice minimizate sub orma reelelor de comutare poate irealizat "n orma canonic disuncti) %/S3$', "n orma canonic conuncti) %S3$/' sau "norice alt orm normal, adic /!4$/!4$, S3$/!4$, S3$!4$S3$, /S3$!4$, /!

    4$/, S3$!4$S3$!4$.recerea de la o orm normal la alta se eectueaz prin utilizarea succesi) a ormelor

    lui e 6organ, a)-nd iniial orma canonic disuncti) normal %/S3$' i orma conuncti)normal %S3$/' a unciei.

    Mersul lucrrii&

    1. Construim tabelul de ade)ar pentru unctiile 71 si 72, conorm )ariantei din tabelul2.1.

    (. 8ectuam minimizarea unctiilor 71 si 72 pentru unitati %1' si zerouri %2'.). $tilizind ormulele e!6organ transormam orma disuncti)a minima a unctiilor 71

    si 72 si le transormam in setul de elemente S/!4$ %434'.*. Construim circuitul logic pentru ambele unctii in setul de elemente S/!4$, utilizind

    programa &ogic!9or:s ;.+. *entru iecare circuit logic determinam costul si timpul de retinere.,. *entru unctia 71 scriem orma canonica disuncti)a si orma canonica conuncti)a.

    -. *entru unctia 72 scriem cele < orme cunoscute.

    arianta pentru /ndeplinire0$&

  • 7/25/2019 ASDN LAB 1

    3/6

    71=)%0,1,2,4,6,8,11,12,15'72=)(0,1,2,5,6,7,8,9,12,13)

    Tabelul de adevar&

    X1

    X2

    X3

    X4

    Y1

    Y2

    0 0 0 0 0 1 1

    1 0 0 0 1 1 1

    2 0 0 1 0 1 1

    3 0 0 1 1 0 0

    4 0 1 0 0 1 0

    5 0 1 0 1 0 1

    6 0 1 1 0 1 1

    7 0 1 1 1 0 1

    8 1 0 0 0 1 1

    9 1 0 0 1 0 11

    0 1 0 1 0 0 0

    1

    1 1 0 1 1 1 0

    1

    2 1 1 0 0 1 1

    1

    3 1 1 0 1 0 1

    1

    4 1 1 1 0 0 0

    1

    5 1 1 1 1 1 0

    Mini#iarea %unciei 2103"M

    ( %or#e pentru 21 03"M&y

    1= x

    3x4+x

    1x

    3x

    4+ x

    1x2x3+ x

    1x

    3x4

    sisau

    y1

    =

    (x3

    x4)

    (x

    1

    x3

    x4 )

    (x1

    x2

    x3 )

    (x1

    x3

    x4 )

    sinu/sinu

    Mini#iarea %unciei 2(03"M&

    ( %or#e pentru 2(03"M&

    y

    2= x

    3x

    4+x

    1x3 x

    4+ x

    1x

    2x

    3+ x

    1x2x4

    >1>2>?>; 00 01 11 10

    00 1 1 1 101 111 1 1

    10 1 1

    >1>2

    >?>;00 01 11 10

    00 1 1 101 1 1 1 111 110 1 1

  • 7/25/2019 ASDN LAB 1

    4/6

    sisau

    y2=

    (x3x 4 ) (x1x3x4 )

    (x1x2x3 ) (x1x2x4)

    sinu/sinu

    Circuit lo'ic3"M pentru %uncia 21 /n setul 4I5!AU&

    Costul = 15 @ AA impul = 2 B

    Circuit lo'ic3"M pentru %uncia 2( /n setul 4I5!AU&

  • 7/25/2019 ASDN LAB 1

    5/6

    Costul = 15 @ AA impul = 2 B

    Mini#iarea %unciei 2103CM&

    Mini#iarea %unciei 2103"M&

    3or#a canonica dis6unctiva 03C" 21 &

    y1=(x3x4)+(x1x3x4)+(x1x2x3 )+( x1x3 x4)

    3or#a canonica con6unctiva 03CC 21 &

    x

    x

    (1x3 x4)+( x1x3x4)

    (1x2x4)+y

    1=(x1x3x4)+

    7reentarea %unctiei 2( in cele $ %or#e 03"M8 3CM &

    in orma disuncti)a #1. orma S/!S3$

    y2= x

    3x

    4+x

    1x3 x

    4+ x

    1x

    2x

    3+ x

    1x2x4

    orma S/!4$S/!4$

    y2=

    (x3x 4 )

    (x1x3x4 )

    (x1x2x3 )

    (x1x2x4)orma S3$S/!4$

    >1>2>?>; 00 01 11 10

    0001 0 0 011 0 010 0 0

    >1>2>?>; 00 01 11 10

    00 1 1 1 101 111 1 110 1 1

  • 7/25/2019 ASDN LAB 1

    6/6