asic va vlsi

THIÊT K VI MCH VLSI ASICTHIÊT K VI MCH VLSI ASIC
Áp dng cho ngành K thut Máy tính
Biên son: Nguyên Vn Huy
BM: KTMT – H KTCN Thái Nguyên
Web: http://ktmtcn.tk
Tài liu tham kho:
“ASIC lp trình c”, Tng Vn On, NXB Thng Kê, 2004
“Thit k h thng VLSI”, inh S Hin, NXB HQG TPHCM
“The VLSI Handbook”, Wai Kai Chen
Thit k vi mch VLSI - ASIC - FPGA
*
Chng 1 TNG QUAN
1.2. Lý do VLSI c chn và phát trin
1.3. ASIC là gì?
1.4. FPGA là gì?
Thái nguyên 08/2008
1.1. Tìm hiu v VLSI
SSI (Small Scale Integration – Mch tích hp c nh) 1970
Trên mch ch có th cha c t 1 n 10 công logic (NAND, NOR, .v.v.)
Ch yu áp dng cho các bài toán nh nh thit k các máy tính in t cm tay.
VD Máy tính cm tay
Hình 1.1 – Kích thc chip ln nhng chc nng nh
MSI (Medium Scale Integration – Mch tích hp c trung bình).
Ngoài vic tích hp các cng logic, các mch còn c m rng tích hp thêm các b m và các chc nng logic tng ng .
LSI (Large Scale Integration – Mch tích hp c ln)
c tích hp vi nhiu chc nng logic hn, thm chí có c b vi x lý hoàn chnh trong mt chip.
Ví d chip iu khin màn hình LCD
Hình 1.2 – Kích thc IC gim nhng chc nng ln
VLSI(verry large scale integation)
Mi th u có trong mt chíp.
ã có các b x lý 64 bít, các b s hc du phy ng.
Trên mt triu transistor ch trên mt ming Silic
và phát trin
Trc ây, khi mun thit k mt h thng mch, chúng ta phi thit k t nhng IC chun thit k sn s dng công ngh TTL (Transistor – Transistor Logic).
Hình 1.3 – Mt ví d v 1 mch c thit k trên các IC chun TTL
và phát trin
Khi công ngh CMOS ra i, hàng triu transistor có th cha trong mt ming silic nh
Các k s bt u nhn ra li ích ca vic thit k mt IC áp ng yêu cu c th cho mt h thng thay vì phi thit k chúng t các IC chun riêng bit.
và phát trin
Các k s s phân tích và thit ra mt IC duy nht gii bài toán ó, không cn s chp ni ca nhiu IC khác nhau, gim kh nng li, gim thi gian ch gia các IC, giá thành h.
1.3. ASIC là gì?
ASIC vit tt ca: Application-Specific Integrated Circuit
Là mt IC c thit cho mt mc ích hoc mt h thng c th (Full custom IC )
Thc cht là mt di các transistor MOS cha c kt ni.
Vic kt ni to thành mch c th phc thuc vào ngi s dng
1.4. FPGA là gì?
FPGA là tp hp các cell logic lp trình c ni vi nhau bng ma trn chuyn mch lp trình c.
tr thành mt mch c th, ma trn chuyn mch s c lp trình nh tuyn các tín hiu gia các khi logic
1.4. FPGA là gì?
Cu trúc ca FPGA
Các khi logic c bn lp trình c (logic block)
H thng mch liên kt lp trình c
Khi vào/ra (IO Pads)
Phn t thit k sn khác nh DSP slice, RAM, ROM, nhân vi x lý...
1.4. FPGA là gì?
So sánh FPGA vi ASIC
Xét cùng mt ng dng thì thit k trên ASIC t c mc ti u hn thit k trên FPGA
FPGA hn ch trong các tác v c bit
FPGA có kh nng tái lp trình n gin, thit k ng dng d dàng nên chi phí và thi gian sn xut gim.
1.4. FPGA là gì?
Các chip FPGA và ASIC cùng vi các gói phn mm thit k mch thng c các công ty thit k sn cho ngi s dng nh Xilinx, Altera.
Các gói phn mm này tích hp y quy trình t “bt u” n ra “sn phm”, mi thao tác hoàn toàn trong sut vi ngi s dng
Ý tng
Thit k
Mô phng
Chy th
Lp trình
lên mch
1.4. FPGA là gì?
ng dng:
X lý tín hiu s, hàng không, v tr, quc phòng, tin thit k mu ASIC (ASIC prototyping), nhn dng nh, nhn dng ting nói, mt mã hc, mô hình phn cng máy tính...
1.4. FPGA là gì?
ng dng:
Do tính linh ng cao trong quá trình thit k cho phép FPGA gii quyt lp nhng bài toán phc tp mà trc kia ch thc hin nh phn mm máy tính
Ngoài ra nh mt cng logic ln FPGA c ng dng cho nhng bài toán òi hi khi lng tính toán ln và dùng trong các h thng làm vic theo thi gian thc.
1.5. NL lp trình cho vi mch
To các kt ni hp lý gia các Cell logic hoc gia các transistor tích hp sn to thành mch có chc nng theo yêu cu.
1.5. NL lp trình cho vi mch
Có hai công ngh to liên kt:
1 là tt các cell hoc transistor ã c liên kt y vi nhau, khi c lp trình h thng s phá b các mi liên kt ch gi li các liên kt thuc v mch.
2 là tt c các cell hoc transistor cha c liên kt, h thng lp trình s to liên kt gia các cell to thành mch.
1.6. So sánh lp trình vi mch và lp trình phn mm
Tho lun so sánh….
Chng 2: Công ngh CMOS
Complementary Metal Oxide Silicon (oxit kim loi bù)
Là mt loi vi mch tích hp cao nhng li tiêu tn ít nng lng.
"complementary" ("bù"), vì các vi mch CMOS s dng c hai loi tranzito PMOS và NMOS và.
Ti mi thi im ch có mt loi tranzitor trng thái óng (ON).
Cu trúc ca p-mos và n-mos
2.1. Chun mch Transistor MOS
2.2. Logic CMOS
2.2. Logic CMOS
Nguyên tc mc song song cho logic OR
Nguyên tc mc ni tip cho logic AND
Nguyên tc thit k mch CMOS
Vit hàm cho F (dùng bìa cacno nhóm phn t 1)
Vit hàm cho F’ (dùng bìa cacno nhóm phn t 0, hoc ly o ca F)
2.2. Logic CMOS
F = a.b {dùng mch ni tip}
F’ = a’ + b’ {dùng mch song song}
f
0
1
0
0
0
1
0
1
a
b
*
2.2. Logic CMOS
a
a
b
b
VDD
VSS
*
2.2. Logic CMOS
S mch:
2.2. Logic CMOS
a
b
2.2. Logic CMOS
S mch:
2.2. Logic CMOS
Bài tp
Thit k mch thc hin hàm logic sau s dng phn t c bn CMOS
F = a.b.c // phn t and 3 u vào
F = a + b + c // phn t or 3 u vào
F = a.b.c + a’.d + e
2.2. Logic CMOS
2.2. Logic CMOS
2.2. Công truyn CMOS
B ghép kênh CMOS 2 u vào:
MUX là phn t c bn to ra các khi logic trong thit k cho ASIC
MUX còn c dùng thit k ra các phn t logic c bn và các mch logic. (s c chi tit chng 4)
Liên kt lp trình c
ASIC/FPGA c cu to t các phn t hoc các khi logic c bn.
Các khi này c liên kt vi nhau mt cách toàn din, tc là mi tip im u c liên kt vi nhau
Các liên kt này s tr nên dn khi khi c lp trình, gi là antifuse – phn cu trì
3.1. Phn cu trì (antifuse)
Trái ngc vi cu trì, phn cu trì có in tr rt ln, tng ng vi mt mch h.
R>>>
3.1. Phn cu trì (antifuse)
Khi có 1 dòng in lp trình khong 5mA chy qua, phn cu trì s tr lên dn in
R
3.2. RAM tnh
SRAM có th c tao ra bng vic lp trình ASIC to ra các phn t nh nh sau:
READ or WRITE
3.3. Công ngh EPROM và EEPROM
Cu trúc 1 cell EPROM
Vi in áp lp trình >12V Vpp áp vào drain, các in t s nhy lên Gate1
Source
Drain
Source
Drain
No channel
Khi các in t b by Gate1, transistor tr lên không dn. Cell EPROM ã c lp trình
Source
Drain
No channel
Khi các in t b by Gate1, transistor tr lên không dn. Cell EPROM ã c lp trình
Khi tác ng bi ánh sáng cc tím, các in t li tr v nn => transistor tr nên dn – EPROM b xóa
Source
Drain
EEPROM cng tng t EPROM ch khác là thay vì dùng ánh sáng cc tím xóa chip( tc y các in cc v v trí nn) thì loi này cng có th dùng in xóa.
Chng 4
Dn nhp
Các ASIC hoc các FPGA u cu to t các cell logic c bn, c b trí liên tip trên chip.
Có 3 loi cell c s dng:
Cell da trên b ghép kênh
Cell da vào bng tìm kim
Cell da vào mch logic di lp trình c
4.1. ACT ca Actel
4.1.1. Module logic ca ACT 1
Các cell logic c bn trong h FPGA ACT ca Actel gi là các các module logic LM.
H ACT 1 ch s dng mt loi LM
Các hàm logic s c xây dng thông qua vic kt ni các tín hiu logic n mt s hoc tt c các ngõ vào ca các module logic.
Các ngõ còn li s c ni vi VDD hoc GND.
Ví d mt hàm logic c xây dng t 1 cell logic:
4.1.2. /L khai trin Shannon
Ý tng ca nh lý này bt ngun t hàm logic ca b ghép kênh 2 u vào:
F= S.A + S’.B
Phát biu:
Mi hàm logic F có th c trin khai theo bin A nh sau:
F = A.F(A=1) + A’.F(A=0)
Trong ó:
F(A=1) là biu din ca F vi A=1
F(A=0) là biu din ca F vi A=0
Vi d:
= A.(B.C’) + A’.(B + B’.C)
Vy mc ích là mi hàm F cn phi chuyn v dng F = A.F(A=1) + A’.F(A=0). Nhm s dng phn t MUX
Vi d thit k mch s dng ACT 1 cho hàm sau:
F = A.B + (B’.C) + D
4.1.3. To hàm t ACT1
S dng ACT1 to ra các phn t logic c bn và các hàm logic thông dng
4.1.3. To hàm t ACT1
Bài tp:
F1 = a.b.c.d
F3 = F3’
Thit k b cng 4 bit s dng ACT1
Áp dng nh lý shannon vào MUX gii bài 1
Thit mch thc hin hàm sau:
F = a + b’ + a.d + b.d’
Thit k mch gii mã ti a ch 314h
4.1.4 ACT 2 và ACT 3
(a) The C-Module for combinational logic.
(b) The ACT 2 S-Module
(c) The ACT 3 S-Module.
(d) The equivalent circuit (without buffering) of the SE (sequential element).
(e) The sequential element configured as a positive-edge–triggered D flip-flop.
4.2 Xilinx LCA
4.2.1 XC3000 CLB
Da vào các MUX lp trình c F/G có th dc ni ti X/Y.
4.2.1 XC3000 CLB
Bng tìm kim (LUT – Look up table) lp trình c.
Xét hàm F = a.b + c có bng trân lý nh sau:
GM
GM
a
b
c
F
Vi mi t hp u vào a,b,c bt k c c gii mã tng ng ti mt ô trong LUT xác nh giá tr ca hàm
F
00
01
10
11
0
0
0
0
1
1
1
1
1
1
4.2.1 XC3000 CLB
4.2.2 XC4000 Logic Block
4.3 Altera MAX
Phn t chính ca Altera MAX là các mng cng lp trình c
Thc cht là dy các phn t not, and, or c tích hp vi s lng ln và mt IC, và các hàm logic c lp trình bng vic liên kt các phn t logic ó
4.4 Altera MAX
Phát trin mt ng dng bng vi mch lp trình c
Bài toán bm nc
Bài toán máy git

asic va vlsi

Documents