bab-5-flip-flop
DESCRIPTION
bookTRANSCRIPT
Materi Elektronika Digital
By : christofel harianja
MATERI TEORI FLIP-FLOP
MATERI
1. Rangkaian Dasar Flip-Flop
Flip-Flop Menggunakan gate NAND
Flip-Flop Menggunakan gate NOR
2. Simbol Dan truth Table
3. Analisa Output Flip-Flop
4. Bermacam Jenis Flip-Flop
Clocked SC Flip-Flop
D Flip-Flop
JK Flip-Flop
5. Pin Diagram dan Fungsi
6. Rangkaian AplikasiURAIAN MATERI
1. Flip-Flop
Rangkaian dasar dari Flip-Flop dapat dibuat dengan gate logika dasar, yaitu menggunakan gate NAND atau NOR. Bila input S diberi logika 1, input R diberi logika 0, maka output Q = 0, demikian juga sebaliknya jika input S = 0, R = 1 maka output Q = 1. Jika input S = 1, R = 1, maka output Q akan termemori, sedangkan untuk input S = 0, R = 0 Output Q tidak menentu. Kemudian untuk rangkaian FF dibentuk dari gate NOR akan menghasilkan output kebalikan dari NAND FF, hal ini hanya dikarenakan output Q dengan posisi yang berbeda.1.1 Flip-Flop dengan NAND Gate
a. Truth Table
SROUTPUT
00Tidak menentu
10Q = 0
01Q = 1
11termemori
1.2 Flip Flop Dengan NOR gate
1.2.1 Truth Table
SROUTPUT
00termemori
10Q = 1
01Q = 0
11Tidak menentu
Penjelasan
Jika input S =1, input C =0, maka output Q =1
Jika input S =0, input C =1, maka output Q = 0
Jika input S= 1 , input C =1, maka output Q adalah tak menentu
Jika Input S = 0, Input C =0, maka output Q adalah sama dengan kondisi output sebelumnya ( termemori )
1.3 Symbol RS FF
1.3.1 Rangkaian dasar Flip-Flop
1.3.2 Bentuk Gelombang Output
Input S
Input C
Output Q
Penjelasan
Pada kondisi awal input S = 0, C = 0, maka Output Q = 0. Kemudian Input S =1, sedangkan C = 0, maka output Q = 1. Kondisi berikut input S = 0, input C = 0, maka output Q tetap ( termemori ), Demikian kondisi ini selanjutnya terlihat pada gambar.
2. Jenis Jenis Flip Flop
SC Flip-Flop
Clock SC Flip-Flop
JK Flip-Flop
D Flip-Flop
2.1 Clocked SC Flip Flop
Symbol
2.1.1 Rangkaian dasar ( logic Diagram )
2.1.2 Analisa Output Clocked SC - FF
2.2 JK Flip-Flop
Symbol JK - FF
Simbol JK Flip-flop ada dua jenis, yaitu JK flip Flop yang meresponse pada saat transisi clock naik, dan meresponse pada saat transisi clock turun. Demikian juga untut fasilitas set dan preset. Pada pin diagram terlihat untuk IC 7473 yang dilengkapai denga fasilitas Clear, sedangkan untuk jenis 7476, diperlengkapi dengan fasilitas preset dan clear. Hal ini akan merubah condisi output Flip-flop jika diinginkan kapan saja disamping dia merensponse terhadap trnasisi clock.
Pin Diagram JK FF
Analisa Output JK - FF
2.3 D Flip-Flop
2.3.1 Symbol D FF
Ada dua symbol D Flip-Flop, symbol D FF yang kedua dilengkapi dengan fasilitas preset dan clear. D Flip-Flop menggunakn fasilitas Set, memungkinkan Flip-Flop diset sesuai dengan keperluan, demikian juga bila diinginkan reset tanpa mempedulikan perioda clock input. Untuk melakukan kondisi tersebut dilakukan dengan menghubungkannya dengan input 0. Untuk IC yang dilengkapi dengan fasilitas Set dan Clear ini dapat dihubungkan dengan VCC jika tidak digunakan seperti terlihat pada contoh rangkaian.
2.3.2 Diagram Logic D Flip-Flop
2.3.3 Pin Diagram D- FF
2.3.4 Analisa Outut D - FF
2.3.5 Pemakaian Flip-Flop
Rangkaian Shift register yang dibentuk dari Flip-Flop
Dengan menghubungkan output D FF ke input D Flip-Flop berikutnya , kemudian semua clock dihubungkan dengan rangkaian oscillator ( pembangkit clock maka rangkaian dapat difungsikan sebagai sift register. Berikut ini diberikan contoh gambar rangkaian shift register menggunakan symbol.
Rangkaian Counter yang dibentuk dari Flip Flop
Rangkian dasar Counter Menggunakan JK Flip-Flop dapat dibuat dengan menghubungkan input J dan K ke VCC, sedangkan output Q dihubungkan dengan input Clock JK flip-Flop berikutnya.
Clock
S
R
Q
S Q
CLK
C Q`
Clock
J
K
Q
Clock
D
Q
Materi kuliah Elektronika Digital ( Flip-Flop) halaman : 5 - 1