bab 9 register geser. pebi m rizki. no absen 18
DESCRIPTION
hgjhTRANSCRIPT
BAB 9
REGISTER GESER
9.1 PENDAHULUAN
Register Geser (shift register) merupakan salah satu piranti fungsional yang paling banyak
digunakan di dalam system digital. Kalkulator saku sederhana mengilustrasikan karakteristik
register geser tersebut. Untuk memasukkan angka 246 pada kalkulator ini, kunci 2 ditekan dan
dilepaskan. Maka, diperagakan angka 2. Selanjutnya, kunci 4 ditekan dan dilepaskan. Angka 24
diperagakan. Akhirnya kunci 6 ditekan dan dilepaskan. Maka, diperagakan angka 246. Pada suatu
kalkulator, mula-mula ditunjukkan angka 2 pada sebelah kanan dari peraga. Bila kunci 4 ditekan,
angka 2 tersebut di geser ke sebelah kiri untuk menyediakan ruang untuk angka 4. Angka angka
pada peraga tersebut digeser ke sebelah kiri setahap demi setahap. Register ini beroperasi sebagai
register geser ke kiri.
Disamping penggeseran karakteristik, kalkulator tersebut juga menunjukkan suatu
karakteristik memori (memory characteristic). Kunci kalkulator (misalnya kunci 2) tersebut
ditekan dan dilepaskan, tetapi angka tersebut masih terlihat pada peraga. Register “mengingat”
kunci yang mana yang ditekan. Karakteristik memori sementara ini adalah sangat penting untuk
rangkaian digital.
Register geser dikelompokkan sebagai urutan rangkaian logika, dan oleh karena itu
register geser disusun dari flip-flop. Register geser digunakan sebagai memori sementara dan
untuk penggeseran data ke kiri atau ke kanan. Register geser juga digunakan untuk mengubah
data seri ke parallel atau data parallel ke seri.
Suatu metode pengidentifikasian register geser adalah bagaimana data dimuat dan dibaca
dari unit penyimpanan. Masing-masing piranti penyimpanan yang ditunjukkan gambar 9.1 adalah
register yang lebarnya 8 bit. Register dalam gambar 9.1 diklasifikasikan sebagai ;
1. Masukan dan keluaran seri
2. Masukan seri, keluaran parallel
3. Masukan parallel, keluaran seri
4. Masukan dan keluaran parallel
9.2 REGISTER GESER BEBAN SERI
Suatu register geser 4 bit sederhana, diilustrasikan pada gambar 9.2. perhatikan
penggunaan empat flip-flop D. bit data (0 dan 1 ) dimasukkan ke dalam masukan D dari FF1.
Masukan ini diberi label dengan masukan data seri. Masukan clear akan mereset semua flip flop
ke logis 0, bila masukan tersebut diaktifkan oleh suatu level rendah. Pulsa pada masukan detak
akan menggeser data dari masukan data seri ke posisi A (Q dari FF1). Indicator (A,B,C,D) pada
bagian atas menunjukkan isi dari masing masing flip-flop atau isi dari register.
Kita asumsikan flip flop pada gambar 9-2 semuanya di reset (Q=0) maka keluaran
menjadi 0000. Kita masukan logika 1 pada masukan clear pada masukan data. Kita berikan satu
pulsa pada masukan detak. Maka keluaran akan menunjukkan 1000 (A=1, B=0, C=0, D=0).
Gambar 9-1 menunjukkan 4 kategori register geser
Gambar 9-2 Diagram logika dari satu register geser-ke-kanan beban seri 4-bit
Kita masukkan logika 0 pada masukan data. Kita berikan pulsa pada masukan detak untuk
kedua kali. Sekarang keluaran menjadi 0100. Sesudah pulsa yang ketiga, keluaran tersebut akan
menunjukkan 0010. Sesudah pulsa keempat, keluaran menjadi 0001. Kata biner 0001 telah
dibebankan pada register tersebut, bit pada suatu waktu. Hal ini disebut pembebanan seri (serial
loading). Perhatikan bahwa pada masing-masing pulsa detak, register menggeser data ke kanan.
Maka register ini dapat disebut register geser-ke-kanan beban-serial (serial-load shift-right
register).
Seperti halnya dengan rangkaian logika yang lain, diagram waktu (bentuk gelombang)
akan membantu pemahaman operasinya. Gambar 9-3 mengilustrasikan operasi dari register geser
ke kanan beban seri 4 bit. Tiga masukan (data seri,clear dan detak) pada register tersebut
ditunjukkan di sebelah atas. Keluaran parallel ditunjukkan pada empat baris di tengah. Kita
perhatikan bahwa keluaran diambil dari keluaran normal (Q) dari masing masing flip flop. Baris
bagian bawah menggambarkan beberapa fungsi dari register tersebut.
Marilah kita perhatikan kondisi awal dari semua flip flop pada gambar 9-3. Flip-flop
tersebut semuanya diset. Pada titik a pada bentuk gelombang masukan kler tersebut, semua flip
flop direset menjadi 0000. Masukkan kler beroperasi secara asinkron dan menolak semua
masukan yang lain.
Pada titik b pada masukan data-seri, suatu level tinggi ditempatkan pada masukan D dari
FF1. Pada ujung depan pulsa detak 1, level tinggi dipindahkan ke keluaran Q dari FF1. Sekarang
keluaran menunjukkan 10. Pulsa detak 2 memindahkan logis 0 ke keluaran Q dari FF1.
masukan
Gambar 9-3 diagram waktu untuk register geser ke kanan beban seri 4 bit
Pada waktu yang sama logika 1 pada masukan D dari FF2 dipindahkan ke keluaran Q dari
flip-flop ini.sekarang keluaran menjadi 0100. Pulsa detak memindahkan logika 0 ke keluaran
FF1. Logika 1 pada masukan D dari FF3 dipindahkan ke keluaran flip flop. Keluaran dari register
tersebut sekarang menjadi 0010. Pulsa detak 4 memindahkan logis 0 ke keluaran dari flip-flop
ini. sekarang keluaran register menjadi 0001. Untuk membebankan secara seri diperlukan empat
pulsa detak.
Perhatikan pulsa detak 5, sesaat sebelum pulsa 5, register berisi 0001. Pulsa detak 5
menambahkan logika 0 dari sebelah kiri, dan logika 1 pada sebelah kanan digeser keluar dan
menghilang dari register tersebut. Hasilnya isi register menjadi 0000.
Sekarang marilah kita perhatikan pulsa detak 6 sampai 9. Empat pulsa detak ini
digunakan untuk membebankan bilangan biner 1001 secara seri kedalam register. Pada titik C,
masukan data seri ditempatkan pada logika 1. Pada penggeseran R ke T dari pulsa detak 6, logika
1 ini dipindahkan dari masukan Dari FF1 ke keluaran Q. sesudah pulsa 6, register menjadi 1000.
Masukan data seri dikembalikan ke 0. Pulsa detak 7 dan 8 menggeser logika ke kanan. Sesudah
pulsa 8 register menunjukkan 0010. Dan sesudah pulsa detak 9 isi register menjadi 1001. Untuk
membebankan 1001 secara seri kedalam register tersebut, diperlukan empat pulsa detak.
Marilah diamati pulsa detak 10 sampai 12. Selama pulsa ini, masukan data seri masih
tetap berada pada logika 1. Sebelum pulsa 10 isi register adalah 1001. Dan sesudah pula detak 12
isi register menjadi 1111. Jika keluaran D dianggap sebagai keluaran biasa, maka unit
penyimpangan ini dapat diklasifikasikan sebagai serial register masukan –keluaran.
SOAL SOAL YANG DIPECAHKAN
9.1 Register geser 4-bit yang digambarkan pada seksi ini menggunakan…….. (bilangan decimal)
Flip flop…….. (D,T)
Jawab : Register 4 bit menggunakan empat flip-flop D
9.2 Flip flop pada gambar 9-2 adalah dipacu ujung……. (depan,ekor)
Jawab : flip flop tersebut dipacu pada ujung depan
9.3 pada gambar 9-2 operasi geser ke kanan berarti menggeser data dari…….
Jawab : dari definisi, menggeser ke kanan berarti menggeser data dari FF1 ke FF4
9.4 Menunjuk gambar 9-2 clear merupakan suatu masukan…….(tinggi,rendah) aktif.
Jawab : clear merupakan suatu masukan rendah aktif seperti ditunjukkan oleh gelembung
Pada masukan CLR dari masing masing flip flop
9.5 Gunakan gambar 9-3. Clear merupakan suatu masukan…….(asinkron,sinkron)
Jawab : clear merupakan masukan asinkron pada register
9.6 Pergunakanlah gambar 9-4. Tuliskan keadaan-keadaan dari indicator keluaran dari register
Geser sesudah masing-masing pulsa detak (bit A pada sebelah kiri, sedangkan bit D pada
Sebelah kanan).
Gambar 9-4 Persoalan deretan pulsa register geser
Jawab :
Keadaan keadaan register pada gambar 9-4 adalah sebagai berikut :
Pulsa a = 0000 Mode clear mereset semua FFS
Pulsa b = 1000 Mode geser ke kanan memindahkan bit satu ke posisi kanan pada ujung depan
Dari pulsa detak. Perhatikan bahwa logika 1 pada masukan D dari FF1 digeser
Ke keluaran Q FF1
Pulsa c = 0100 Mode geser ke kanan memindahkan bit satu posisi ke kanan. Perhatikan bahwa
Logika 0 pada masukan D dari FF1 digeser ke keluaran Q FF1
Pulsa d = 1010 Mode geser ke kanan memindahkan bit satu posisi ke kanan. Perhatikan bahwa
Logika 1 pada masukan D FF1 digeser ke keluaran Q FF1
Pulsa e = 0000 Keluaran sementara menjadi 0101 pada ujung depan dari pulsa detak. Maka
Masukan clear diaktifkan sehingga mereset semua FF menjadi 0
Pulsa f = 1000 Mode geser ke kanan memindahkan bit satu posisi ke kanan.