budapesti műszaki és gazdaságtudományi egyetemress/icmet/cmos-pabog.pdf · budapesti műszaki...
TRANSCRIPT
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
http://www.eet.bme.hu
MOS alapáramkörök
CMOS áramkörök, konstrukciós kérdések
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
2
A CMOS inverter
VDD
GND
KI BE
n
p
VDD
GND
KI=0 BE=1
VDD
GND
KI=1 BE=0
Állandósult állapotban a két tranzisztor közül mindig csak az egyik vezet, a másik lezárt
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
3
2 alapeset, a tápfeszültségtől és a tranzisztorok küszöbfeszültségétől függően
1. kis tápfeszültség:
VDD< VTn+ |VTp| egyszerre csak az egyik
tranzisztor vezet
2. nagyobb tápfeszültség
VDD> VTn+ |VTp| átkapcsoláskor egyszerre vezet
mindkét tranzisztor
U BE U BE V Tn
V Tn
V Tp
V DD V DD
Fe
lső
tra
nzis
zto
r v
eze
t
0 0
Als
ó t
ran
zis
zto
r
ve
ze
t Fe
lső
tr
an
zis
zto
r
V Tp
ve
ze
t
Als
ó
tra
nzis
zto
r
ve
ze
t
A CMOS inverter karakterisztikája
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
4
A CMOS inverter karakterisztikája
► 1. Kis tápfeszültség: VDD< VTn+ |VTp|
a karakterisztika: =
DD
KI
V
U
< Tn BE V U ha . .......... .......... ....
- < < Tp DD BE Tn V V U V ha határozatlan ....
- < Tp DD BE V V U ha ....... .......... .........
0
U BE
V Tn
V DD -V Tp
V DD
V DD
U KI
ha
táro
za
tla
n
V DD
U BE
V DD -V Tp
V DD
U KI
V Tn
A transzfer karakterisztika
középső szakasza nagyon
meredek, ez a CMOS
inverter jellegzetes előnye.
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
5
► Karakterisztika szerkesztése
A CMOS inverter karakterisztikája
► 2. Nagy tápfeszültség: VDD> VTn+ |VTp|
Átkapcsoláskor? - "egymásba vezetés"
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
6
A CMOS inverter – dinamikus kar.
► Kapcsolási idők számítása Mitől függenek?
• a kimenet áram-meghajtó képességétől
• a kimenetet terhelő kapacitástól
► Ha a két tranzisztor pontosan komplementer karakterisztikájú, a kapcsolási idők (fel- és lefutás) is egyformák lesznek (Kn=Kp és VTn=|VTp|)
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
7
A kapacitások: ► Meghajtó fokozat tranzisztorainak belső kapacitásai
► Következő fokozat tranzisztorainak bemeneti kapacitásai
► Vezetékezés kapacitása
Vout1 Vin
M2
M1
M4
M3
Vout2
CDB2
CDB1
CGD12
intrinsic MOS transistor capacitances
CG4
CG3
extrinsic MOS transistor (fanout) capacitances
Cw
wiring (interconnect) capacitance
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
8
A kapacitások
► A belső kapacitásokat már érintettük: S-G G-D átlapolási kapacitások
a csatorna kapacitása
a pn átmenetek kapacitásai
► A vezetékezés kapacitása az összekötő vezetékek geometriájától függ (szélesség,
hosszúság)
a technológiai fejlődésével jelentősége egyre nő
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
9
A CMOS inverter – dinamikus kar.
► Kapcsolási idők számítása azonos kapcs. idők,
integrálás a kapacitás szélső feszültség értékeire:
VLM – a terhelő kapacitás minimális feszültsége
LM
DD
V
V D
Ll dU
I
Ct
2)( TDDD VVKI
2)(
)(
TDD
LMDDLl
VVK
VVCt
Ha
akkor Csökkenthető a
tápfeszültség vagy
W/L növelésével
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
10
A CMOS inverter fogyasztása
► Statikus fogyasztás nincs, mert nincs statikus áram
► Átkapcsoláskor van dinamikus fogyasztás, amely 2 részből áll: Egymásba vezetés:
• A bemenő jel felfutásának egy szakaszában mindkét tranzisztor egyszerre vezet, ha
VTn<UBE<VDD-VTp
Töltés-pumpálás:
• Jelváltásokkor a kimeneten lévő CL terhelést 1-re váltáskor a p tranzisztoron keresztül tápfeszültségre töltjük, majd 0-ra váltáskor az n tranzisztoron keresztül kisütjük.
Töltést pumpálunk a tápból a föld felé.
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
11
A CMOS inverter fogyasztása
► Egymásba vezetés: • A bemenő jel felfutásának egy szakaszában mindkét tranzisztor
egyszerre vezet, ha VTn<UBE<VDD-VTp
VoutVinI
0.0n 10.0n 20.0n 30.0n 40.0n
time [sec]
0.0
2.0
4.0
6.0
7.0
I [1
0uA
], U
[V
]
22/ TDDMAX VVKI
• az átfolyó töltés: , ahol tUD az idő, amíg áram folyik, b egy konstans, ami az átkapcsoló jel alakjától függ. b0.1-0.2
MAXUDIbtQ
2)2/( TDDUDDDDD VVKbtfVQVfP P ~ f VDD3
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
12
A CMOS inverter fogyasztása
► Töltéspumpálás: • Jelváltásokkor a kimeneten lévő CL terhelést 1-re váltáskor a p
tranzisztoron keresztül tápfeszültségre töltjük, majd 0-ra váltáskor az n tranzisztoron keresztül kisütjük.
DDLL VCQ Pcp=f CLVDD2
• A töltéspumpálás teljesítmény igénye arányos a frekvenciával és a tápfeszültség négyzetével.
► A teljes fogyasztás a 2 összege (ha egymásba vezetés is van), arányos a frekvenciával és a tápfeszültség 2. ill. 3. hatványával.
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
13
CMOS áramkörök fogyasztásának
összetevői ► Dinamikus összetevők – minden kapcsolási eseménykor
egymásbavezetés, töltéspumpálás
eseménysűrűséggel arányos
• órajel frekvencia
• az áramkör aktivitása
► Parazita jelenségek miatt további összetevők: küszöb alatti áramok
pn-átmenetek szivárgási áramai – leakage: ma már nagyon jelentős
szivárgás a gate dielektrikumon keresztül
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
14
ezek kombinációja: komplex kapu
CMOS kapuk
► nMOS kapcsolóhálózat szerkesztése:
► Kapcsolók helyett nMOS tranzisztorok
► Load helyett nMOS áramkör duálisa: pMOS hálózat
soros áramút: NAND kapcsolat
párhuzamos áramút: NOR kapcsolat
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
15
► A CMOS inverterben mindkét tranzisztort vezéreljük.
► A kapuk esetében egy "felső" (pMOS) ill. "alsó" (nMOS) hálózat fog megjelenni, mindkét hálózat annyi tranzisztorból áll, ahány bemenete van a függvénynek. Azoknál a bemeneti kombinációknál, ahol a függvény értéke 0, az
alsó hálózat rövidzár a kimenet és a föld között, míg a felső hálózat szakadás a kimenet és a táp között
ha a függvény értéke 1, akkor az alsó hálózat szakadás, a felső hálózat rövidzár
A p ill. n tranzisztorokkal duális hálózatokat kell megvalósítani
► Azonos bemenetek tranzisztorait össze kell kötni
CMOS kapuk
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
16
CMOS kapuk
► NOR kapu ► NAND kapu
Egy n bemenetű CMOS kapuhoz 2n db tranzisztorra van szükség (passzív terhelésű kapuknál csak n+1 kell)
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
17
Komplex CMOS kapuk szerkesztése
► duális topológia (hurokból vágat, vagatból hurok)
► duális alkatrészekkel: nMOS helyett pMOS
► azonos bemenetekhez tartozó tranzisztorok gate-jeit összekötni
► W/L arányok helyes méretezése
UDD
Uout
A
C
B
BCAF
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
18
Transzfer kapuk használata
► Egyszerűsítés: transzfer kapu (transmission gate) használata ne csak a VDD-GND áramút kialakításával hozzunk létre
logikai funkciót
jelútba is beiktathatunk kapcsolót
analóg kapcsoló digitális á.k-ben
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
19
Transzfer kapus logikák jellemzői
► CMOS-ban: ellenütemben vezérelt n/p tranzisztorok
► kevesebb tranzisztor kell
► megfordítható jelút
► nincs statikus fogyasztás
► Soros ellenállás számít – négynél több transzfer kaput ne kössünk sorba
Transzfer kapu
ellenütemű vezérléssel
Transzfer kapu
beépített inverterrel
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
20
Transzfer kapus áramköri példák ► Tipikus: XOR, mux/demux
XOR kapu:
4 bemenetű MUX:
A
B
Y = A XOR B
D0
D1
D2
D3
S0
NS0
Y NS0
NS0 NS1 NS1
NS1
NS1
S0
S0 S1 S1
S1
S1
S0 S1 NS0 NS1
Y
D3
D1
D2
D0
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
21
TG multiplexer layout-ja
GND
VDD
In1 In2 S S
S S
S
S
S
In2
In1
F
F
𝐹 = 𝐼𝑛1𝑆 + 𝐼𝑛2𝑆
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
22
Statikus CMOS teljes összeadó
B
B B
B B
B
B
B
A
A
A
A
A
A A
A
Cin
Cin
Cin
Cin
Cin
!Cout !Sum
!Cout = !Cin & (!A | !B) | (!A & !B)
Cout = Cin & (A | B) | (A & B)
!Sum = Cout & (!A | !B | !Cin) | (!A & !B & !Cin)
Sum = !Cout & (A | B | Cin) | (A & B & Cin)
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
23
Teljes összeadó transzfer kapukkal
Sum
Cout
A
B
Cin •XOR kapuk
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
24
Dinamikus MOS logikák ► Elv: 2 fázisú működés
egy kapcsoló pMOS tranzisztorral egy kapacitást feltöltünk VDD feszültségre: előtöltés vagy pre-charge
következő fázisban VDD-ről leválik a kondenzátor és egy nMOS logikai hálózaton keresztül a kapacitást (a bemenetek függvényében) kisütjük vagy töltve hagyjuk: ez a kiértékelés vagy evaluation
In1
In2 PDN
In3
Me
Mp
Φ
Φ
Out
CL
Φ
t
pre-charge
evaluation
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
25
Dinamikus kapu
In1
In2 PDN
In3
Me
Mp
Φ
Φ
Out
CL
Out
Φ
Φ
A
B
C
Mp
Me
Két fázisú működés
Precharge (Φ = 0)
Evaluate (Φ = 1)
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
26
Dinamikus kapu
In1
In2 PDN
In3
Me
Mp
Φ
Φ
Out
CL
Out
Φ
Φ
A
B
C
Mp
Me
on
off
1
off
on
!((A&B)|C)
Két fázisú működés
Precharge (Φ = 0)
Evaluate (Φ = 1)
Ha egy dinamikus kapu kimenetét kisütöttük, az nem süthető ki újból amíg egy pre-charge periódusban újra fel nem töltjük
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
27
Dinamikus kapuk főbb jellemzői
► A logikai funkciót a PDN valósítja meg 2N tranzisztor helyett N+2 tranzisztor elégséges
kisebb helyfoglalás mint statikus CMOS-nál
► Geometriai arányok nem izgalmasak a működés szempontjából
► Csak dinamikus teljesítményfelvétel (nincs egymásba vezetés)
► Előtöltő órajel kell
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
28
Dinamikus viselkedés
-0.5
0.5
1.5
2.5
0 0.5 1
CLK
CLK
In1
In2
In3
In4
Out
In &
CLK Out
Time, ns
Evaluate
Precharge
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
29
Statikus tárolók
► Logikai kapukból építhetők fel, visszacsatolással
Q
/Q /R
/S
EN
D
Q
/Q
RS-latch D-latch
5 cella, 18 tranzisztor Kibővítve: D-latch
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
30
D latch
► OR-AND-INVERT kapus kivitel:
Dinamikus verzió kevesebb tranzisztort igényelt
Q
/EN D /D
/Q
D
/EN
Q
/Q
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
31
D flip-flop
► 2 db D latch sorba kötve és ellenütemű órajellel vezérelve
Q D
QN
D
CLK
Q
/Q
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
32
Kvázistatikus latch
1
0
D
Q
/Q
EN
• Multiplexer + 2 inverter
• EN=1 transzparens
• EN=0 visszacsatolt
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
33
Kvázistatikus D flip-flop
1
0 Q
CLK
1
0
D
1
0
D 1
0 Q
CLK RESN
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
34
Dinamikus latch és flipflop
CIN EN
D /Q
D Q
CK2 CK1
CK2 CK1
• Dinamikus latch
• EN=1 transzparens
• EN=0 a kapacitás töltése tárolja az információt
D Q
CLK
/CLK CLK
• Dinamikus Master- Slave flip-flop nem átlapoló és átlapoló órajellel
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
http://www.eet.bme.hu
Nagyfrekvenciás logikák
Bognár György
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
SCL – differenciális logika
36
•Logikai magas V+-V- > 0
•Logikai alacsony V+-V- < 0
SWING
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
SCL alapkapcsolás (differenciálerősítő)
37
Terhelő ellenállás
Áramgenerátor
Diff. pár
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
38
SCL alapkapcsolás
► Terhelő ellenállások gyakran poliszilíciumból, de túl nagy
helyfoglalás és szórási problémák
Lineráris tartományban működő pMOS (UBP pl. 0V)
YN
YP
UBP T2
T1
T4 T3 AP AN
► Áramgenerátor lehet bonyolultabb
felépítésű is
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
39
SCL alapkapcsolás működése
► A differenciálerősítőt teljesen kivezéreljük, azaz tulajdonképpen a munkaponti áramot kapcsoljuk a két ág között
► Így az egyik kimenet VDD tápfeszültségen, a másik kimenet pedig VDD-IBIAS·R feszültség értéken lesz
► Fogyasztás: statikus P=VDD·IBIAS
A diff. pár karakterisztikája
A=1
A=0
VSWING
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
SCL alapkapcsolás méretezése
► T3, T4 tranzisztorok elzáródásban
► VDS≥VGS-VTHn (így maximális áram tud átfolyni)
► Szélsőséges esetben:
► ha a VCMbe=VCMki, és a Aaz áramkör feszültségerősítése, akkor
2
V-VR·I-VV-VV SWki
CMkiBIASDDSDDS
2
SWkiCMkiBIASDDD
VVR·IVV
2
SWbeCMbeG
VVV
THnSWbe VA
V
1
2
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
SCL alapkapcsolás méretezése
► Ha a ki- és bemenet differenciális jelkülönbsége egyforma, akkor A= 1, és így egy felső becslést kaphatunk:
► VTHn a technológiától és a hőmérséklettől függ, ezért technológiai szórás és hőmérséklet szimulációk !!!
► A minimális érték a zajoktól függ
2
V-VR·I-VV-VV SWki
CMkiBIASDDSDDS
THnSW VV
Például: VDD=1,8V esetén a VSW= 150mV
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
SCL XOR kapu kapcsolási rajz
42
A differenciál tranzisztorpárok, valójában az áramút választók
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
SCL XOR kapu A=1 B=1 kombináció
43
A=1
0
A=0
B=1 B=1
Y=0
B=0
Y=0
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
SCL XOR kapu A=0 B=1 kombináció
44
A=0
0
A=1
B=1 B=1
Y=1
B=0
Y=0
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
SCL multiplexer
45
S
A B
SBASY
Budapesti Műszaki és Gazdaságtudományi Egyetem
Elektronikus Eszközök Tanszéke
SCL D-latch
46
Tároló elem
D
EN