Cadence OrCAD 17.2-2016 新功能介紹

．Date： 2016 / 06 / 08

．Author： Graser SPB Team

．Revision： 1

．Version： V17.2-2016

．備註:

http://www.graser.com.tw

Cadence 發佈新版本 OrCAD 17.2-2016，OrCAD 提供完整的電子

設計解決方案，包含電路設計、模擬與 PCB 佈局，相關

OrCAD17.2-2016 產品及其新增功能請參考本文說明介紹。

OrCAD Capture

OrCAD Capture CIS

OrCAD PSpice

OrCAD PCB Editor

Cadence 17.2-2016 新發佈 Cadence 17.2-2016 僅支援 64 位元的作業系統。

Cadence OrCAD、Allegro 產品的相關應用程式調整路徑架構。

Cadence OrCAD、Allegro 17.2-2016 的相關應用程式放置路徑調整至 17.2-2016 安裝路徑

中的/tools/bin 檔案夾路徑下。因此環境變數『PATH』中將可不需定義 pcb/bin 及 fet/bin

檔案夾路徑。而執行 Cadence OrCAD、Allegro 17.2-2016 相關應用程式亦可不需設定

17.2-2016 的相關路徑於環境變數『PATH』中。

Cadence SPB Switch Release 17.2-2016 程式工具已更新，其可辨別不同版本間的應用程

式路徑架構不同，用以自動更新應用程式與檔案連結性關係。

若您使用命令提示視窗或批次處理程序檔案 (batch file)執行批次處理程序 (batch

programs) ，請將您原批次處理程序檔案加入 17.2-2016 安裝路徑中的/tools/bin 檔案夾路

徑下的 allegro_cmd.bat 檔案。

OrCAD Products 支援 TCL 8.6 64 位元。

OrCAD Capture 17.2-2016 新功能 設計差異比對

當兩份電路圖有所差異時，透過 Capture Compare Design 功能可以選擇對電路圖資料夾或是電路圖

圖紙頁面做差異比對，比對結果可查看電路圖邏輯或是圖形的差異。

在 Capture 命列選單中，選擇 Tools >> Compare Designs 功能選單來進行電路圖的差異比對。

比對後將顯示結果概要。透過 Show Details 功能可打開瀏覽器查看實際結果差異。

進階的零件序號編排

在 Capture 中新增了進階零件序號編輯的功能，在這個功能中，你可以針對不同電路圖圖紙頁面設定

不同的零件序號起始值外，也可以針對同一頁電路圖圖紙不同零件設定不同的起始序號。

另可對階層式電路中，不同階層設定不同序號起始設定。

可對電路圖零件屬性不同，區分不同群組序號編輯。

新增個人作業環境設定

OrCAD Capture 現在對使用者環境設定，有更進階的設定介面，使用功能選單中的 Option >>

Preference >> More Preference 進入設定畫面。在新的 Extended Preferences Setup 中，可以針對

以下環境做進階設定：

命令殼層(Command Shell)

設計及零件庫(Design and Libraries)

設計緩存(Design Cache)

設計規則檢查(DRC)

OrCAD Capture CIS (CIS)

網絡群組(NetGroup)

網表(NetList)

電路圖(Schematic)

範例設計瀏覽

在 Cadence 17.2-2016 軟體安裝目錄中，整合並提供了 150 個以上的範例檔案讓使用者可以快速了解

及學習 OrCAD Capture、OrCAD Capture CIS 以及 OrCAD Capture –OrCAD PSpice 設計流程的設

計。在 OrCAD Capture 17.2-2016 中，可以簡單地透過 File – Open – Demo Design 的功能選單開啟

內建範例檔案。

XML 檔案格式的輸出與輸入

OrCAD Capture 使用 File – Export – Design XML 或 Library XML 指令以及 File – Import – Design

XML 或 Library XML 指令，可以透過<程式安裝目錄中>\tools\capture\tclscripts\capdb\dsn.xd、olb.xd

程式將電路圖、零件庫輸出為 XML 格式，以及將 XML 格式重新載入成為標準電路圖、零件庫。

Intel Schematic Export Format (ISCF)格式輸出

OrCAD Capture 可以使用 File – Export – ISCF 介面針對電路圖零件、腳位屬性與接地訊號輸出 Intel

Schematic Export Format (ISCF) 格式。此格式可以透過使用者介面設定零件或零件腳位屬性的輸

出，輸出後這些設定將被存檔於 Caputre.ini 檔案中以便下次使用不需重新設定。

PDF 檔案輸出

從 OrCAD Capture 17.2-2016 版本後，若你的電腦有安裝 ghostscript 32 位元、ghostscript 64 位元、

Adobe Acrobat Distiller…等程式，可以使用 File – Export –PDF 的功能命令將電路圖直接匯出為PDF

檔案。匯出內容包含：

• OrCAD Capture 設計

顯示設計階層架構

顯示零件序號列表

顯示網絡及與其連接的零件腳位

可下降至階層式方塊內的設計

點選物件可呈現物件屬性

導覽顯示 off-page connector 的連結

• OrCAD Capture 設計物件

此物件屬性 PDF 檔案支援與 OrCAD Capture PDF 檔案的 cross-probing 功能。

新增 OrCAD PSpice 模擬模型於 Capture – PSpice 設計流程

OrCAD Capture 對於 Capture - PSpice 設計流程，新增 OrCAD PSpice 模擬模型，如下表。

其他項目的功能增新

針對電路圖 Intersheet Reference 功能，增加對 X 軸向可偏移的設定，可設定負數值做偏移位置設定。

OrCAD Capture CIS 17.2-2016 新功能 水晶報表 (Crystal Report)

OrCAD Capture CIS 17.2-2016 版本預設針對 ODBC 連結資料庫與水晶報表(Crystal Report)的連接

方式改使用 SQLite 連接到資料庫中。連接訊息如下：

DRIVER=SQLite3 ODBC Driver;Database=”SQLite DB file Name”;LongNames = 0;Timeout = 1000;

NoTXN = 0;SyncPragma=NORMAL;StepAPI=0;NoWCHAR=1;

OrCAD PSpice 17.2-2016 新功能

PSpice DMI (Device Modeling Interface)Template Code 產生器

於 PSpice 17.2-2016 可使用 PSpice 模型編輯器(Model Editor)的 DMI (Device Modeling

Interface)Template Code 產生器產出 PSpice 連接碼(Adaptor code)。PSpice 連接碼啟動 PSpice 模

擬時使用 PSpice DMI DLL 檔案。將類比基礎零件零件、數位的 C/C++及 SystemC 模型(Model)的模

型碼(Model Code)加入 PSpice 連接碼中並使用 Microsoft Visual Studio Express 2013 建立 PSpice

DMI DLL 檔。當 Spice DMI DLL 檔產生後，將其對應的 PSpice 模型(.lib)使用 PSpice 模型編輯器快

速建立 OrCAD Capture 零件，便可運用此 PSpice 模型於 PSpice 設計模擬流程中。

PSpice DMI Template Code 產生器提供以下零件類型：

• 類比基礎零件

通用零件(Generic device)

電壓控制電壓源(Voltage-Controlled Voltage Source)

相依電壓源(Function-Dependent Voltage Source)

電壓控制電流源(Voltage-Controlled Current Source)

相依電流源(Function-Dependent Current Source)

兩端點零件(Generic Two-Node Device)

三端點零件(Generic Three-Node Device)

• 數位 C/C++基礎零件

• SystemC 基礎零件

• Verilog-A 基礎零件

新增行為模擬模型的延遲(Delay)功能

DelayT()及 DelayT1()功能簡化傳統上使用的延遲功能，例，TLINE 及 Laplace 函數，其減少在收斂上

的問題，並比傳統功能信號（電壓或電流）有更快的計算。

DelayT() 功能的語法為 delayt(v(x),<delay time>, <maxdelay>)

例：E2 out 0 value {delayt(V(x),5m, 10m)}

DelayT1()功能的語法為 delayt1(v(x),<delay time>)

例：E2 out 0 value {delayt1(V(x),5m)}

.OPTIONS 指令的 Flag 選項新增 SKIPTOPO

當 Flag 選項設定 SKIPTOPO = 1 時，則 OrCAD Capture 將跳過拓撲檢查(topology checks)。

例：.options SKIPTOPO = 1

支援使用負值於遲滯電壓(Hysteresis voltage)及臨界電壓(threshold voltage)中

OrCAD PCB Designer 17.2-2016 新功能 全新 Padstack 編輯器介面

新的 Padstack Editor 介面，簡化了設定各種不同 Padstack 之不必要的步驟，使用者只需要在 Start

頁面選擇要建立的種類與幾何形狀之後，就能在其他頁面進行相關細節的設定。

動態銅支援分層定義

對於動態銅的 Pin/Via 導接及隔離設定，在新的版本中能夠分層來做細部的定義。

下方設定也支援分層設定：

Dyn_clearance_oversize_array

Dyn_clearance_type

Dyn_fixed_therm_width_array

Dyn_max_thermal_conns

Dyn_min_thermal_conns

Dyn_oversize_therm_width_array

Dyn_thermal_best_fit

Dyn_thermal_con_type

全新的疊構編輯介面

重新設計的疊構編輯設定，充分運用表格式的方法來進行相關設定，其發想來自於 Constraint Manager

的格式，藉由一致性的表格來讓使用者操作上更為易用。

新的介面整合了 Unused Pad Suppression 與 Embedded Component 設定還有支援了非電氣層的部

分，如：Solder mask, Paste, Coverlay…等；另外對於 Material 的字元長度也擴展到 250 個字元。

支援於軟硬結合板的多重疊構設計

對應多重疊構的軟硬結合板設計，可透過 Cross Section Editor 設定。

軟硬板的區域範圍管理

新增實體區域來分別定義軟板或硬板的區域範圍。

新增 Classes 及 Subclass 類型

加入軟硬結合板及表面處理的 Class。

新增 Design_Outline 及 CUTOUTS subclasses

對於 Board Geometry 新加入了 Design_Outline 及 CUTOUTS 的 subclass 供日後更寬廣的應用。

動態區域擺放

對於不同疊構層面的軟硬結合板，在擺放零件時能夠依照所屬的區域將零件擺放到正確的層面上。

新增動態網狀銅

動態銅現在能直接鋪設網狀銅。

軟硬結合板的間層檢查 (Inter Layer Checks / ILC)

軟硬結合板設計因分別擁有不同的 mask 及表面塗層，並且對於軟板部分還會有彎折的區域，所以要

能夠確實做到相對的檢查以避免設計因生產組裝時發生錯誤，就能透過 Inter Layer Checks 訂定相關

檢查條件。

彎折區域對於 Pin, Via 的檢查

覆蓋範圍檢查

層包層表面塗層與 Pad 隔離檢查

軟硬結合板的生產資訊

Cross section chart 支援多重疊構的表格。

動態淚滴補銅設定

動態補淚滴補銅現在可對各層面進行設定。

新增缺少的 Taper trace 執行輸出報告

新增的報表，可將缺少的漸變 Taper trace 輸出報表。

多元的編輯指令模式

v16.6-2015 時新增可快速對 Shape 編輯的操作模式，在 v17.2 延續良好的操作編輯特性，再加入了更

多元的編輯指令。

全新的 Color Dialog

資訊的呈現是很重要的一環，因此新的 Color dialog 將會讓您以更快速更有效率的方式來操作使用。

新的視覺呈現

新的介面以標籤頁方式來呈現 Layers / Nets / Display / Favorites / Visibility Pane。

並且能透過 Filter 快速篩選出想設定的物件出來。

Visibility pane 可以控制顯示物件種類，以及在多重疊構下各疊構顯示的層面設定。

視窗介面的更新

個人化的工具列

提供更能夠個人化的自訂工具列彈性，現在能讓更多指令變成一個圖標。

狀態欄的顯示與隱藏設定

現在您可以設定 Status bar 上需要顯示或隱藏的資訊。

銳角檢測

對於銳角的檢查，使用者可以透過定義銳角角度來將以下四種情況進行確認。

Line to Pad

Line to Shape

Shape Edge to Edge

Line to Line

孔的間距檢查

透過 Check holes within pads 的設定，無論 Hole 有無 Pad 皆會依 CM Spacing 內 Hole 的間距設定執

行檢查。

Refresh Symbol – 維持 Padstacks 定義

如果設計當中有對零件包裝進行 Replace Padstack，那麼在 Refresh Symbol 時能夠選擇是否要保留

現在設計中的 Padstack 名稱而不被刷新。

效能提升

CPU 效能提升 10-20%。

Import logic 對於有很多 Pin 數的 Device(>2k pins)條件時，處理速度比以往都要快。

字元長度增加

Default internal 的名稱長度由原本的 32 個字元現可增加到 255 個字元。