chapitre3
TRANSCRIPT
JEDIDI [email protected]
© ESPRIT 2009 H.JEDIDI 1
AU AU 2008/20092008/2009
Chapitre 3: Circuits combinatoiresChapitre 3: Circuits combinatoires
2© ESPRIT 2009 H.JEDIDI
© ESPRIT 2009 H.JEDIDI 3
Apprendre la structure de quelques circuits combinatoires souvent utilisés ( demi additionneur , additionneur complet,……..).
Apprendre comment utiliser des circuits combinatoires pour concevoir d’autres circuits plus complexes.
4
Objectifs
© ESPRIT 2009 H.JEDIDI
Un circuit combinatoire est un circuit numérique dont les sorties dépendent uniquement des entrées.
Si=F(Ei) Si=F(E1,E2,….,En)
5
Circuit combinatoire
E1
E2
..
En
S1
S2
..
Sm
• C’est possible d’utiliser des circuits combinatoires pour réaliser d’autres circuits plus complexes.
Schéma Bloc
© ESPRIT 2009 H.JEDIDI
1. ½ Additionneur2. Additionneur complet3. Comparateur4. Multiplexeur5. Démultiplexeur6. Encodeur7. Décodeur
6© ESPRIT 2009 H.JEDIDI
© ESPRIT 2009 H.JEDIDI 7
Le demi additionneur est un circuit combinatoire qui permet de réaliser la somme arithmétique de deux nombres A et B chacun sur un bit.
A la sotie on va avoir la somme S et la retenu R ( Carry).
8
DA(HA)A
B
S
R
Pour trouver la structure ( le schéma ) de ce circuit on doit dresser sa table de vérité
© ESPRIT 2009 H.JEDIDI
En binaire l’addition sur un seul bit se fait de la manière suivante:
A B R S
0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 0BABABAS
BAR
..
.
9
•La table de vérité associée :
De la table de vérité on trouve :
© ESPRIT 2009 H.JEDIDI
© ESPRIT 2009 H.JEDIDI 10
A
B
S
R
BAS
BAR
.
Réaliser le montage suivant sous ISIS
© ESPRIT 2009 H.JEDIDI 11
U1
XOR
1
23
U2:A
7408
D1S
D2R
VCC
SW1
SW-SPDT
SW2
SW-SPDT
Tester le montage Déduire la TV.
En binaire lorsque on fait une addition il faut tenir en compte de la retenue entrante.
r4 r3 r2 r1 r0= 0
+a4 a3 a2 a1
b4 b3 b2 b1
r4 s4 s3 s2 s1
ri-1
ai
+ bi
ri si
12© ESPRIT 2009 H.JEDIDI
L’additionneur complet un bit possède 3 entrées : ◦ ai : le premier nombre sur un bit.
◦ bi : le deuxième nombre sur un bit.
◦ ri-1 : le retenue entrante sur un bit. Il possède deux sorties :
◦ Si : la somme
◦ Ri la retenue sortante
13
Additionneur complet
ai
bi
ri-1
Si
Ri
© ESPRIT 2009 H.JEDIDI
ai bi ri-1 ri si
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1
1111
1111 ........
iiiiiiiiiiiii
iiiiiiiiiiiii
RBARBARBARBAR
RBARBARBARBAS
14
Table de vérité d’un additionneur complet sur 1 bit
© ESPRIT 2009 H.JEDIDI
1
11
1111
1111
).()(
)...()...(
........
iiii
iiiiiii
iiiiiiiiiii
iiiiiiiiiiiii
RBAS
RBARBAS
RBRBARBRBAS
RBARBARBARBAS
iiiiii
iiiiiiiiiii
iiiiiiiiiiiii
BABARR
RRBABABARR
RBARBARBARBAR
).(
)()...(
1
111
1111
15
Si on veut simplifier les équations on obtient :
© ESPRIT 2009 H.JEDIDI
© ESPRIT 2009 H.JEDIDI 16
1iiii
ii1iiii
RBAS
)A.(BR.BAR
Ai
Bi
Ri-1Si
Ri
Réaliser le montage d’un additionneur complet 1 bit sous ISIS.
Tester le montage.
Déduire La table de vérité.
Comparer le résultat avec la TV trouvée théoriquement.
© ESPRIT 2009 H.JEDIDI 17
Z
T
i
i
1i1i
1ii
1ii
iiii
1iiii
ii1iiii
S
YR
:obtient On
.XRTet RX Zposeon siet
RXS
.XRYR
:obtient On
BAYet BAX poseon Si
RBAS
)A.(BR.BAR
18
•On remarque que X et Y sont les sorties d’un demi additionneur ayant comme entrées A et B•On remarque que Z et T sont les sorties d’un demi additionneur ayant comme entrées X et Ri-1
© ESPRIT 2009 H.JEDIDI
© ESPRIT 2009 H.JEDIDI 19
Z
T
i
i
1i
1i
ii
ii
S
YR
.XRT
RX Z
BAY
BAX
Demi Add
Demi Add
AI
BI
RI-1SI
RI
X
Y
Z
T
Un additionneur sur 4 bits est un circuit qui permet de faire l’addition de deux nombres A et B de 4 bits chacun◦ A(a3a2a1a0)◦ B(b3b2b1b0)
En plus il tient en compte de la retenu entrante
En sortie on va avoir le résultat sur 4 bits ainsi que la retenu ( 5 bits en sortie )
Donc au total le circuit possède 9 entrées et 5 sorties.
20© ESPRIT 2009 H.JEDIDI
r3 r2 r1 r0= 0
+a4 a3 a2 a1
b4 b3 b2 b1
r4 s4 r3 s3 r2 s2 r1 s1
21
r4 s4 s3 s2 s1
© ESPRIT 2009 H.JEDIDI
ADD1ADD3ADD4 ADD2
A1 B1A2 B2A3 B3A4 B4
S1S2S3S4R4
R3 R2 R1
R0=0
22© ESPRIT 2009 H.JEDIDI
Réaliser un additionneur complet 4 bits a base des additionneurs complets 1 bits.
Tester le montage. Le circuit 7482 est un additionneur complet 2
bits, réaliser un additionneur 4 bits a base de ce circuit.
Le circuit 7483 est un additionneur complet 4 bits, tester ce circuit.
Comparer le résultat de ce circuit avec les sorties des autres montages.
23© ESPRIT 2009 H.JEDIDI
C’est un circuit combinatoire qui permet de comparer entre deux nombres binaires A et B.
Il possède 2 entrées :◦ A : sur un bit◦ B : sur un bit
Il possède 3 sorties◦ fe : égalité ( A=B)◦ fi :inférieur ( A < B)◦ fs : supérieur (A > B)
24
fi
fe
fs
Comparateur 1 bit
A
B
© ESPRIT 2009 H.JEDIDI
A B fs fe fi
0 0 0 1 0
0 1 0 0 1
1 0 1 0 0
1 1 0 1 0
fifsBAABBAfe
BAfi
BAfs
.
25© ESPRIT 2009 H.JEDIDI
© ESPRIT 2009 H.JEDIDI 26
A
B
fs
fe
fi
• Réaliser ce montage sur ISIS.
• Tester ce montage.
Il permet de faire la comparaison entre deux nombres A (a2a1) et B(b2b1) chacun sur deux bits.
27
Comparateur 2 bits
A1
A2
B1
B2
fi
fe
fs
© ESPRIT 2009 H.JEDIDI
)11).(22( BABAfe
)1.1).(22(2.2 BABABAfs
)1.1).(22(2.2 BABABAfi
A2 A1 B2 B1 fs fe fi
0 0 0 0 0 1 0
0 0 0 1 0 0 1
0 0 1 0 0 0 1
0 0 1 1 0 0 1
0 1 0 0 1 0 0
0 1 0 1 0 1 0
0 1 1 0 0 0 1
0 1 1 1 0 0 1
1 0 0 0 1 0 0
1 0 0 1 1 0 0
1 0 1 0 0 1 0
1 0 1 1 0 0 1
1 1 0 0 1 0 0
1 1 0 1 1 0 0
1 1 1 0 1 0 0
1 1 1 1 0 1 028
1. A=B si
A2=B2 et A1=B1
2. A>B si
A2 > B2 ou (A2=B2 et A1>B1)
3. A<B si
A2 < B2 ou (A2=B2 et A1<B1)
© ESPRIT 2009 H.JEDIDI
29
•C’est possible de réaliser un comparateur 2 bits en utilisant des comparateurs 1 bit et des portes logiques.
•Il faut utiliser un comparateur pour comparer les bits du poids faible et un autre pour comparer les bits du poids fort.
•Il faut combiner entre les sorties des deux comparateurs utilisés pour réaliser les sorties du comparateur final.
Comparateur 1 bit
fs1 fe1 fi1
a1 b1
Comparateur 1 bit
fs2 fe2 fi2
a2 b2
© ESPRIT 2009 H.JEDIDI
30
fe2.fe1)B1A1).(B2A2(fe
fe2.fs1fs2)B1).(A1.B2A2(B2A2.fs
fe2.fi1fi2.B1)A1).(B2A2(.B2A2fi
1. A=B si
A2=B2 et A1=B1
2. A>B si
A2 > B2 ou (A2=B2 et A1>B1)
3. A<B si
A2 < B2 ou (A2=B2 et A1<B1)
© ESPRIT 2009 H.JEDIDI
Comparateur 1 bit
fs2 fe2 fi2
Comparateur 1 bit
fs1 fe1 fi1
a2 b2 a1 b1
fifefs
31© ESPRIT 2009 H.JEDIDI
On remarque que :◦ Si A2 >B2 alors A > B◦ Si A2<B2 alors A < B
Par contre si A2=B2 alors il faut tenir en compte du résultat de la comparaison des bits du poids faible.
Pour cela on rajoute au comparateur des entrées qui nous indiquent le résultat de la comparaison précédente.
Ces entrées sont appelées des entrées de mise en cascade.
32© ESPRIT 2009 H.JEDIDI
A2 B2 Es Eg Ei fs fe fs
A2>B2 X X X 1 0 0
A2<B2 X X X 0 0 1
A2=B1
1 0 0 1 0 0
0 1 0 0 1 0
0 0 1 0 0 1
33
Comp
fs fe fi
A2 B2
Es ( >)Eg ( =)Ei ( <)
fs= (A2>B2) ou (A2=B2).Esfi= ( A2<B2) ou (A2=B2).Eife=(A2=B2).Eg
© ESPRIT 2009 H.JEDIDI
Comp
fs1 fe1 fi1
a1 b1
Es
Eg
Ei
‘0’
‘1’
Comp
fs2 fe2 fi2
a2 b2
Es
Eg
Ei
34© ESPRIT 2009 H.JEDIDI
Réaliser un comparateur 4 bits en utilisant des comparateurs 2 bits avec des entrées de mise en cascade?
35© ESPRIT 2009 H.JEDIDI
Un multiplexeur est un circuit combinatoire qui permet de sélectionner une information (1 bit) parmi 2n valeurs en entrée.
Il possède :◦ 2n entrées d’information ◦ Une seule sortie◦ N entrées de sélection ( commandes)
36
Em ......... E3 E1 E0C0 C1 Mux 2n 1 V Cn-1 S
© ESPRIT 2009 H.JEDIDI
© ESPRIT 2009 H.JEDIDI 37
V C0 S
0 X 0
1 0 E0
1 1 E1
E1 E0C0 Mux 2 1
S
V
)1.0..( 00 ECECVS
© ESPRIT 2009 H.JEDIDI 38
C1 C0 S
0 0 E0
0 1 E1
1 0 E2
1 1 E3
E3 E2 E1 E0C0 C1 Mux 4 1
S
)3.(0.1)2.(0.1)1.(0.1)0.(0.1 ECCECCECCECCS
© ESPRIT 2009 H.JEDIDI 39
E0
E1
E2
E3
S
C0C1
© ESPRIT 2009 H.JEDIDI 40
C2 C1 C0 S
0 0 0 E0
0 0 1 E1
0 1 0 E2
0 1 1 E3
1 0 0 E4
1 0 1 E5
1 1 0 E6
1 1 1 E7
E7 E6 E5 E4 E3 E2 E1 E0C0 C1 Mux 8 1
C2
S
)7(0.1.2)6(0.1.2)5(0.1.2)4(0.1.2
)3(0.1.2)2(0.1.2)1(0.1.2)0.(0.1.2
ECCCECCCECCCECCC
ECCCECCCECCCECCCS
Réaliser le montage d’un multiplexeur 4 vers 1
Réaliser un multiplexeur 4 vers 1 a base du circuit 74153.
Comparer le résultat des deux montage.
Faire le même travail pour un multiplexeur 8 vers 1 (74151).
© ESPRIT 2009 H.JEDIDI 41
Il joue le rôle inverse d’un multiplexeurs, il permet de faire passer une information dans l’une des sorties selon les valeurs des entrées de commandes.
Il possède :◦ une seule entrée ◦ 2n sorties◦ N entrées de sélection ( commandes)
42
C0 DeMux 1 4C1 S3 S2 S1 S0
I
© ESPRIT 2009 H.JEDIDI
© ESPRIT 2009 H.JEDIDI 43
C1 C0 S3 S2 S1 S0
0 0 0 0 0 i
0 1 0 0 i 0
1 0 0 i 0 0
1 1 i 0 0 0
).(0.13
).(0.12
).(0.11
).(0.10
ICCS
ICCS
ICCS
ICCS
C0 DeMux 1 4C1 S3 S2 S1 S0
I
Réaliser un DEMUX 4 vers 16 en utilisant le circuit intégré 74LS154.
© ESPRIT 2009 H.JEDIDI 44
C’est un circuit combinatoire qui est constitué de :◦ N : entrées de données◦ 2n sorties ◦ Pour chaque combinaison en entrée une seule
sortie est active à la fois
45
Un décodeur 38
S0S1S2S3S4S5S6S7
AB
C
V© ESPRIT 2009 H.JEDIDI
© ESPRIT 2009 H.JEDIDI 46
V A B S0 S1 S2 S3
0 X X 0 0 0 0
1 0 0 1 0 0 0
1 0 1 0 1 0 0
1 1 0 0 0 1 0
1 1 1 0 0 0 1
S0
S1
S2
S3
A
B
V
VBAS
VBAS
VBAS
VBAS
)..(
)..(
)..(
)..(
3
2
1
0
© ESPRIT 2009 H.JEDIDI 47
S0S1S2S3S4S5S6S7
AB
C
A B C S0 S1 S2 S3 S4 S5 S6 S7
0 0 0 1 0 0 0 0 0 0 0
0 0 1 0 1 0 0 0 0 0 0
0 1 0 0 0 1 0 0 0 0 0
0 1 1 0 0 0 1 0 0 0 0
1 0 0 0 0 0 0 1 0 0 0
1 0 1 0 0 0 0 0 1 0 0
1 1 0 0 0 0 0 0 0 1 0
1 1 1 0 0 0 0 0 0 0 1
CBAS
CBAS
CBAS
CBAS
CBAS
CBAS
CBAS
CBAS
..
..
..
..
..
..
..
..
7
6
5
4
3
2
1
0
Il joue le rôle inverse d’un décodeur (codeur)◦ Il possède 2n entrées ◦ N sortie◦ Pour chaque combinaison en entrée on va avoir
sont numéro ( en binaire) à la sortie.
48
I0
I1
I2
I3
x
yEncodeur 42
© ESPRIT 2009 H.JEDIDI
© ESPRIT 2009 H.JEDIDI 49
I0 I1 I2 I3 x y
0 0 0 0 0 0
1 x x x 0 0
0 1 x x 0 1
0 0 1 x 1 0
0 0 0 1 1 1
I0
I1
I2
I3
x
y
)3.2.1.(0
)32.(1.0
IIIIY
IIIIX
C’est un circuit combinatoire qui permet de transformer un code X ( sur n bits) en entrée en un code Y ( sur m bits) en sortie.
50
transcodeur
E1
E2
..
En
S1
S2
..
Sm
© ESPRIT 2009 H.JEDIDI