chương 1: - thu vien tai lieu tham...

Bµi gi¶ng Kü thuËt xung sè GV: Bùi Văn Vinh

Chương 1: CƠ SỞ KỸ THUẬT SỐGIỚI THIỆUCác đại lượng vật lý được theo dõi, đo lường, ghi lại, tính toán …cần được biểu

diễn bằng giá trị thực của chúng một cách chính xác để thuận lợi cho việc xử lý kết quả. Có hai cách biểu diễn đại lượng này:

- Biểu diễn ở dạng tương tự: khi hàm biểu diễn và đại lượng biến thiên theo thời gian cùng một cách thức ta có tín hiệu tương tự hay tín hiệu analog mô tả biểu diễn đại lượng cần xử lý, ví dụ như hiệu điện thế ở đầu ra của một micro có thể biến thiên liên tục trong khoảng giá trị từ 0 tới khoảng 100mV, biểu diễn tiếng nói của người đang sử dụng micro, hoặc kim đồng hồ đo tốc độ biến thiên liên tục khi một chiếc ô tô đang chạy để biểu diễn tốc độ của ôtô trong khoảng từ 0 đến 100km/h…

- Biểu diễn đại lượng ở dạng số khi đó hàm biểu diễn sẽ biến thiên không liên tục theo thời gian và người ta dùng các ký tự bằng số để mô tả biểu diễn nó, ta nhận được tín hiệu số hay tín hiệu Digital với đặc trưng là sự biến thiên theo từng bước rời rạc.

Tương ứng với điều trên, một mạch điện tử, một thiết bị hay hệ thống điện tử làm nhiệm vụ xử lý các tín hiệu thuộc loại nào sẽ mang tên tương ứng của loại đó: là hệ thống tương tự và hệ thống số. Nhìn chung thế giới hiện thực xung quanh là thế giới tương tự, tức là các đại lượng xung quanh ta có bản chất là tương tự tác động đến đầu vào và yêu cầu xuất hiện ở đầu ra một hệ thống gia công xử lý tin tức. Kỹ thuật xử lý số tín hiệu dùng các hệ thống số như vậy có vai trò trung gian trong ba bước:

Biến đổi đại lượng đầu vào tự nhiên dạng tương tự thành tín hiệu số. Xử lý thông tin tín hiệu số vừa nhận được. Biến đổi ở cổng ra tín hiệu dạng số về dạng tương tự.

Nguyên nhân của việc làm 3 bước trung gian xử lý tín hiệu số xuất phát từ:- Thói quen từ bản chất của con người “số hóa” các đại lượng cần quan tâm xử

lý, ví dụ như khi ta nói nhiệt độ phòng là 250C thực ra chỉ là con số gần đúng đã được làm tròn của giá trị thực đang có.

- Kỹ thuật xử lý số thể hiện nhiều ưu điểm vượt trội so với các phương pháp xử lý truyền thống trước đây: dễ dàng hơn trong thiết kế, thuận lợi trong lưu giữ thông tin theo thời gian, tính chính xác và độ tin cậy đạt được cao, có thể lập trình để xử lý tự động, ít chịu ảnh hưởng của tác động lạ (nhiễu)…

Quá trình biến đổi một tín hiệu dạng tương tự sang dạng tín hiệu số cần 3 bước cơ bản sau đây:

- Thực hiện việc rời rạc hóa tín hiệu tương tự bằng cách lấy mẫu các giá trị của nó ở những thời điểm xác định. Bước này cần chú ý làm giảm tới mức tối thiểu việc mất mát thông tin, muốn vậy thì chu kỳ (nhịp) lấy mẫu phải mau hơn hai lần chu kỳ mau nhất của tín hiệu (fmẫu ≥ 2fmax).

- Thực hiện việc làm tròn (lượng tử hóa) các giá trị mẫu đã lấy. Muốn vậy cần chọn ra một đơn vị rời rạc nhỏ nhất về độ lớn được gọi là 1 bước (một giá trị) lượng tử

Trang 1


cùng đơn vị đo với các giá trị đã rời rạc ở trên và đánh giá chúng bằng bao nhiêu lần phần nguyên giá trị lượng tử.

- Thực hiện việc biểu diễn các giá trị vừa làm tròn thành các ký số trong hệ thống số đếm được lựa chọn, ví dụ trong hệ thập phân hay trong hệ đếm nhị phân công việc này gọi là mã hóa các giá trị làm tròn đã chọn.

Để thực hiện mã hóa phải sử dụng một hệ thống số đếm nào đó. Tính chất quan trọng nhất của một hệ thống số đếm là sử dụng một dãy các ký tự để thể hiện một con số trong hệ. Giá trị con số thể hiện qua giá trị và vị trí của của mỗi ký số, vị trí này có trọng lượng (trọng số) tăng dần khi dịch vị trí từ phải qua trái. Trong kỹ thuật số có 4 hệ thống số đếm được sử dụng: Hệ thập phân, hệ nhị phân, hệ tám, hệ mười sáu. Trong nội dung chương trình ở đây chỉ giới thiệu hệ đếm nhị phân và hệ thập phân đã học.

Bài 1: HỆ THỐNG NHỊ PHÂN1.1.Khái niệm:a.Định nghĩa: Hệ đếm nhị phân còn gọi là hệ đếm cơ số 2 là hệ đếm mà trong đó

người ta chỉ sử dụng hai chữ số 0 và 1 để biểu diễn tất cả các số.Hai số 0,1 được gọi là bit hoặc digit đặc trưng cho hai trạng thái ổn định của Flip-

Flop và các mạch điện tử.Một số nhị phân n cấp (gọi là n bit nhị phân) ở hệ 10 có dạng:A(10)= an-1.2n-1 + an-2.2n-2 + …+ a1.21 + a0.20 (1.1)Trong đó: an-1 gọi là bit có nghĩa lớn nhất tức là có trọng số lớn nhất.

a0 gọi là bit có nghĩa nhỏ nhất tức là có trọng số nhỏ nhất.Các ký tự ak chỉ nhận một trong hai giá trị 0 hoặc 1.Ví dụ: cho số nhị phân 10111001(2) có n = 8 ( 8 bit hay gọi là 1 byte) ở hệ đếm 10

nó biểu diễn số: 1.27 + 0.26 + 1.25 + 1.24 + 1.23 + 0.22 + 0.21 + 1.20 = 128 + 0 + 32 + 16 + 8 + 0 + 0 + 1 = 185(10)

Xét một số nhị phân 4 bit: a3a2a1a0. Biểu diễn dưới dạng đa thức theo cơ số của nó là: a3a2a1a0 = a3.23 + a2.22 + a1.21 + a0.20 = 8a3 + 4a2 + 2a1 + 1a0.

Trong đó:23, 22, 21, 20 (8,4,2,1) là các trọng số của số nhị phân.a3 bit có trọng số lớn nhất (MSB: most significant bit)a0 bit có trọng số nhỏ nhất (LSB: least significant bit)- Một nhóm 4 bit : nibble- Một nhóm 8 bit : byte- Một nhóm nhiều byte : word (từ)Như vậy nếu sử dụng nhóm 4 bit ta biểu diễn được 24 = 16 số.

Bảng các số nhị phân 4bit:

Trang 2


STT Số nhị phân a3a2a1a0

Số thập phân

12345678910111213141516

0000000100100011010001010110011110001001101010111100110111101111

0123456789101112131415

Một số nhị phân có thể gồm 2 phần: bên trái dấu phẩy là phần nguyên sử dụng hệ thức (1.1) để xác định biểu diễn trong hệ mười. Nếu các ký số 0,1 nằm bên phải, sau dấu phẩy chúng sẽ biểu diễn phần lẻ, được biểu diễn trong hệ mười tương đương như sau:

Ví dụ:0,1010(2) = 1.2-1 + 0.2-2 + 1.2-3 + 0.2-4

= 12 + 0 + 1/8 = 0,625(2)

Như vậy số nhị phân:10111001,1010(2) = 185,625(10)

b.Để biểu diễn một số dương hay âm trong hệ nhị phân có thể sử dụng cách bổ sung vào số đó một ký số (được gọi là bit thể hiện dấu) ở đầu phía trước số đã cho theo qui định:

Ký số 1 biểu diễn số nhị phân sau nó là số âm.Ký số 0 biểu diễn số nhị phân sau nó là số dương.

Ta gọi đây là cách biểu diễn dấu và trị số thật để phân biệt với cách biểu hiện dấu khác.Ví dụ: -242(10) = 1 11110010(2) ; +150(10)= 0 10010110.Biểu diễn theo số bù 1: tương tự như trên để diểu biễn một số nhị phân n bit theo

nguyên tắc:- MSB là bit dấu với: ký số 1 biểu diễn số âm và ký số 0 biểu biễn số âm.

Trang 3


- Các bit còn lại biểu diễn giá trị thực của số dương hoặc biểu thị giá trị của bù của một số âm.

Số bù 1 có dãy giá trị -(2n-1-1)( 2n-1-1)Ví dụ: số 13(10) = 0 1101(2)

Số -13(10) = 1 0010(2)

số 31(10) = 0 11111(2) Số -31(10) = 1 00000(2)

Biểu diễn theo số bù 2: Dùng số bù 2 để biểu diễn số âm ta sẽ bắt đầu bằng việc thiết lập số bù 1 (đảo) của

số đã cho sau đó cộng thêm 1 vào số vừa tạo thành sẽ nhận được số nhị phân bù 2 của số nhị phân ban đầu.

Ví dụ: 4510 = 1011012 010010 số bù 1 sau đó cộng 1 vào số bù 1:010010 + 1 = 010011 đây là dạng số bù 2 của số 101101 đã cho. Khi đó số

có dấu được qui định như sau:0 1011012 = + 4510

1 0100112 = - 4510

c. Các phép toán trong hệ nhị phân: Khi tiến hành thực hiện phép toán trên hệ nhị phân ta thực hiện theo cột để tránh nhầm lẫn và dễ thực hiện hơn.

Phép cộng nhị phân:Qui tắc cộng:0 + 0 = 00 + 1 = 1 + 0 = 11 + 1 = 1 0 = 0 + nhớ 1 vào cột tiếp ở bên trái.1 + 1 + 1 = 1 1 = 1 + nhớ 1vào cột tiếp bên trái.Ví dụ: các phép cộng nhị phân:

0 1 1 (3)1 1 0 (6)+

1 0 1 1 (9) 1 1 1 1 0 0 (60)+

1 0 1 1 0 1 (45) 1 1 1 1 (15)

1 1 0, 0 0 1 (6,125)+

1 1, 0 1 1 (3,375)1 0, 1 1 0 (2,750)

Phép trừ nhị phân:Qui tắc trừ:0 - 0 = 0 1 - 0 = 1 1 - 1 = 0 10 - 1 = 1 vay ở cấp cao hơn.

Chú ý: khi ở cột thứ k xảy ra việc (0-1) ta áp dụng qui tắc vay 1 ở cấp cao hơn (k+1) thực hiện theo qui tắc hàng cuối của qui tắc trừ với số chỉ có duy nhất bit MSB

Trang 4


bằng 1 (100…0) sau khi trừ đi số nhị phân chỉ có duy nhất 1 bit LSB kết quả sẽ là bù 1 của số bị trừ:

1 0 0 … 0 0 - 1 = 0 1 1 … 1 1Ví dụ:

1 1 0 0 0 1 1 1 (199) 1 1 0 1 1 0 1 (109)-0 1 0 1 1 0 1 0 (90)

Cần chú ý rằng có thể thực hiện phép trừ rồi nhờ đổi dấu số trừ sau đó dùng các qui tắc của phép cộng để thực hiện giữa số bị trừ (số hạng đầu)và số trừ sau khi đã đổi dấu.

Phép nhân nhị phân: thực hiện giống phép nhân trong hệ 10 theo qui tắc sau:

0 . 0 = 00 . 0 = 1 . 0 = 01 . 1 = 1

Khi thực hiện nhân liên tiếp từng cột của một thừa số với tất cả các cột của thừa số kia, hai hàng kết quả của hai cột liên tiếp nhau phải đặt dịch trái 1 nhịp sau đó cùng cộng các tích (các hàng tích sẽ có tích toàn phần).

Ví dụ:

1 0 1 0

0 1 0 1 Säú bë nhán 1 0 1 Säú nhán

0 0 0 01 0 1 0

+

1 1 0 0 1 0 têch säú toaìn pháönKhi số nhị phân có m chữ số lẻ (sau dấu phẩy) và số nhân có n chữ số lẻ, ta bỏ dấu

phẩy của cả 2 thừa số và thực hiện qui tắc nhân như với hai chữ số nhị phân chỉ có phần nguyên. Kết quả ở tích số toàn phần, dấu phẩy được đặt ở vị trí trước cột thứ m+n tính từ phải qua trái như phép nhân có số thập phân ở hệ 10.

Phép chia nhị phân: qui tắc chia:0 : 0 = 01 : 1 = 1 Ví dụ: thực hiện phép chia 101 101 : 101

Trang 5


101 1001 Thæång säú- 101

0001 01- 0000010 1- 0000101- 101 000 Pháön dæ

101 101

1.2.Biến đổi hệ thập phân sang hệ nhị phân:Được thực hiện riêng biệt cho phần nguyên và phần lẻ và sau đó gộp hai kết quả lại.1.2.1 Chuyển đổi phần nguyên có hai cách thực hiện:

- Sử dụng biểu thức 1.1 ở dạng ngược với quá trình chuyển đổi hệ hai – mười: triển khai số thập phân (phần nguyên) thành tổng các lũy thừa của 2 sau đó xác định giá trị các ký tự (bit) ak tương ứng.

Ví dụ: A(10) = 58(10) = 32 + 16 + 8 + 2 = 1.25 + 1.24 + 1.23 + 0.22 + 1.21 + 0.20 = = 111010.

Sử dụng nguyên tắc chia số A(10) liên tiếp cho 2 sau đó lấy phần dư.+ Phần dư đầu tiên của phép chia (A(10)/2) là bit LSB.+ Phần dư cuối cùng của phép chia (A(10)/2) là bit MSB.Ví dụ 1: A(10) = 55 ta tiến hành như sau:

55 22

22

22

27113

63

10

11

0

11

A10 = 55 A2 = 110111

1.2.2. Chuyển đổi phần lẻ thập phân được thực hiện theo qui tắc: “nhân 2 trừ 1”:- Đặt phần lẻ số A10 ở tận cùng bên trái, nhân nó với 2.- Nếu tích kết quả 2A10 ≥ 1 thì trừ cho 1 (2A10 - 1) đồng thời đặt ký số 1 đầu tiên

của phần lẻ sau dấu phẩy.- Nếu tích 2A10 < 1 thì đặt 0 ở vị trí này.- Nhân phần dư (2A10 - 1) hay 2A10 ở một trong hai bước trên với 2 để tìm tiếp

ký số thứ 2 sau dấu phẩy…- Quá trình trên sẽ chấm dứt khi đạt tới ký số (bit) lẻ nằm sau dấu phẩy theo yêu

cầu hay đến khi phép trừ không còn số dư.Ví dụ 2: A10 = 0,8625 hãy tìm A2 lấy tới 4 bit lẻ (4 số lẻ sau dấu phẩy)

A10 2A10 = 1,665 2.0,665 = 1,33 0,33.2 = 0,66 0,66.2 = 1,32

Trang 6


=0,8325 2A10 –1= 0,665 1,33 – 1 = 0,33 0,66 < 1 1,32 – 1 = 0,32

A2 1 1 0 1

Vậy A2 = 0,1101Ví dụ 3: A10 = 0,3125 hãy tìm A2 lấy tới 4 bit lẻ (4 số lẻ sau dấu phẩy)

A10

=0,31252A10 = 0,6250,665 < 1

2.0,625 = 1,251,25 – 1 = 0,25

0,25.2 = 0,50,5 < 1

0,5.2 = 11 – 1 = 0

A2 0 1 0 1

Vậy A2 = 0,0101Nếu A10 gồm cả phần nguyên và phần lẻ: kết quả chung là sự kết hợp hai kết quả

chuyển đổi riêng biệt như trên. Nếu sử dụng các với dụ đã có với A10 = 58,3125 thì biểu diễn nhị phân của nó có dạng A2 = 111010,0101.

1.3.Biến đổi hệ nhị phân sang hệ thập phân: thực hiện theo hệ thức đã biết:A10= an-1.2n-1 + an-2.2n-2 + …+ a1.21 + a0.20 (1.5)

Chú ý rằng vị trí của bit ak có trọng số tương ứng 2k.Ví dụ: A2 = 101101 khi chuyển sang A10 có biểu diễn tương đương theo 1.5 là:

A10 = 1.25 + 0.24 + 1.23 + 1.22 + 0.21 + 1.20

= 32 + 0 + 8 + 4 + 0 + 1 = 4510

Hoặc với 1 số nhiều bit hơn: A2 = 10111001

A10 = 1.27 + 0.26 + 1.25 + 1.24 + 1.23 + 0.22 + 0.21 + 1.20 = 128 + 0 + 32 + 16 + 8 + 0 + 0 + 1 = 185(10)

Nếu A2 là một số nhị phân có phần nguyên và phần lẻ, phép chuyển đổi thực hiện theo hệ thức (1.1) mở rộng:

Ví dụ: A2 = 101101,1010A10 = 1.25 + 0.24 + 1.23 + 1.22 + 0.21 + 1.20 + 1.2-1 + 0.2-2 + 1.2-3 + 0.2-4

= 45,625

Trang 7


Bài 2: ĐẠI SỐ BOOL (ĐẠI SỐ LOGIC) 2.1.Khái niệm BOOL:Trong mạch số, các tín hiệu thường cho ở hai mức điện áp, ví dụ: 0V và 5V.

Những linh kiện điện tử dùng trong mạch số làm việc ở một trong hai trạng thái: ví dụ transistor lưỡng cực làm việc ở chế độ tắt hoặc là thông, led ở trạng thái tắt hoặc sáng.

Do vậy, để mô tả các mạch số người ta thường dùng hệ nhị phân (Binary), hai trạng thái của các linh kiện trong mạch được mã hóa tương ứng là 0 hoặc1.

Một bộ môn đại số phát triển từ cuối thế kỷ 19 mang tên chính người sáng lập ra nó: đại số Bool và còn được gọi là đại số logic, thích hợp cho việc miêu tả mạch số.

Đại số Bool là công cụ toán học quan trọng nhất để thiết kế và phân tích mạch số. Các kỹ sư, các nhà chuyên môn trong lĩnh vực điện tử, tin học thông tin, điều khiển…đều cần phải nắm vững công cụ này và dùng nó làm chìa khóa để đi sâu vào mọi lĩnh vực có liên quan đến kỹ thuật số.

2.2.Biến logic:Đại số logic được hiểu là một tập hợp gồm các đối tượng có hai trạng thái: có hoặc

không có, mệnh đề đúng hoặc sai, các đối tượng này được biểu diễn bằng biến logic. Khi trạng thái của đối tượng là tồn tại (có) ta gán cho biến logic biểu diễn nó giá trị qui ước là 1 và ký hiệu là A, còn khi trạng thái của đối tượng là không tồn tại (không có) ta gán cho biến logic thể hiện giá trị qui ước của nó giá trị qui ước là 0 và ký hiệu làA.

Trong kỹ thuật biến logic thường được mã hóa như sau:Điện thế:

Xi = 0 tương ứng với U = 0 VXi = 1 tương ứng với U = 5 V

Trong cách mã hóa này, mức logic “1” có điện thế cao hơn mức logic “0” người ta gọi là logic dương, ngược lại ta có mức logic âm, tức là:

Xi = 0 tương ứng với U = 5 VXi = 1 tương ứng với U = 0 V

2.3. Hàm logic:a, Định nghĩa:Hàm Bool là một ánh xạ Bool từ đại số Bool vào chính nó. Tức là A,B B được

gọi là biến Bool thì hàm Bool, ký hiệu là f, được hình thành trên cơ sở liên kết các biến Bool bằng các phép toán cộng logic (phép hoặc), nhân logic (phép và), hoặc nghịch đảo logic (phép đảo).

Kí hiệu: F(A) = A F(A) = A F(A) = (: là hằng số)

Hàm Bool đơn giản nhất là hàm Bool theo 1 biến Bool, trong trường hợp tổng quát, ta có hàm Bool theo n biến Bool được ký hiệu như sau: F(A,B,C…)

Trang 8


Vậy một hàm Bool f cũng được hình thành trên cơ sở liên kết các hàm Bool bằng các phép toán toán cộng (cộng logic +),nhân (nhân logic x ), hoặc nghịch đảo logic (phép đảo - ).

b, Nhóm hàm 1 biến G(A) gồm 4 hàm cơ sở:G1(A) = 0 G3(A) = A (hàm bù của A - NOT)G2(A) = 1 G4(A) = A (hàm lặp của A - YES)c, Nhóm các hàm hai biến F(A,B) quan trọng:

Bảng nhóm các hàm 2 biến quan trọng:

Biến A B

Hàm

0 0 1 1 Biểu thức

đại số

Tên gọi tiếng việt

Tên gọi

quốc tếKý hiệu qui ước

0 1 0 1

F1 0 0 0 1 F1Nhân logic

AND2

31

F1

F2 0 1 1 1 F2Cộng logic

OR

F3 1 1 1 0 F3 Và-không NAND1

23

F3

F4 1 0 0 0 F4Hoặc không

NOR1

23A

BY

F4

F5 0 0 1 0 F5 Cấm B INHIBITION 12

3F5

F6 0 1 0 0 F6 Cấm A INHIBITION1

23A

BY

F6

F7 0 1 1 0 F7 Khác dấuEXCLUSIVE

XOR

1

23

F7

F8 1 0 0 1 F8 Đồng dấu EXCLUSIVE NOR (XNOR)

1

23

F8

F9 1 0 1 1 F9Kéo theo

AIMPLICATION

1

23

F9

F10 1 1 0 1 F10Kéo theo

BIMPLICATION

1

23

F10

Hệ hàm logic đầy đủ: từ một tổ hợp các hàm logic nào đó mà ta có thể xây dựng được một hàm logic bất kỳ - một nhóm hàm sơ cấp mà từ đó có thể xây dựng được các hàm logic khác được gọi là một hệ hàm đầy đủ.

Trang 9


Bài 3: CÁC PHÉP TOÁN CƠ BẢN CỦA BIẾN LOGICKhi thực hiện 3 phép toán cơ bản lên các biến logic, ta nhận được một kết quả

được gọi là hàm logic. Do tính chất các biến là biến trạng thái nên hàm logic cũng là hàm trạng thái. Khi hàm logic nhận đựoc là do từ nhiều cách tác động của các phép toán khác nhau gọi là chúng tương đương nhau và ký hiệu bằng dấu “=” giữa các kết quả này.

3.1. Các phép toán: Đối với đại số Bool ta có các phép toán sau: Tính hoán vị của phép cộng và phép nhân:

A + B = B + A (1) hay A.B = B.A (2) Tính kết hợp của phép cộng và phép nhân:

(A + B) + C = A + (B + C) (3) hay (A.B).C = A.(B.C) (4) Tính phân phối giữa phép cộng và phép nhân:

(A + B). C = A.B + A.C (5)A + BC = (A+B).(A+C) (6)

Bốn qui tắc của phép cộng:A + A = A (7) A + A = 1 (8)A + 0 = A (9) A + 1 = 1 (10)

Bốn qui tắc của phép nhân:A.A = A (11) A.A = 0 (12)A.1 = A (13) A . 0 = 0 (13)

3.2.Các định lý:Định lý De Morgan:

Luật hoàn nguyên:

Trang 10


Bài 4: CÁC CỔNG LOGIC CƠ BẢNCổng logic là một trong các thành phần cơ bản để tạo xây dựng mạch số. Nó được

thiết kế trên cơ sở các phần tử linh kiện bán đẫn như Diode, BJT, FET để hoạt động theo một bảng trạng thái cho trước.

4.1.Cổng đảo (NOT):Định nghĩa: Cổng NOT được biểu diễn từ phương trình . Là cổng logic có 1

ngõ vào và 1 ngõ ra, Hình 1.1: Kí hiệu và bảng trạng thái mô tả hoạt động của mạch.

fA

Hình 1.1: Kí hiệu và bảng trạng thái hoạt động cổng đảo.Cổng ĐẢO giữ chức năng như một cổng đệm, nhứng người ta gọi là đệm đảo vì

tín hiệu ngõ ra ngược pha với tín hiệu ngõ vào.Khi ghép hai cổng đảo với nhau ta được cổng không đảo.

A A A = A

Hình 1.2: Sử dụng 2 cổng ĐẢO ta tạo ra một cổng Đệm.4.2.CổngVÀ (AND):

Cổng AND là cổng logic thực hiện chức năng của phép toán nhân logic với 2 ngõ vào và 1 ngõ ra ký kiệu như hình vẽ:

Phương trình mô tả trạng thái hoạt động của cổng AND: .Bảng trạng thái hoạt động của cổng AND hai ngõ vào:

A B f

0 0 0

0 1 0

1 0 0

1 1 1

fAB

Hình 1.3 Cổng AND

Từ bảng trạng thái này ta nhận xét: ngõ ra f chỉ bằng 1 (mức logic 1) khi cả hai ngõ vào đều bằng 1, ngõ ra f bằng 0 (mức logic 0) khi có một ngõ vào bất kỳ A hoặc B ở mức 0.

Vậy: đặc điểm của cổng AND là: ngõ ra f chỉ bằng 1 khi tất cả các ngõ vào đều bằng 1, ngõ ra f bằng 0 khi ít nhất một ngõ vào bằng 1.

fA

An

Trang 11

A f

01

10


Hình 1.4: Cổng AND với n ngõ vào

Sử dụng cổng AND để đóng mở tín hiệu : Xét cổng AND có hai ngõ vào A, B. Ta chọn: - A đóng vai trò ngõ vào điều khiển (control)

- B đóng vai trò ngõ vào dữ liệu (data).

Xét các trường hợp cụ thể sau:- A = 0: f = 0 bất chấp trạng thái của B, ta nói cổng AND khóa lại

không cho dữ liệu đưa qua ngõ vào B qua cổng AND đến ngõ ra.-

Ta nói cổng AND mở cho dữ liệu đưa vào ngõ vào B qua cổng AND đến ngõ ra.4.3.Cổng HOẶC (OR):

Cổng hoặc là cổng thực hiện chức năng của phép toán cộng logic, cổng OR có 2 ngõ vào và 1 ngõ ra có ký hiệu như hình vẽ:

Phương trình mô tả trạng thái hoạt động của cổng OR: .Bảng trạng thái hoạt động của cổng OR hai ngõ vào:

A B f

0 0 0

0 1 1

1 0 1

1 1 1

fA

B

Hình 1.5 Cổng OR

Đặc điểm của cổng OR là : Tín hiệu ngõ ra chỉ bằng 0 khi và chỉ khi tất cả các ngõ vào đều bằng 0, ngược lại tín hiệu ngõ ra bằng 1 khi chỉ cần ít nhất một ngõ vào bằng 1.

Sử dụng cổng OR để đóng mở tín hiệu : Xét cổng OR có hai ngõ vào A, B. Ta chọn: - A đóng vai trò ngõ vào điều khiển (control)


Xét các trường hợp cụ thể sau:- A = 1: f = 1 bất chấp trạng thái của B, ta nói cổng OR khóa lại

không cho dữ liệu đưa qua ngõ vào B qua cổng OR đến ngõ ra.-

Ta nói cổng OR mở cho dữ liệu đưa vào ngõ vào B qua cổng OR đến ngõ ra.4.4.Cổng NAND:

Cổng NAND là cổng logic thực hiện chức năng của phép toán nhân đảo logic. Cổng NAND gồm 1 cổng AND mắc nối tầng với 1 cổng NOT, ký hiệu và bảng trạng thái cổng NAND như hình vẽ:

Phương trình mô tả trạng thái hoạt động của cổng NAND: .Bảng trạng thái hoạt động của cổng NAND hai ngõ vào:

Trang 12


A B f

0 0 1

0 1 1

1 0 1

1 1 0

B

A f

Hình 1.6 Cổng NAND

Vậy: đặc điểm của cổng NAND là: ngõ ra f chỉ bằng 0 khi tất cả các ngõ vào đều bằng 1, ngõ ra f bằng 1 khi ít nhất một ngõ vào bằng 0.

fA

An

Hình 1.7: Cổng NAND với n ngõ vào

Sử dụng cổng NAND để đóng mở tín hiệu : Xét cổng NAND có hai ngõ vào A, B. Ta chọn:

- A đóng vai trò ngõ vào điều khiển (control)


Xét các trường hợp cụ thể sau:- A = 0: f = 1 bất chấp trạng thái của B, ta nói cổng NAND khóa lại

không cho dữ liệu đưa qua ngõ vào B qua cổng NAND đến ngõ ra.-

Ta nói cổng NAND mở cho dữ liệu đưa vào ngõ vào B qua cổng NAND đến ngõ ra.4.5.Cổng Hoặc – không (NOR):

Cổng hoặc là cổng thực hiện chức năng của phép toán cộng đảo logic, cổng NOR có 2 ngõ vào và 1 ngõ ra có ký hiệu như hình vẽ:

Phương trình mô tả trạng thái hoạt động của cổng NOR: .

Bảng trạng thái hoạt động của cổng NOR hai ngõ vào:

A B f

0 0 1

0 1 0

1 0 0

1 1 0

fA

B

Hình 1.8 Cổng NOR

Đặc điểm của cổng NOR là : Tín hiệu ngõ ra chỉ bằng 1 khi và chỉ khi tất cả các ngõ vào đều bằng 0, ngược lại tín hiệu ngõ ra bằng 1 khi chỉ cần ít nhất một ngõ vào bằng 0.

Trang 13


Sử dụng cổng NOR để đóng mở tín hiệu : Xét cổng NOR có hai ngõ vào A, B. Ta chọn: - A đóng vai trò ngõ vào điều khiển (control)


Xét các trường hợp cụ thể sau:- A = 1: f = 0 bất chấp trạng thái của B, ta nói cổng NOR khóa lại

không cho dữ liệu đưa qua ngõ vào B qua cổng OR đến ngõ ra.-

Ta nói cổng NOR mở cho dữ liệu đưa vào ngõ vào B qua cổng NOR đến ngõ ra.4.6.Cổng EX –OR (XOR):

Đây là cổng thực hiện chức năng của phép toán cộng module 2 (cộng không nhớ), cổng XOR có 2 ngõ vào và 1 ngõ ra có ký hiệu như hình vẽ:

Cổng XOR dùng để so sánh hai tín hiệu vào:- Nếu hai tín hiệu vào là bằng nhau thì tín hiệu ngõ ra bằng 0.

- Nếu hai tín hiệu vào là khác nhau thì tín hiệu ngõ ra bằng 1.

Phương trình mô tả trạng thái hoạt động của cổng NOR:

.Bảng trạng thái hoạt động của cổng NOR hai ngõ vào:

A B f

0 0 0

0 1 1

1 0 1

1 1 0

B

A f

Hình 1.9 Cổng xOR

Bài 5: BIỂU DIỄN CÁC HÀM ĐẠI SỐ LOGIC5.1.Biểu biễn bằng biểu thức đại số:Phương pháp biểu diễn hàm logic bằng biểu thức đại số có hai dạng cơ bản:

- Dạng tổng của các tích: mỗi số hạng của tổng được gọi là 1 mitec (đủ biến) ký hiệu là mi.

- Dạng tích của tổng các biến, mỗi thừa số được gọi là một mactec (đủ biến) ký hiệu là Mi (i là chỉ số tính trong hệ mười).

Bảng1.5 các mi và Mi của hàm 2 biến F(A,B), hàm 3 biến F(A,B,C) và hàm 4 biến F(A,B,C,D):

a, Các mi và Mi của hàm 2 biến (k = 2)

b, Các mi và Mi của hàm 3 biến (k = 3)

BiếnMintec mi Mactec Mi

A B C

Trang 14


Biến Mintec mi Mactec Mi

A B

0 0 B = m0

A +B = M3

0 1 A B= m1 A + B = M2

1 0 = m2

= M1

1 1 A B = m3 A + B = M0

0 0 0 B C= m0

B +C= M7

0 0 1 A B C = m1

A +B + C = M6

0 1 0 A BC = m2

A + B +C = M5

0 1 1 A B C = m3

A + B + C = M4

1 0 0 B C= m4 B +C= M3

1 0 1 B C = m5

B + C = M2

1 1 0 BC = m6

B +C = M1

1 1 1 A B C = m7 A + B + C = M0

c, Các mi và Mi của hàm 4 biến (k = 4)

Biến Mintec mi Mactec Mi

A B C D

0 0 0 0 BCD = m0 B +C +D =M15

0 0 0 1 A BC D = m1 A +B +C + D = M14

0 0 1 0 B CD = m2 B + C +D = M13

0 0 1 1 A B C D = m3 A +B + C + D = M12

0 1 0 0 CD = m4 C +D = M11

0 1 0 1 A BC D = m5 A + B +C + D = M10

0 1 1 0 B CD = m6 B + C +D = M9

0 1 1 1 A B C D = m7 A + B + C + D = M8

1 0 0 0 BCD = m8 B +C +D =M7

1 0 0 1 BC D = m9 B +C + D = M6

Trang 15


1 0 1 0 CD = m10 C +D = M5

1 0 1 1 B C D = m11 B + C + D = M4

1 1 0 0 CD = m12 C +D = M3

1 1 0 1 A BC D = m13 A + B +C + D = M2

1 1 1 0 B CD = m14 B + C +D = M1

1 1 1 1 B C D = m15 B + C + D = M0

Ta cần chú ý trong bảng 1.5 khi biến có giá trị bù (trị 0) ta ký hiệu là A, còn khi biến ở giá trị trực tiếp (nhận giá trị biến1) ta ký hiệu tương ứng là A.

Từ bảng 1.5 ta có thể biểu diễn đại số một hàm logic n biến bất kỳ bằng cách viết các hệ thức như sau:

Dạng chính tắc 1:

Dạng chính tắc 2:

e: là số thập phân tương ứng với tổ hợp nhị phân n

5.2.Biểu biễn bằng bảng trạng thái:

Hàm logic có thể biểu diễn dưới dạng một bảng liệt kê các giá trị có thể có của biến và giá trị tương ứng của của hàm gọi là bảng chân lý (hay bảng trạng thái) như vậy với hàm hai biến ta có bảng gồm 3 cột và 4 dòng, với hàm 3 biến ta có bảng chân lý gồm 4 cột và 23 = 8 dòng (tương ứng với trạng thái tổ hợp biến có thể có) và với hàm 4 biến ta có 5 cột và 24 = 16 dòng.

Biến Hàm Fa

A B C

0 0 0

0 0 1

0 1 0

Fa = A. B + A. B

F a

= A. B +

Trang 16

Biến HàmFaA B

0 0 1

0 1 0

1 0 0

1 1 1

Biến Hàm

FaA B

0 0 1

0 1 0

1 0 0

1 1 1


0 1 1

1 0 0

1 0 1

1 1 0

1 1 1 1

Fa =A.B.C + A.B.C + AB.C + A.B.C

A. B

5.3.Biểu biễn bằng bảng Karnaugh:

Đây là phương pháp biểu diễn lại của phương pháp bảng dưới dạng bảng gồm các ô vuông như hình bên:

Trên bảng này người ta bố trí các biến vào theo hàng hoặc theo cột của bảng. Trong trường hợp số lượng biến vào là chẵn, người ta bố trí số lượng biến vào theo hàng ngang và bằng số lượng biến vào theo cột dọc của bảng. Trong trường hợp số lượng biến vào là lẻ,người ta bố trí số lượng biến vào theo hàng ngang nhiều hơn số lượng biến vào theo cột dọc một biến hoặc ngược lại.

Như vậy khi lập bảng Karnaugh cho một hàm logic ta cần thực hiện các bước:- Các tổ hợp giá trị của biến vào theo hàng ngang hoặc cột dọc của bảng được bố

trí sao cho khi ta đi từ một ô sang ô lân cận với nó chỉ làm thay đổi một giá trị của biến, như vậy thứ tự bố trí hay sắp xếp các tổ hợp giá trị của biến vào theo hàng ngang hoặc cột dọc của bảng Karnaugh hoàn toàn tuân thủ theo mã Gray.

- Giá trị tương ghi trong mỗi ô vuông này chính là giá trị của hàm ra tương ứng với biến vào.

- Ở những ô mà giá trị của hàm không xác định, có nghĩa là giá trị tùy ý (hay tùy định), người ta ký hiệu bằng chữ X. Nếu có n biến sẽ có 2n ô vuông.

BÀI 6: TỐI THIỂU HÀM ĐẠI SỐ LOGIC Trong thiết bị máy tính người ta thiết kế gồm nhiều khâu, mỗi khâu được đặc

trưng bằng một phương trình logic. Trong đó mức độ phức tạp của sơ đồ phụ thuộc vào phương trình logic biểu diễn chúng. Việc đạt được độ ổn định cao hay không là tùy thuộc vào phương trình biểu diễn chúng đã ở dạng tối thiểu hóa hay chưa. Để thực hiện được điều đó khi thiết kế mạch số người ta thường đặt ra vấn đề tối thiểu hóa hàm logic. Điều đó có nghĩa là phương trình logic biểu diễn sao cho thực sự gọn nhất (số lượng phép tính và số lượng các số được biểu diễn là ít nhất).

Tuy nhiên trong thực tế không phải luc nào cũng đạt được lời giải cho bài toán tối ưu hóa.

Các bước tiến hành tối thiểu hóa:

Trang 17


- Dùng các phép tối thiểu hóa để tối thiểu hóa các hàm số logic- Rút ra những thừa số chung nhằm mục đích tối thiểu hóa thêm một bước nữa

các phương trình logic.6.1. Phương pháp tối thiểu hóa bằng biểu thức đại số:Đây là phương pháp tối thiểu hóa hàm logic dựa trên các tiên đề các định lý đã

biết của đại số Bool, phương pháp này được thực hiện khi các biến số logic không nhiều và ta thực hiện biến đổi trực tiếp biểu thức giải tích của hàm.

Ví dụ 1: Rút gọn hàm sau:F(A,B) = A.B + A.B + A.B

= (A + A)B + AB = B + A. B = A + B.

Ví dụ 2: Rút gọn hàm sau:F(A,B,C) = A.B.C + A.B.C + AB.C + A.BC +A.B.C

= A.B.C + A.B.C + AB.C + A.B(C + C) = A.B.C + A.B(C + C) + A.B = A.B.C + A(B + B) = A.B.C + A

6.2. Tối thiểu hoá bằng bảng Karnaugh:6.2.1. Phương pháp tối thiểu hoá hàm đại số logic dùng bảng Karnaugh:a. Qui tắc ô kế cận:Qui tắc chung của phương pháp tối thiểu hoá bằng bảng Karnaugh là gom các ô kế

cận lại với nhau.Khi tối thiểu hoá hàm đại số logic bằng phương pháp bảng Karnaugh ta phải tuân

thủ quy tắc ô kế cận: "Hai ô được gọi là kế cận nhau là khi ta đi từ ô này sang ô kia chỉ làm thay đổi giá trị của một biến".

Ví dụ: cho hàm logic F(A,B,C) như hình vẽ:Thì các ô kế cận:

- Theo dạng chính tắc 1: m3 và m7; m6 và m7;m5 và m6.

- Theo dạng chính tắc 2: m0 và m1; m0 và m2;m0 và m4.

ABC

0

1

00 01 11 10

0 0 0

0

1

1 1 1

m6

m5m7m3

m0 m2 m4

m1

Như vây: Khi gom 2 ô kế cận sẽ loại được 1 biến (2 ô = 21 loại 1 biến)Khi gom 4 ô kế cận sẽ loại được 1 biến (4 ô = 22 loại 2 biến)Khi gom 8 ô kế cận sẽ loại được 1 biến (8 ô = 23 loại 3 biến)

Tổng quát: khi gom 2n ô kế cận sẽ loại được n biến. Những biến bị loại là những biến mà khi ta đi vòng qua các ô kế cận mà giá trị của chúng không thay đổi.

Trang 18


b. Những điều cần lưu ý:- Các ô gom lại phải bằng 2n (n nguyên, n = 0,1,2,3…).- Một vòng gom được gọi là hợp lệ khi nó có ít nhất một ô chưa thuộc vòng gom

nào.- Các ô trong vòng gom phải kế cận vòng tròn với nhau.- Một hoặc vài ô có thể tham gia nhiều lần vào các vòng gom khác nhau.- Không thực hiện các vòn gom mà sau khi gom ô lớn lại chứa tất cả các ô đã

gom trước đó.- Ô tùy định được gom sẽ cùng với các ô có giá trị bằng 0 hoặc 1 sao cho nó tạo

thành một vòng gom với số lượng 2n lớn nhất.- Tùy theo dạng biểu diễn của hàm logic (dạng chính tắc 1 hoặc dạng chính tắc

2) mà chúng ta có qui tắc kết hợp khác nhau. Dạng chính tắc 1: kết hợp những ô có giá trị bằng 1 và ô tùy định. Dạng chính tác 2: kết hợp những ô có giá trị bằng 0 và ô tùy định.

6.2.2. Ví dụ minh họa:

a. Ví dụ 1: Hãy rút gọn hàm

Hàm F biểu diễn trên bảng Karnaugh gồm 4 ô có giá trị 1 ứng với các mintec m3,m5,m6 và m7.

ABC

0

1

00 01 11 10

0 0 0

0

1

1 1 1

m6

m5m7m3

Thực hiện gom m3 với m7,m6 với m7 và m5 với m7 ta được 3 ô mới có ký hiệu tương ứng là X1 , X2 và X3, các ô này có giá trị:

X1 = m3 + m7 = BC (loại được biến A, do biến A thay đổi giá trị từ 01; biến B,C

được giữ lại)X2 = m6

+ m7 = AB (loại được biến C, do biến C thay đổi giá trị từ 01; biến A,B được giữ lại)

X3 = m5 + m7 = AC (loại được biến B, do biến B thay đổi giá trị từ 10; biến A,C

được giữ lại)Kết quả ta được hàm F đã rút gọn:

F = X1 + X2 + X3 = BC + AB +AC.b.Ví dụ 2: Hãy rút gọn hàm G(A,B,C,D) bằng bảng Karnaugh theo hai dạng chính

tắc 1 và chính tắc 2. Biểu thức đầy đủ của hàm G ở dạng chính tắc 1 có dạng:

G = m (0,1,2,4,6,7,8,9,10,11,12,14)Gồm 12 số hạng có đủ mặt các biến ABCD. Ta thực hiện gom như sau:

Trang 19


X1 = m0 + m4 + m12 + m8 + m2 + m6 + m14 + m10

Kết quả ta được: X1 =D X2 = m8 + m9 + m10 + m11 =BC X3 = m0 + m1 + m8 + m9 = AB X4 = m6 + m7 = ABC Hàm G sau khi rút gọn theo dạng chính tắc 1 có dạng:G = X1 + X2 + X3 + X4 = D + BC + AB +ABC

m5 m13 m9

m12

1

1

0

10110100

01

00

CDAB

11

10

111

1

1 1

1

1 1

10

00

m8m4m0

m1

m3 m7 m15 m11

m10m14m6m2

Biểu thức đầy đủ của hàm G ở dạng chính tắc 2 có dạng:

G = m (3,5,13,15)Gồm 4 số hạng có mặt đầy đủ các biến

A,B,C,D. Ta thực hiện gom như sau:X1 = m5 + m13 = B +C + DX2 = m13 + m15 = A + B + DHàm G sau khi tối thiểu có dạng:G = X1.X2 = (B + C + D)(A + B + D)

Trong các ví dụ trên ta lưu ý rằng trong một ô lớn sau khi đã gom các ô nhỏ các biến logic nào có giá trị thay đổi thì sẽ không còn có mặt trong biểu thức thu gọn nữa và những ô nhỏ trong ví dụ 2 (m3) không thể gom với một ô nào khác nằm kề bên về mọi phía.

CHƯƠNG 2: CÁC MẠCH LOGIC CƠ BẢN Bài 1: ĐẠI CƯƠNG

Các mạch điện tử số sẽ hoạt động ở chế độ hai trạng thái (chế độ nhị phân), ở đó mỗi điện thế ở cổng vào và cổng ra của chúng chỉ nhận các giá trị 1 (có điện thế với mức cao) và giá trị 0 (không có điện thế hoặc mức điện thế thấp). Đặc điểm quan trọng này cho phép chúng sẽ thực hiện được các hàm logic khi thực hiện thiết kế mạch (tìm các mạch logic thích hợp để thực hiện một hàm logic muốn có) hoặc sử dụng đại số logic làm công cụ mô tả, phân tích nhiệm vụ, chức năng của chúng qua đó phân tích, thiết kế các hệ thống kỹ thuật số.

1.1.Định nghĩa:

Trang 20


Cổng logic là một trong những thành phần cơ bản để xây dựng mạch số. Nó được thiết kế trên cơ sở các phần tử linh kiện bán dẫn như điot, BJT, FET…để hoạt động theo bảng trạng thái cho trước.

1.2.Phân loại:

Có ba cách phân loại ngõ ra:

- Phân loại cổng theo chức năng: ta có các loại cổng như:

Cổng không đảo (BUFFER)

Cổng đảo (NOT)

Cổng và (AND)

Cổng hoặc (OR)

Cổng NAND

- Phân loại cổng theo phương pháp chế tạo: ta có các loại cổng như:

Cổng logic dùng Diode

Cổng logic dùng BJT

Cổng logic dùng MOSFET

- Phân loại cổng theo ngõ ra: ta có các loại cổng như:

Ngõ ra cột chạm (Totem pole output)

Ngõ ra cực thu để hở (Open Collector output)

Ngõ ra ba trạng thái (Three States Output)

1.3. Các thông số:

Các nhà sản xuất bao giờ cũng cung cấp các tính chất đặc trưng của một cổng logic nhằm sử dụng các cổng này một cách có hiệu quả, đúng chức năng và khả năng của nó.

1. Trở kháng ra: trở kháng tại đầu ra của cổng khi ở mức “1” và khi ở mức “0”, người ta luôn muốn thiết kế để cổng ra có trở kháng nhỏ.

2. Hệ số mắc tải ngõ ra: hay còn gọi là khả năng tải của một phần tử logic là số cổng logic khác có thể nối đồng thời tới đầu ra của cổng đang xét, chỉ xác định cho cổng cùng loại.

3. Nguồn một chiều để cung cấp cho cổng làm việc.

4. Công suất tiêu thụ của một cổng logic được xác định theo số lượng các linh kiện (điện trở, transitor) làm việc ở chế độ bão hòa.

5. Độ chống nhiễu: xác định bỡi biên độ điện áp nhiễu tối đa tác động tới đầu vào của cổng mà không làm thay đổi trạng thái đầu ra của nó. Được đánh giá theo 2 tiêu chuẩn:

- Trạng thái hoạt động kém nhất (về điện thế nguồn, về hệ số tải, nhiệt độ…)

- Ảnh hưởng qua lại giữa các cổng logic cùng loại khi ghép nối với nhau (sẽ gây nhiêu cho nhau).

Bảng 2.1: CÁC ĐẶC TÍNH CHUẨN CỦA CÁC CỔNG LOGIC.

Trang 21


Loại công nghệ

Tham số

RTR DTL HTL TTL ECL PMOS CMOS

Loại cổng cơ bản NOR NAND NAND NAND OR-NOR NAND NOR-NAND

Trở kháng ra (khi đầu ra ở mức cao) 640 6K/2K 15K/

1,5K 70 15 2K 1,5K

Trở kháng ra (khi đầu ra ở mức thấp) Rbh Rbh Rbh Rbh 15 25K 1,5K

Nguồn cung cấp(V) 3,610%

510% 151 510

%-

5,210%-272

-131+318

Công suất tiêu thụ với một cổng(mW) 12 8 22 10 40 0,1 0,11

Mức độ chống nhiễu Thường Tốt Tốt Tốt Tốt Khá Rất tốt

Thời gian trễ với một cổng (ns) 12 30 90 10 2 700 30

Tần số xung nhịp cực đại(MHz) 8 12 4 35 60 1 10

Hệ số mắc tải 5 8 10 10 25 … >50

6. Trễ truyền đạt (thời gian trễ) với một cổng là khoảng thời gian từ lúc cổng nhận được tín hiệu logic ở đầu vào cho đến khi đầu ra của nó xác lập được trạng thái tương ứng.

- Trễ truyền đạt là tiêu chuẩn đánh giá tốc độ làm việc của mạch. Tốc độ làm việc của mạch tương ứng với tần số mà mạch vẫn còn hoạt động đúng. Như vậy trễ truyền đạt càng nhỏ càng tốt hay tốc độ làm việc càng lớn càng tốt.

- Đối với hầu hết các vi mạch số hiện nay, trễ truyền đạt là rất nhỏ, cỡ vài nano giây (ns). Một vài loại mạch logic có thời gian trễ lớn cỡ vài trăm nano giây. Do đó khi mắc liên tiếp nhiều mạch logic thì trễ truyền đạt của toàn mạch sẽ bằng tổng trễ truyền đạt của mỗi tầng.

7. Tần số xung nhịp cực đại là khả năng phản ứng nhanh nhất của một cổng mà nó vẫn còn phân biệt tốt hai trạng thái logic. Xác định tần số này nhờ mắc một cặp cổng tạo thành mạch tạo xung tạo ra cao tới đâu.

Bài 2: CÁC CỔNG LOGIC CƠ BẢN

2.1. Công nghệ đơn cực: (MOS – METAL OXID SEMI-CONDUCTER)

Trang 22


Công nghệ MOS (Metal Oxide Semiconductor-kim loại oxit bán dẫn) có tên gọi xuất xứ từ cấu trúc MOS cơ bản của một điện cực nằm trên lớp oxit cách nhiệt, dưới lớp oxit là đế bán dẫn. Transistor trong công nghệ MOS là transistor hiệu ứng trường, gọi là MOSFET (Metal oxide silicon field effect transistor). Có nghĩa điện trường ở phía điện cực kim loại của lớp oxit cách nhiệt có ảnh hưởng đến điện trở của đế. Phần nhiều IC số MOS được thiết kế hết bằng MOSFET, không cần đến linh kiện nào khác.

Đặc điểm:

- Dễ chế tạo vì qui trình thực hiện đơn giản và ít công đoạn hơn công nghệ lưỡng cực do vây giá thành rẻ.

- Mật độ tích hợp cao vì transistor đơn cực nhỏ về kích thước và tiêu thụ rất ít điện năng.

- Công suất tiêu thụ nhỏ.

- Thiết bị MOS chiếm ít chỗ trên chip hơn so với BJT, thông thường, mỗi MOSFET chỉ cần 1 mm2 diện tích chip, trong khi BJT đòi hỏi khoảng 50 mm2.

- Không dùng các thành phần điện trở trong IC, vốn chiếm quá nhiều diện tích chip trong IC lưỡng cực.

- IC MOS có thể dung nạp nhiều phần tử mạch trên 1 chip đơn hơn so với IC lưỡng cực. MOS có mật độ tích hợp cao làm MOS thích hợp cho các IC phức tạp, như chip vi xử lí và chip nhớ.

- Do vậy, thiết bị MOS đặc biệt là CMOS đã đã được sử dụng khá rộng rãi trong mạch MSI mặc dù tốc độ có thua các IC TTL cao cấp và dễ bị hư hỏng do bị tĩnh điện.

- Tùy theo loại MOSFET được dùng mà công nghệ này còn được chia thành các loại sau:

+ PMOS dùng MOSFET kênh P.

+ NMOS dùng MOSFET kênh N tăng cường.

+ CMOS (MOS bù) dùng cả 2 thiết bị kênh P và kênh N.

2.1.1 Họ PMOS:

MOSFET dùng ở đây có kênh p nên gọi là PMOS (phần tử mang điện là các lỗ trống). Các lỗ trống vốn dịch chuyển khó hơn các điện tử n nên PMOS có tần số làm việc nhỏ (khoảng 1MHz) ; mật đọ tích hợp lớn, công suất tiêu thụ nhỏ, dễ chế tạo. Tuy nhiên, họ PMOS tại không tương thích với họ TTL đòi hỏi cần nhiều nguồn điện áp nối khác nhau.

Các P loại chậm, rẻ tiền thường dùng để chế tạo bằng công nghệ này. Ví dụ: NEC COM 43/44/45 và TMS 1000.

2.1.2 Họ NMOS:

Trang 23


Kênh dẫn trong MOSFET này là kênh điện từ n do đó đạt được tốc độ dịch chuyển cao hơn PMOS hàng chục lần. Mật độ tích hợp rất lớn. Ví dụ: RAM 256 Kbit thích hợp cho các VLSI, công suất tiêu thụ tương đương PMOS: trung bình 0.2mW/cổng.

NMOS nói chung là tương thích với TTL chỉ cần một nguồn nuôi duy nhất trong nhiều trường hợp. Cải tiến của họ này có các loại sau: HMOS, XMOS, VMOS có mật độ tích hợp cao hơn, công suất tiêu thụ ít hơn, tần số làm việc lớn hơn.

Các LSI, VLSI và các P 16, 32 bit thường được chế tạo bằng NMOS. Ví dụ: 8080/ 8085 / 8086 , Z80 / Z8000 / Z80000 , MC 6800 / 68000 , NS 26000 / 32000…

Một số mạch logic dùng họ NMOS:

D2

T2

T1

D1

+VDD

ZS2

S1G1

A

(+10V)

a,b,

(+5V)

A

SZ

+VDD

TD

G

BDTA

GS

D

GS

TB

c,

A

S Z

+VDD

T2

T1

D

B T3

G

SG

D

SG

D

Hình 2.1: Cổng logic dùng NMOS kênh cảm ứng.

a, Cổng NOT; b, Cổng NOR ;c, Cổng NAND.

Trong mạch hình 2.1a cổng NOT được thực hiện nhờ công nghệ NMOS kênh cảm ứng (kênh chỉ có tín hiệu thích hợp cực tính dương xuất hiện ở đầu vào, các vi điện tử số dựa trên cấu trúc này ký hiệu là E/EMOS).

Mạch gồm 2 MOSFET: T2 làm chuyển mạch còn T1 làm tải cố định và luôn dẫn, điện trở của T1 khoảng 100 k.

Ngõ vào mạch đặt ở cực G của T2, còn ngõ ra lấy ở điểm chung của cực S T1 và cực D T2. Nguồn phân cực cho mạch giả sử dùng 10V.

Khi VA = 10 V, ngõ vào mức cao kích cho T2 dẫn, trở trên T2 còn khoảng 1K cầu phân áp giữa RT1 và RT2 cho phép áp ra còn khoảng 0,1V tức là ngõ ra ở mức thấp

Khi VA = 0V, ngõ vào ở mức thấp, T2 ngắt, trở trên nó khá lớn khoảng 1010 . Cầu phân áp RT1 và RT2 sẽ đặt áp ngõ ra xấp xỉ nguồn, tức là ngõ ra ở mức cao.

Vậy mạch hoạt động như một cổng NOT. Cổng NOT được xem là mạch cơ bản nhất của công nghệ MOS. Nếu ta thêm T3 mắc nối tiếp và giống với T2 thì sẽ được cổng NAND. Nếu ta mắcT3 song song và giống với T2 thì sẽ được cổng NOR. Cổng AND và cổng OR được tạo ra bằng cách thêm cổng NOT ở ngõ ra của cổng NAND và cổng NOR vừa được tạo ra.

Trang 24


2.1.3 Họ CMOS: (Complementary MOS)

Ở đây sử dụng các cặp MOSFET kênh n và kênh p ở chế độ tải tích cực do đó công suất tiêu thụ rất nhỏ, trung bình khoảng 10W/cổng. CMOS lại rất tin cậy vì ngưỡng đổi trạng thái logic bằng khoảng ½ điện áp nuôi. Tuy nhiên tần số làm việc và mức tích hợp có phần nào bị hạn chế so với NMOS. Các vi mạch CMOS thường được dùng trong các thiết bị điện tử y tế, quân sự, công nghiệp,…Mặc dù còn rất đắt nhưng chúng có khả năng thay thế họ NMOS trong tương lai.

Hình 2.2. Cấu tạo một cổng CMOS

Những loại SOSMOS (CMOS trên Saphỉre) và họ HCMOS gần đây đã đạt được tốc độ xấp xỉ TTL trong khi mật độ tích hợp rất cao (như PMOS). Nhược điểm của chúng là khi làm việc ở 5V thích hợp với TTL thì tốc độ bị giảm đi nhiều.

a. Phân loại:

Có nhiều loại IC logic CMOS với cách đóng vỏ (package) và chân ra giống như các IC loại TTL. Các IC có quy mô tích hợp nhỏ SSI vỏ DIP (dual inline package): với hai hàng chân thẳng hàng 14 hay 16 được dùng phổ biến.

CMOS cũ họ 4000, 4500:

Hãng RCA của Mỹ đã cho ra đời loại CMOS đầu tiên lấy tên CD4000A. Về sau RCA có cải tiến để cho ra loạt CD4000B có thêm tầng đệm ra, sau này hãng lại bổ sung thêm loạt CD4500, CD4700.

Hãng Motorola (Mỹ) sau đó cũng cho ra loạt CMOS MC14000, MC14000B, MC14500 tương thích với sản phẩm cũ của RCA.

Đặc điểm chung của loạt này là:

- Điện áp nguồn cung cấp từ 3V đến 18V mà thường nhất là từ 5 đến 15 V.

- Công suất tiêu hao nhỏ.

- Riêng loại 4000B do có thêm tầng đệm ra nên dòng ra lớn hơn, kháng nhiễu tốt hơn mà tốc độ cũng nhanh hơn loại 4000A trước đó.

- Tuy nhiên các loại trên về tốc độ thì tỏ ra khá chậm chạp và dòng cũng nhỏ hơn nhiều so với các loại TTL và CMOS khác. Chính vì vậy chúng không được sử dụng rộng rãi ở các thiết kế hiện đại.

Loại 74CXX:

Đây là loại CMOS được sản xuất ra để tương thích với các loại TTL về nhiều mặt như chức năng, chân ra nhưng khoản nguồn nuôi thì rộng hơn. Các đặc tính của loại này tốt hơn loại CMOS trước đó một chút tuy nhiên nó lại ít được sử dụng do đã có nhiều loại

Trang 25


CMOS sau đó thay thế loại CMOS tốc độ cao 74HCXX và 74HCTXX. Đây là 2 loại CMOS được phát triển từ 74CXX.

74HCXX có dòng ra lớn và tốc độ nhanh hơn hẳn 74CXX, tốc độ của nó tương đương với loại 74LSXX, nhưng công suất tiêu tán thì thấp hơn. Nguồn cho nó là từ 2V đến 6V.

Còn 74HCTXX chính là 74HCXX nhưng tương thích với TTL nhiều hơn như nguồn vào gần giống TTL: 4,5V đến 5,5V. Do đó 74HCTXX có thể thay thế trực tiếp cho 74LSXX và giao tiếp với các loại TTL rất bình thường.

Ngày nay 74HC và 74HCT trở thành loại CMOS hay dùng nhất mà lại có thể thay thế trực tiếp cho loại TTL thông dụng.

Loại CMOS tiên tiến 74AC, 74ACT:Loại này được chế tạo ra có nhiều cải tiến cũng giống như bên TTL, nó sẽ hơn hẳn

các loại trước đó nhưng việc sử dụng còn hạn chế cũng vẫn ở lí do giá thành còn cao.Chẳng hạn cấu trúc mạch và chân ra được sắp xếp hợp lí giúp giảm những ảnh hưởng

giữa các đường tín hiệu vào ra do đó chân ra của 2 loại này khác với chân ra của TTL.Kháng nhiễu, trì hoãn truyền, tốc độ đồng hồ tối đa đều hơn hẳn loại 74HC, 74HCT.

Kí hiệu của chúng hơi khác một chút như 74AC11004 là tương ứng với 74HC04. 74ACT11293 là tương ứng với 74HCT293.

Loại CMOS tốc độ cao FACT:Đây là sản phẩm của hãng Fairchild, loại này có tính năng trội hơn các sản phẩm

tương ứng đã có. Loại CMOS tốc độ cao tiên tiến 74AHC, 74AHCT:

Đây là sản phẩm mới đã có những cải tiến từ loại 74HC và 74HCT, chúng tận dụng được cả 2 ưu điểm lớn nhất của TTL là tốc độ cao và của CMOS là tiêu tán thấp do đó có thể thay thế trực tiếp cho 74HC và 74HCT.

Bảng sau cho phép so sánh công suất tiêu tán và trì hoãn truyền của các loại TTL và CMOS ở nguồn cấp điện 5V.

Loại PD(mW) TD(ns)

TTL

7474S

74LS74AS

74ALS74F

10202824

103

10243

CMOS

4000450074C

74HC74HCT74AC

74ACT

0000000

10010050101033

Ngoài các loại trên công nghệ CMOS cũng phát triển một số loại mới gồm:

BiCMOS:

Đây là sản phẩm kết hợp công nghệ lưỡng cực TTL với công nghệ CMOS nhờ đó tận dụng được cả 2 ưu điểm của 2 cộng nghệ là tốc độ nhanh và công suất tiêu tán thấp. Nó giảm được 75% công suất tiêu tán so với loại 74F trong lúc vẫn giữ được tốc độ và

Trang 26


đặc điểm điều khiển tương đương. Nó cũng có chân ra tương thích với TTL và hoạt động ở áp nguồn 5V. Tuy nhiên Bi CMOS thường chỉ được tích hợp ở quy mô vừa và lớn dùng nhiều trong giao diện vi xử lí và bộ nhớ, như mạch chốt, bộ đệm, bộ điều khiển hay bộ thu phát.

Loại CMOS điện thế thấp:

Đây là loại CMOS khá đặc biết có áp nguồn giảm xuống chỉ còn khoảng 3V. Khi áp giảm sẽ kéo theo giảm công suất tiêu tán bên trong mạch nhờ đó mật độ tích hợp của mạch tăng lên, rồi tốc độ chuyển mạch cũng tăng lên điều này rất cần thiết trong các bộ vi xử lí bộ nhớ ... với quy mô tích hợp VLSI. Cũng có khá nhiều loại CMOS áp thấp, và đây là xu hướng của mai sau, ở đây chỉ nói qua về một số loại của hãng Texas Instruments

- 74LV (low voltage): là loạt CMOS điện thế thấp tương ứng với các vi mạch số SSI và MSI của các công nghệ khác. Nó chỉ hoạt động được với các vi mạch 3,3V khác

- 74LVC (low voltage CMOS ): gồm rất nhiều mạch SSI và MSI như loạt 74. Nó có thể nhận mức 5V ở các ngõ vào nên có thể dùng để chuyển đổi các hệ thống dùng 5V sang dùng 3,3V khác. Nếu giữ dòng điện ở ngõ ra đủ thấp để điện thế ngõ ra nằm trong 1 giới hạn cho phép, nó cũng có thể giao tiếp với các ngõ vào TTL 5V. Tuy nhiên áp vào cao của các CMOS 5V như 74HC hay 74AHC khiến chúng không thể điều khiển từ các vi mạch LVC.

- 74ALVC (advanced low voltage CMOS ): là loạt CMOS điện thế thấp, chủ yếu để dùng cho các mạch giao diện bus hoạt động ở 3,3V.

- 74LVT (low voltage BiCMOS): giống như 74LVC có thể hoạt động ở logic 5V và có thể dùng như mạch số chuyển mức 5V sang 3V.

Bảng sau so sánh một số đặc tính của các loại CMOS áp thấp:

Thông số LV LVC ALVC LVT

VCC

VIH

VIL

IOH

IOL

Trì hoãn truyền

2,7 đến 3,6V 2 đến VCC+ 0,50,86618

2 đến 3,6V 2 đến 6,50,824246,5

2,3 đến 3,6V2 đến 4,60,832643

2,7 đến 3,6V2 đến 70,832643

b, Một số mạch logic dùng họ CMOS:

Trang 27


a,

A

G1 S1

S2 Z

D1

T1

T2

D2

G2

+VDD +VDD

G

TB D

b,

S

TB

Z

S

SG

TA D

TB

S

A

B

TA

D

+VDD

DA'

DA

DB

DB'+VDD

Hình 2.3. Cổng logic dùng công nghệ CMOS.

a, Cổng NOT; b, Cổng NOR.

Mạch hình 2.3.a, là dạng cổng NOT dùng công nghệ CMOS (ở đây có cặp MOSFET kênh cảm ứng T1 loại kênh N, T2 loại kênh p được chế tạo theo kểi sinh đôi) Nếu không sử dụng điện trở tải RD mắc ở cực máng của T1, RD có giá trị vài chục k và giá trị RD lớn đảm bảo đặc tính chuyển mạch lúc tĩnh tốt do công suất tieu thụ lúc T1 nối mạch nhỏ và mức điện thế thấp (Z = 0) ứng với VZ có giá trị nhỏ, việc chuyển trạng thái của T1 có độ dốc từ mức 1 về mức 0 lớn nên thời gian trễ nhỏ, chống nhiễu tốt. Tuy nhiên khi tải có tính điện dung (Ctải) (thường gặp trong thực tế đặc biệt với nhóm công nghệ MOS, khi ghép liên tiếp các cổng MOS lại), do quá trình nạp của C tải qua RD từ mức Z = 0 đến mức Z = 1 xảy ra chậm vì RD lớn gây ảnh hưởng nghiêm trọng tới việc chuyển từ mức thấp tới mức cao của VZ (chuyển giá trị của Z từ o lên 1). Vì các lý do đó người ta thay thế RD

bằng tải T2.

Mạch hình 2.3.a, T2 là loại MOS kênh P cảm ứng, các cực cữa G1, G2 nối chung và làm đầu vào, các cực D1 , D2 nối chung thành đầu ra, khi làm việc S2 nối cực dương nguồn +VDD còn S1 nối với 0V. Chọn VDD > VP1 + VP2 (VP1 và VP2 là các điện áp mở của T1 và T2 ). Khi A = 0 (VA ở mức thấp) T1 ngắt mạch do đó VGS2= - VDD>VP2 làm T2 nối mạch, điện thế đầu ra ở mức rất cao Z = 1. Còn khi A = 1 (V A ở mức cao hơn giá trị VP1) T1 nối mạch làm VGS2 = 0 và T2 ngắt mạch điện thế đầu ra ở mức thấp.

Như vậy với mọi giá trị A (bằng 0 hay bằng 1) trong cặt T1, T2 luôn có một phần tử ngắt mạch, dòng điện tĩnh đi qua chúng xấp xỉ bằng và công suất tiê hao ở chế độ tĩnh đạt nhỏ tới cỡ 10-6 đến 10-7W rất có ưu điểm trong chế tạo tích hợp chúng với mật độ lớn thành IC số, đây là công nghệ tiên tiến nhất của IC số.

Mạch hình 2.3.b, sử dụng 2 cặp FET TA, TA’ và TB, TB’ chế tạo theo công nghệ CMOS. Mạch làm việc như sau: khi có ít nhất một đầu vào ở mức cao (Ví dụ A = 1) TA nối

Trang 28


mạch và Z ở mức thấp (Z = 0). Khi A = B = 0 cả TA và TB ngắt mạch Z, chuyển lên mức điện thế cao (Z = 1). Cổng hoạt động tuân theo qui luật của bảng chân lý hàm NOR.

Đường nét đứt là các đầu vào A, B sử dụng các diode DA, DA’ và DB, DB’ có nhiệm vụ bảo vệ cữa vào chống bị đánh thủng lớp điện môi cách ly cực G và kênh hay đánh thủng tĩnh điện với lớp này.

b, Các IC CMOS:Có rất nhiều IC loại CMOS có mã số và chức năng logic tương tự như các IC TTL

chẳng hạn bên TTL IC 4 cổng nand 2 ngõ vào là 7400, 74LS00, 74AS00,... thì bên CMOS cũng tương tự có 74C00, 74HC/HCT00, 74AC11000,... Tuy nhiên không phải tất cả bên TTL có thì bên CMOS cũng có. CMOS cũng còn có những loại riêng, chẳng hạn với cổng nảy schmitt trigger ngoài 74HC/HCT14 gồm 6 cổng đảo, 74HC/HCT132 gồm 4 cổng nand 2 ngõ vào còn có 4014, 4534 cũng gồm 6 cổng đảo, 4093 cũng gồm 4 cổng nand 2 ngõ vào; hay 4066 là cổng truyền 2 chiều số tương tự vv...

Hình 2.4. Sơ đồ chân của một số IC CMOS.

2.2. Công nghệ lưỡng cực:

Trước khi đi vào cấu trúc của mạch TTL cơ bản, xét một số mạch điện cũng có khả năng thực hiện chức năng logic như các cổng logic trong vi mạch TTL:

2.2.1 Họ DR: (Diode resistor)

Trang 29


Mạch ở hình 2.5 hoạt động như một cổng AND. Thật vậy, chỉ khi cả hai đầu A và B đều nối với nguồn, tức là để mức cao, thì cả hai diode sẽ ngắt, do đó áp đầu ra Y sẽ phải ở mức cao. Ngược lại, khi có bất cứ một đầu vào nào ở thấp thì sẽ có diode dẫn, áp trên diode còn 0,6 hay 0,7V do đó ngõ ra Y sẽ ở mức thấp. Hình 2.5. Cổng AND

2.2.2 Họ RTL: (Resistor Transistor Logic):

Hình 2.6 là một mạch thực hiện chức năng của một cổng logic bằng cách sử dụng trạng thái ngắt dẫn của transistor.

Hai ngõ vào là A và B, ngõ ra là Y.

Phân cực từ hai đầu A, B để Q hoạt động ở trạng thái ngắt và dẫn bão hoà:

Cho A = 0, B = 0 Q ngắt, Y = 1

A = 0, B = 1 Q dẫn bão hoà, Y = 0

A = 1, B = 0 Q dẫn bão hoà, Y = 0

A = 1, B = 1 Q dẫn bão hoà, Y = 0Hình 2.6. Cổng RTL

Có thể tóm tắt lại hoạt động của mạch qua bảng dưới đây

A B C

0

0

1

1

0

1

0

1

1

0

0

0

Nghiệm lại thấy mạch thực hiện chức năng như một cổng logic NOR.

Vì có cấu tạo ở ngõ vào là điện trở, ngõ ra là transistor nên mạch NOR trên được xếp vào dạng mạch RTL.

Với hình trên, nếu mạch chỉ có một ngõ vào A thì khi này sẽ có cổng NOT, còn khi thêm một tầng transistor trước ngõ ra thì sẽ có cổng OR.

2.2.3 Họ DTL: (Diode Transistor Logic):

Để có cổng logic loại DTL, ta thay hai R bằng hai diode ở ngõ vào của mạch RTL (hình 2.7).

Trang 30


Khi A ở thấp, B ở thấp hay cả 2 ở thấp thì diode dẫn làm transistor ngắt do đó ngõ ra Y ở cao.

Khi A và B ở cao thì cả hai diode ngắt => Q dẫn => y ra ở thấp

Rõ ràng đây là 1 cổng NAND dạng DTL (diode ở đầu vào và transistor ở đầu ra).

Hình 2.7. Cổng DTL

2.2.4 Họ ECL (Mạch logic ghép cực phát – EMITTER COUPLER LOGIC)

Đặc điểm: Các transistor đều làm việc ở chế độ không bão hòa. Do vậy tốc độ chuyển biến nhanh (tc.mạch < 1ns), công suất tiêu thụ lớn (trung bình 25mW/cổng), khó đạt được mật độ tích hơp cao. Chế tạo phức tạp. Điện áp nguồn -5,2V, không tương hợp với các họ khác về mặt logic.

T2B

RB

B

Z = A + B

RA

A T1

A

a, A B R2

T1

D1

D2 Z2 = A + B

Z1 = A + B

R4 R6 R7 R8

R1 R3 R5

E

T2 T3

T4

T6

T5

b,

Hình 2.8. Cổng logic dùng công nghệ CMOS.

a, Cổng NOT; b, Cổng NOR.

Ở mạch 2.3.a, T1, T2 là hai transistor tại hai cổng ra của 2 vi mạch khi đấu hai đầu ra của chúng với nhau ta được Z = A + B. Khi sử dụng ECL chỉ có thể dùng 1 IC với 2 cổng vào A và B và 2 cổng ra trong đó có một cổng ra thực hiện hàm Z, (cổng ra còn lại thực hiện hàmZ ).

Ở mạch 2.3.b, là cổng OR – NOR có tốc độ làm việc nhanh nhất trong các loại cổng logic. T1, T2 là transistor đầu vào, T3 là transistor chuẩn kết hợp với T1 hoặc T2 tạo nên tính chất vi sai, T4 kết hợp bộ chia áp R5, R6 và hai diode để ổn định nhiệt. D1, D2 có nhiện vụ tạo ra một điện áp chuẩn có giá trị 1,175V tại cực E của T 4 UBB = -1,175V (đây là giá trị điện áp đã được chọn kỹ để thõa mãn các mức logic và chống tạp âm), T5, T6 là các transistor ở đầu ra Z2 và Z1 tương ứng.

Trang 31


Khi A và B ở điện thế rất thấp (< - 1,25V tương ứng A = B = 0) T 1 và T2 ngừng dẫn điện, T3 dẫn dòng (nhưng không bão hòa) có VC3 - 1V và VE3 1,9V (do UBB duy trì) đầu ra Z1 khi đó ở mức thấp: VC3 – VBE6 -1,65V đồng thời đầu ra ở mức điện thế cao (- 0,75V) vì VC1 = VC2 = 0V.

Khi có một đầu vào (ví dụ A) có điện thế bớt âm đi (A = 1) T 1 đẫn điện vì đủ điện thế VBE1 dòng IC1 IC3 dẫn tới VC1 VC3 tới lúc T3 ngừng dẫn (khi VA đạt cỡ - 1V) đầu ra Z1 nâng lên mức – 0,75V (Z = A + B = 1), còn đầu ra có điện thế giảm tới – 1,65V ứng với giá trị Z2 = 0. Hoàn toàn tương tụ với B = 1 hay A = B = 1, đó là bảng chân lý của cổng NOR (với Z2) và cổng OR (với Z1).

Nhờ cặp T5, T6 tổng đện trở ra của mạch (mắc CC) nhỏ cỡ 15 nhờ đó có tác động nhanh, có hai đầu ra liên hợp thuận tiện cho việc sử dụng, có tổng trở đầu vào lớn (cỡ 100K). Tuy nhiên cấu trúc 2.3b dùng nguồn âm mạch phức tạp và khó phối kết hợp với các cổng logic khác.

Các mạch RTL, DTL ở trên đều có khả năng thực hiện chức năng logic nhưng chỉ được sử dụng ở dạng đơn lẻ không được tích hợp thành IC chuyên dùng bởi vì ngoài chức năng logic cần phải đảm bảo người ta còn quan tâm tới các yếu tố khác như:

- Tốc độ chuyển mạch (mạch chuyển mạch nhanh và hoạt động được ở tần số cao không).

- Tổn hao năng lượng khi mạch hoạt động (mạch nóng, tiêu tán mất năng lượng dưới dạng nhiệt).

- Khả năng giao tiếp và thúc tải, thúc mạch khác.

Khả năng chống các loại nhiễu không mong muốn xâm nhập vào mạch, làm sai mức logic.

2.2.5 Họ TTL (TRANSISTOR - TRANSISTOR LOGIC)

Họ này được dùng rộng rãi trong mọi lĩnh vực và đã trở thành một tiêu chuẩn: gọi là sự tương hợp TTL để xét các họ khác về mức logic:

“0” : 0V ÷ 0.8V

“1” : 2.4V ÷ 5V

Đặc điểm: transistor làm việc trong chế độ bão hòa nê thời gian trễ lớn khoảng vài nanô giây, công suất tiêu thụ nhỏ hơn công suất tiêu thụ của mạch ECL vài lần; mật đọ tích hợp cao. TTL chỉ dùng một nguồn điện áp nuôi duy nhất là 5V.

Một số ký hiệu của họ TTL:

Theo nhiệt độ ta có các loại sau:

74 : 00C ÷ 700C

84 : -250C ÷ 850C

54 : -550C ÷ 1250C

Quá trình cải tiến TTL di theo 2 hướng chính:

Trang 32


Tăng tốc độ: Dùng diode Schottky (tạ bỡi ghép một chất bán dẫn và kim loại). Đặc điểm của diode Schottky là thời gian trễ rất nhỏ. Nhờ diode, transistor không làm việc ở cế độ bão hòa do vậy tăng tốc độ lên (3ns) nhưng lại tiêu tốn điện năng gấp đôi (20mW/cổng). Mới nhất là TTL – AS(Avanced Schottky) nhanh gần bằng ECL (1,2ns).

Giảm công suất tiêu thụ ít hơn 10 lần (1mW/cổng) song lại chậm hơn 3 lần (30ns).

Kết hợp cả hai hướng cải tiến này đã có:

TTL – LS (10ns, 2mW/cổng)

TTL – ALS (3ns, 1.25mW/cổng)

Ngoài ra người ta cũng chế tạo các TTL công suất cao dùng cho các mạch đòi hỏi công suất lớn. Ví dụ: 74H00.

TTL là loại vi mạch đang được sử dụng rộng rãi các mạch ra của họ TTL có nhiều loại khác nhau.

T4

Z = A.B

T5

T3

T2

VCC

R5R2

R4R3

DB

DA

A

B

R1

Hình 2.9. Cổng NAND dùng công nghệ TTL.

Mạch điện hình 2.4 là cấu trúc cổng NAND loại TTL gồm 3 phần chính: T 1 (loại transistor nhiều cực E) kết hợp R1 có chức năng 1 cổng AND có hai cữa vào A và B, T2

kết hợp với R2 và R3 tạo ra một tầng khuếch đại đệm đảo pha phân tải chế độ đóng ngắt để làm nguồn tín hiệu điều khiển mạch điện tầng ra T4 và T5 làm việc ở chế độ đóng ngắt kiểu đẩy kéo (luân phiên nhau) nhờ hai tín hiệu ngược pha nhau xuất hiện trên cực C và E của T2. Khi có ít nhất một đầu vào ở mức thấp, T1 sẽ dẫn điện bão hòa theo đầu vào này kéo theo T2 và T5 ngắn mạch, T3 và T4 nối mạch đầu ra ở mức cao (Z = 1).

Khi tất cả đầu vào ở mức cao (A = B = 1) T1 ngắt mạch đẩy T2 và T5 nối mạch, T3

và T4 ngắn mạch, đầu ra ở mức thấp (Z = 0) chính là chức năng của cổng NAND. Việc tính toán chi tiết với giả thiết khi A ở mức thấp VA = 0,3V thì VB1 = 1V và IB1 = 1,33mA, T1 bão hòa sâu với VCE1 0,1V và VB2 = VA + VCE1 = 0,4V làm T2 và T5 ngắt, T3 và T4

Trang 33


nối mạch IB3 rất nhỏ nên VB3 5V, do đó VZ = VB3 – VB4 = 5V – 1,4V = 3,6V tức là Z ở mức cao (Z = 1).

Để nâng cao chất lượng cổng NAND (với vai trò là cổng phổ biến nhất trong các cổng cơ bản đã nêu) về các mặt: tốc độ chuyển trạng thái nhanh, tiêu hao năng lượng ít, năng lực chống nhiễu tốt và tăng mật độ thích hợp phối ghép trong IC số, người ta tìm cách cải tiến mạch hình 2.4 theo hướng chống bão hòa cho T1 T2 T3 và T5 nhờ diode Schottky phân dòng IB transistor, bổ sung một transistor T5 làm nguồn phóng điện cho base của T5 nhờ đó tăng độ dốc của đặc tính tryền đạt điện áp.

Quy mô tích hợp các IC TTL:

Các mạch cổng logic như trên được tích hợp lại thành một mạch tổ hợp bán dẫn rất rất nhỏ và được đặt vào giữa một vỏ bọc, có dây kim loại nối ra ngoài các chân. Thường thì với mạch cổng nand như ở trên sẽ có bốn mạch như thế được tích hợp trong một vỏ bọc, chúng thuộc loại tích hợp cỡ nhỏ: small scale integration (SSI), một số IC đặc biệt có số cổng lớn hơn một chút hay quy mô phức tạp hơn nên thuộc loại tích hợp cỡ vừa: medium scale integration (MSI). Khi nằm trong IC tích hợp, sự sắp xếp mạch và các chân ra vào cho loại cổng chuẩn này (ví dụ với loại cổng nand) sẽ là:

Hình 2.10: Minh họa một cổng NAND.

Có nhiều mạch khác sẽ tích hợp nhiều cổng hơn và tất nhiên thành phần chính của những mạch này sẽ là các transistor và quy mô tích hợp có thể từ hàng trăm đến hàng trăm triệu transistor trên một phiến bán dẫn, chỉ được đặt trong một vỏ bọc không lớn quá vài xen ti mét vuông. Chẳng hạn

Trang 34


Các mạch chuyển đổi mã, dồn tách kênh, mạch logic và số học mà chúng ta sẽ tìm hiểu ở phần sau thuộc loại tích hợp cỡ vừa, một số là loại tích hợp cỡ lớn : large scale integration (LSI) vì cấu trúc mạch gồm khoảng từ 12 đến 100 cổng cơ bản (MSI) hay 100 đến 1000 cổng cơ bản (LSI)

Các mạch nhớ, vi điều khiển, vi xử lí, lập trình có thể tích hợp từ hàng ngàn đến hàng triệu cổng logic trong nó và được xếp vào loại tích hợp cỡ rất lớn (VLSI) siêu lớn (ULSI).

Trang 35


CHƯƠNG 3: MẠCH TỔ HỢP

Trong phần này chúng ta sẽ xét tới các cổng logic tổ hợp được tích hợp trong một chip (IC) cỡ vừa (MSI) có chứa khoảng vài chục đến vài trăm cổng logic cơ bản đã xét ở chương 2. Nhóm linh kiện này được chế tạo nhằm thực hiện một số các hoạt động truyền tải biến đổi các dữ liệu thông tin nhị phân, xử lý chúng theo một cách thức nào đó, bao gồm các nhiệm vụ chủ yếu sau:

Mã hóa và giải mã các luồng ký tự nhị phân (gọi chung là các quá trình biến đổi mã) mà phần lý luận đã đề ra trong chương 1.

Dồn kênh và phân kênh để chọn hoặc chia tách các luồng số nhị phân theo những yêu cầu nhất định để định tuyến cho chúng trong việc truyền dẫ thông tin.

Các phép so sánh số để đánh giá định tính và định lượng trọng số của số nhị phân.

Truyền dữ liệu thông qua kênh thông tin chung.

Logic tổi hợp có thể lập trình được PLA.

Quan sát và phân tích để xử lý lỗi trong các mạch số …

Bài 1: KHÁI NIỆM CHUNG

1.1. Phân loại: căn cứ vào các đặc điểm và chức năng logic, các mạch số được chia thành 2 loại chính: mạch tổ hợp và mạch tuần tự.

Khi trị số ổn định của tín hiệu đầu ra một mạch logic ở một thời điểm bất kỳ chỉ phụ thuộc vào tổ hợp các giá trị của tín hiệu số đầu vào ở thời điểm đó ta gọi đó là mạch tổ hợp. Các trạng thái của mạch điện ở trước thời điểm xét (trước khi có tác động ở đầu vào) không ảnh hưởng gì đến trạng thái đầu ra. Đặc điểm quan trọng là mạch tổ hợp được cấu tạo từ các cổng logic cơ bản đã xét.

1.2. Nhiệm vụ: hai nhiệm vụ chính của mạch tổ hợp cần quan tâm là:

1. Phân tích các chức năng logic của một mạch đang xét đã có sẵn gồm các bước chính sau:

Từ yêu cầu thực tế ta lập bảng trạng thái mô tả hoạt động của mạch, viết biểu thức hàm tuần tự từ đầu vào đến đầu ra.

Dùng các phương pháp tối thiểu để tối thiểu hóa hàm đại số logic.

Thiết kế mạch logic tổ hợp.

2. Thiết kế mạch logic tổ hợp: Xuất phát từ bài toán nhiệm vụ logic muốn đạt được, từng bước tìm ra mạch điện tử số thực hiện.

Quá trình thiết kế mạch gồm 4 bước chính sau:

Phân tích các yêu cầu (vấn đề logic thực) xác định các biến số đầu vào biểu diễn đối tượng trạng thái (nguyên nhân, kích thích), xác định hàm số ở đầu ra (kết quả cần có, tải). Xác định mối quan hệ hàm - biến là loại quan hệ logic gì

Trang 36


Liệt kê bảng chân lý giữa các trạng thái đối tượng (biến) và qua quan hệ logic xác định trạng thái hàm kết quả, thay giá trị 0,1 cho trạng thái hàm và biến (điều này cho người thiết kế qui định).

Tiến hành tối thiểu hóa hàm ra đã có.

Vẽ sơ đồ logic từ các cổng cơ bản.

Ví dụ: Cần thiết kế một mạch điện có yêu cầu như sau: gồm 2 công tắc nối tiếp A và B, một công tắc C đấu song song với A và B tới 1 thắp sáng đèn Z. Hình 3.1.

A B Z

C

Hçnh 3.1

Ta liệt kê bảng chức năng (bảng 3.1a), sau đó gán cho các trạng thái của A, B, C trị 0 khi ngắt, trị 1 khi nối ta được bảng chân lý (bảng 3.1b). Từ bảng 3.1b ta có hàm:

Z = AB C + A B C + AB C + A BC + A B C.

Bảng 3.1a Bảng 3.1b

Biến logic Hàm logic

A B C Z

0 0 0 0

0 0 1 1

0 1 0 0

0 1 1 1

1 0 0 0

1 0 1 1

1 1 0 1

1 1 1 1

Biểu diễn hàm Z theo bảng Karnaung và hàm Z sau khi tối thiểu như sau: Z = A.B + Z

Trang 37

Biến logic Hàm logic

Công tắc A

Công tắc B

Công tắc C Bóng đèn Z

Ngắt Ngắt Ngắt Tắt

Ngắt Ngắt Nối Sáng

Ngắt Nối Ngắt Tắt

Ngắt Nối Nối Sáng

Nối Ngắt Ngắt Tắt

Nối Ngắt Nối Sáng

Nối Nối Ngắt Sáng

Nối Nối Nối Sáng


ABC0 0 011 1 1 11

110100 100

ZCBA

Ví dụ 2: Ta hãy xét bài toán khi chỉ có công tắc A nối tiếp với công tắc B điều khiển đèn Z.

Sau khi liệt kê các trạng thái và lập bảng chân lý , ta có:

Trường hợp 1, ta có bảng 3.2b khi:

Trạng thái tắt và ngắt biểu diễn giá trị 0.

Trạng thái nối và sáng biểu diễn giá trị 1.

Bảng 3.2. Bảng chân lý hàm ra Z.

a,b, c, d,

Trường hợp 2, ta có bảng 3.2c khi:

Giá trị 0 biểu thị nối và sáng.

Giá trị 1 biểu thị ngắt và tắt.

Trường hợp 3, ta có bảng 3.2d khi:

Giá trị 0 biểu thị ngắt và sáng.

Giá trị 1 biểu thị nối và tắt.

Trường hợp 4, ta có bảng 3.2e khi:

Giá trị 0 biểu thị nối và tắt.

Giá trị 1 biểu thị ngắt và sáng.

Kết quả là quan hệ hàm Z có thể là Z1 hoặc Z2 hoặc Z3 hoặc Z4 tùy thuộc bài toán ta đã gán cho các trạng thái nối, ngắt, sáng, tắt các giá trị 0 và 1 quy ước khác nhau. Thường phải xuất phát từ trạng thái tích cực (cần quan tâm) của Z là cao hay thấp để quy định cho hợp mục đích.

Trang 38

Công tắc A

Công tắc B

Bóng Z

Ngắt Ngắt Tắt

Ngắt Nối Tắt

Nối Ngắt Tắt

Nối Nối Sáng

A B Z1

0 0 0

0 1 0

1 0 0

1 1 1

A B Z2

1 1 1

1 0 1

0 1 1

0 0 0

A B Z3

0 0 1

0 1 1

1 0 1

1 1 0

A B Z4

1 1 0

1 0 0

0 1 0

0 0 1


Bài 2: CÁC MẠCH TỔ HỢP THÔNG DỤNG

2.1. Mạch cộng nhị phân:

Mạch cộng số học là mạch điện tử cơ bản để từ đó có thể thực hiện các phép toán số học khác trong số nhị phân. Đây là cơ sở để xây dựng đơn vị luận lý và số học (ALU) trong P (micro Processor) hoặc CPU (Centre Processing Unit) trong các thiết bị số.

2.1.1. Mạch bán tổng: (HA: Half Adder)

Mạch bán tổng thực hiện cộng hai số nhị phân tự nhiên 1 bit có bảng chân lý và mạch thực hiện cho trên hình 3.2 gồm 2 đầu vào số liệu là a, b , hai đầu ra là s (tổng) và c là số nhớ.

Dựa vào bảng trạng thái của mạch ta có phương trình logic:

S = a.b + a .b = a.b + b.b + a .b + a.a.

= b (a + b) + a (a + b) = (a +b)(a + b)

S = ab (a + b) = a b

C = a.b

HAb c

sa

Hình 3.2:

Mạch cộng 1 bit.

2

31

s

c

12

3

a

b

Hình 3.3:

Sơ đồ mạch cộng bán phần.

Bảng trạng thái

2.1.2. Mạch cộng đầy đủ: (FA: Full Adder)

Sơ đồ khối và bảng trạng thái của mạch:

Trong đó:

Cn+1: số nhớ của lần cộng trước đó.

Cn : số nhớ của lần cộng hiện tại.

Sn : Tổng hiện tại.

Từ bảng trạng thái mô tả hoạt động của mạch ta viết được phương trình logic:

Trang 39

an bn cn-1 sn cn

0 0 0 0 00 1 0 1 01 0 0 1 01 1 0 0 10 0 1 1 00 1 1 0 11 0 1 0 11 1 1 1 1

a b s c0 0 0 00 1 1 01 0 1 01 1 0 1


Sn = f(an, bn , cn-1)

Cn = f(an, bn , cn)

Lập bảng Karnaugh và tối thiểu hóa, ta có:

anbnCn-1

00

0 11

111

110100 100

Sn

0 1

Cn

01000 01 11

1 11

100

00

Cn-1anbn

Sử dụng HA để thực hiện FA:

Hình 3.4. Mạch cộng toàn phần từ bộ bán tổng.

Một số IC làm phép cộng toàn phần: 7480 (1bit), 7482 (2bit), 7483/LS83/283 (4bit):

Ví dụ: xét qua IC 74LS83:

Hình 3.5: Kí hiệu khối và chân ra 74LS83

Trong đó 2 số 4 bit vào là A4A3A2A1 và B4B3B2B1

Số nhớ ban đầu là C0

Vậy tổng ra sẽ là C4S4S3S2S1, với C4 là số nhớ của phép cộng

Trang 40


Ta cũng có thể nối chồng IC cộng lại với nhau để cho số bit gấp đôi. Khi đó bit MSB (C4) của tầng đầu được nối tới ngõ vào nhớ ban đầu (C0) của tầng sau.

Hình 3.6. Mạch logic của 74LS83.

Bảng sự thật của mạch cộng 4 bit 74LS83

Cộng nối tiếp:

Ngoài cách cộng song song như đã thấy ở trên, còn một dạng mạch cộng số nhiều bit nữa gọi là mạch cộng nối tiếp.

Hình 3.7 Mạch cộng 4 bit nối tiếp.

Khi này 2 bit LSB của các số được cộng trước, bit LSB của tầng được đưa ra 1 ghi dịch còn số nhớ sẽ quay trở về cộng chung với 2 bit kế tiếp bit LSB và cứ vậy cho đến 2

Trang 41


bit cuối cùng được cộng. Mạch ghi dịch ngõ ra dịch chuyển sang phải qua mỗi lần cộng sẽ cho ra kết quả cộng số nhớ cuối cùng trở thành bit MSB của tổng ra. Rõ ràng mạch thực hiện phép tính chậm hơn so với cộng song song, nó cũng cần 1 xung nhịp để giữ cho các mạch làm việc động bộ.

2.2. Mạch dồn kênh (MUX):

Làm sao để 8 người ở 1 đầu nói và nghe được 8 người ở đầu bên kia cùng một lúc?. Ta không thể dùng 8 đường dây để kết nối cho 8 đường tín hiệu được vì tốn kém, bị nhiễu giữa các đường dây hay suy giảm tín hiệu trên đường dây đặc biệt khi khoảng cách truyền xa lên hay có nhiều hơn số đường cần truyền (16, 32, 100,…). Có 1 cách là ghép các đường tín hiệu lại với nhau để giảm bớt số đường truyền và rõ ràng bên nhận được cũng phải tách đường nhận được trở lại 8 đường tín hiệu ban đầu nhưng để không lẫn lộn giữa các đường tín hiệu ghép lại thì cần phải đặt cho mỗi đường một mã riêng.

Mạch điện tử thực hiện chức năng ghép nhiều đường lại với nhau được gọi là mạch dồn kênh còn mạch điện tử sẽ tách đường nhận được ra nhiều đường tín hiệu ban đầu được gọi là mạch tách kênh. Mạch dồn kênh và tách kênh ngày nay được sử dụng rất rộng rãi trong nhiều lĩnh vực hiện đại liên quan trực tiếp tới điện tử như ghép tách kênh điện thoại, kênh truyền hình, truyền dữ liệu nối tiếp, mạng truyền internet,…

Với tần số hoạt động được của các IC mạch số hàng Mhz trở lên nên cho phép ghép truyền được rất nhiều đường tín hiệu và dữ liệu đi coi như là đồng thời. Phần này ta sẽ tìm hiểu về các mạch dồn kênh, tách kênh dùng IC số và những ứng dụng liên quan.

Vậy mạch dồn kênh là gì?

Mạch dồn kênh hay còn gọi là mạch ghép kênh, đa hợp (Multiplexer-MUX) là 1 dạng mạch tổ hợp cho phép chọn 1 trong nhiều đường ngõ vào song song (các kênh vào) để đưa tới 1 ngõ ra (gọi là kênh truyền nối tiếp). Việc chọn đường nào trong các đường ngõ vào do các ngõ chọn quyết định.

Ta thấy MUX hoạt động như 1 công tắc nhiều vị trí được điều khiển bởi mã số. Mã số này là dạng số nhị phân, tuỳ tổ hợp số nhị phân này mà ở bất kì thời điểm nào chỉ có 1 ngõ vào được chọn và cho phép đưa tới ngõ ra.

Các mạch dồn kênh thường gặp là 2 sang 1, 4 sang 1, 8 sang 1, …Nói chung là từ 2n sang 1. Mục dưới sẽ nói đến mạch dồn kênh 4 sang 1Xét mạch chọn kênh đơn giản có 4 ngõ vào và 1 ngõ ra như hình vẽ bên:

a, Mạch dồn kênh 4 sang 1:

Trang 42


Hình 3.8. Mạch dồn kênh 4 sang 1 và bảng hoạt động.

Mạch trên có 2 ngõ điều khiển chọn là S0 và S1 nên chúng tạo ra 4 trạng thái logic. Mỗi một trạng thái tại một thời điểm sẽ cho phép 1 ngõ vào I nào đó qua để truyền tới ngõ ra Y. Như vậy tổng quát nếu có 2n ngõ vào song song thì phải cần n ngõ điều khiển chọn.

Cũng nói thêm rằng, ngoài những ngõ như ở trên, mạch thường còn có thêm ngõ G: được gọi là ngõ vào cho phép (enable) hay xung đánh dấu (strobe). Mạch tổ hợp có thể có 1 hay nhiều ngõ vào cho phép và nó có thể tác động mức cao hay mức thấp. Như mạch dồn kênh ở trên, nếu có thêm 1 ngõ cho phép G tác động ở mức thấp, tức là chỉ khi G = 0 thì hoạt động dồn kênh mới diễn ra còn khi G = 1 thì bất chấp các ngõ vào song song và các ngõ chọn, ngõ ra vẫn giữ cố định mức thấp (có thể mức cao tuỳ dạng mạch)

Như vậy khi G = 0

S1S0 = 00, dữ liệu ở I0 sẽ đưa ra ở Y




Do đó biểu thức logic của mạch khi có thêm ngõ G là

Y =G.S1S0I0 + G.S1SI1 + G.S1S0I2 + G.S1S0I3

Ta có thể kiểm chứng lại biểu thức trên bằng cách : từ bảng trạng thái ở trên, viết biểu thức logic rồi rút gọn (có thể dùng phương pháp rút gọn dùng bìa Karnaugh.

Và sau đó bạn có thể xây dựng mạch dồn kênh trên bằng các cổng logic. Cấu tạo logíc của mạch như sau: (lưu ý là trên hình không xét đến chân cho phép G).

Nhận thấy rằng tổ hợp 4 cổng NOT để đưa 2 đường điều khiển chọn S0, S1 vào các cồng AND chính là 1 mạch mã hoá 2 sang 4, các ngõ ra mạch mã hoá như là xung mở cổng AND cho 1 trong các đường I ra ngoài. Vậy mạch trên cũng có thể vẽ lại như sau:

Hình 3.8 Cấu trúc mạch dồn kênh Hình 3.9 Dồn kênh 4 sang 1

Trang 43


4 sang 1 từ bộ giải mã 2 sang 4

b, Một số IC dồn kênh hay dùng:

Hình 310. Kí hiệu khối của một số IC dồn kênh hay dùng.

←74LS151 có 8 ngõ vào dữ liệu, 1 ngõ vào cho phép G tác động ở mức thấp, 3 ngõ vào chọn C B A, ngõ ra Y còn có ngõ đảo của nó : Y. Khi G ở mức thấp nó cho phép hoạt động ghép kênh mã chọn CBA sẽ quyết định 1 trong 8 đường dữ liệu được đưa ra ngõ Y. Ngược lại khi G ở mức cao, mạch không được phép nên Y = 0 bất chấp các ngõ chọn và ngõ vào dữ liệu.

Hình 3.11. Kí hiệu khối và chân ra của 74LS153

←74LS153 gồm 2 bộ ghép kênh 4:1 có 2 ngõ vào chọn chung BA mỗi bộ có ngõ cho phép riêng, ngõ vào và ngõ ra riêng. Tương tự chỉ khi G ở mức 0 ngõ Y mới giống 1 trong các ngõ vào tuỳ mã chọn.

←74LS157 gồm 4 bộ ghép kênh 2:1 có chung ngõ vào cho phép G tác động ở mức thấp, chung ngõ chọn A. Ngõ vào dữ liệu 1I0, 1I1 có ngõ ra tương ứng là 1Y, ngõ vào dữ liệu 2I0, 2I1 có ngõ ra tương ứng là 2Y, … Khi G ở thấp và A ở thấp sẽ cho dữ liệu vào ở

ngõ nI0 ra ở nY (n = 1,2,3,4) còn khi A ở cao sẽ cho dữ liệu vào ở nI1 ra ở nY. Khi G = 1 thì Y = 0.

Bảng sự thật của 74LS53

Trang 44


Hình 3.12 Cấu tạo bên trong của 74LS153

c, Ứng dụng:

Mở rộng kênh ghép:

Các mạch ghép kênh ít ngõ vào có thể được kết hợp với nhau để tạo mạch ghép kênh nhiều ngõ vào. Ví dụ để tạo mạch ghép kênh 16:1 ta có thể dùng IC 74LS150 hoặc các IC tương tự, nhưng có 1 cách khác là ghép 2 IC 74LS151.

Sơ đồ ghép như sau:

Trang 45


Hình 3.12. Hai cách mở rộng kênh ghép 16 sang 1 từ IC74LS151

(74LS151 là IC dồn kênh 8 sang 1)

Chuyển đổi song song sang nối tiếp:

Các dữ liệu nhị phân nhiều bit, chẳng hạn mã ASCII, word,... thường được xử lí song song, tứ là tất cả chúng được làm 1 lúc. Trong máy tính, dữ liệu được di chuyển từ nơi này đến nơi khác cùng 1 lúc trên các đường dẫn điện song song gọi là các bus. Khi dữ liệu được truyền đi qua khoảng cách dài chẳng hạn hàng chục mét thì cách truyền song song không còn thích hợp vì tốn nhiều đường dây, rồi nhiễu, .... Lúc này mạch dồn kênh có thể dùng như mạch chuyển đổi song song sang nối tiếp tương tự như mạch ghi dịch mà ta đã xét ở phần trước.

Cách nối:

Hình 3.13 Chuyển đổi dữ liệu truyền từ song song sang nối tiếp.

Mạch ở hình trên cho phép truyền dữ liệu 16 bit trên đường truyền nối tiếp thông qua IC dồn kênh 74LS150. Tất nhiên cần 1 mạch đếm để tạo mã số nhị phân 4 bit cho 4

Trang 46


ngõ chọn của mạch dồn kênh (chẳng hạn 74LS93). Mạch đếm hoạt động khiến mã chọn thay đổi từ 0000 rồi 0001, rồi đến 1111 và lại vòng trở lại 0000 đếm lên tiếp khiến dữ liệu vào song song được chuyển đổi liên tiếp sang nối tiếp. Cũng cần phải có một mạch dao động để tạo xung kích cho mạch đếm, nếu tần số dao động tạo xung kích cho mạch đếm rất lớn thì dữ liệu được luân chuyển nhanh, và với tốc độ lớn như vậy với cảm nhận của con người thì dữ liệu dường như được truyền đồng thời. Nguyên lí này được áp dụng cho ghép kênh điện thoại và nhiều ứng dụng khác.

Dùng dồn kênh để thiết kế tổ hợp:

Các mạch dồn kênh với hoạt động logic như đã xét ở trước ngoài cách dùng để ghép nhiều đường ngõ vào còn có thể dùng để thiết kế mạch tổ hợp đôi khi rất dễ dàng vì:

- Không cần phải đơn giản biểu thức nhiều.

- Thường dùng ít IC.

- Dễ thiết kế.

Bài toán thiết kế mạch tổ hợp như bảng dưới đây cho thấy rõ hơn điều này.

Ví dụ: Thiết kế mạch tổ hợp thoả bảng sự thật sau:

Từ bảng sự thật ta có biểu thức logic là:

Y=ABC+ABC+ABC+ABC

Đây là biễu thức thuộc dạng tổng của các tích. Như cách thiết kế ở trước ta sẽ sử dụng các cổng logic gồm 3 cổng NOT, 4 cổng NAND, 1 cổng OR, còn nếu chuyển sang dùng toàn cổng NAND không thì phải cần tới 3 cổng NAND 2 ngõ vào, 4 cổng NAND 3 ngõ vào và 1 cổng NAND 4 ngõ vào chưa kể là phải đơn giản biểu thức nếu có thể trước khi thực hiện.

Bây giờ ta sẽ sử dụng IC dồn kênh 8 sang 1. 3 ngõ vào A, B, C sẽ được nối tới 3 ngõ chọn của IC, căn cứ vào thứ tự tổ hợp trong bảng nếu Y là 0 thì sẽ phải nối ngõ vào ghép kênh tương ứng xuống mass, còn nếu Y là 1 thì nối ngõ vào ghép kênh tương ứng lên nguồn (có thể qua R giá trị 1K). Hình 3.14 sẽ minh hoạ cho cách nối trên và nếu bạn kiểm tra lại sẽ thấy mạch hoàn toàn thoả điều kiện đề ra của bài toán.

Hình 3.14. Thiết kế tổ hợp dùng mạch dồn kênh.

Trang 47


2.3. Mạch phân kênh (DEMUX): (Phân kênh: demulliplexer – DEMUX)

Bộ DEMUX hoạt động ngược lại với MUX tại mỗi thời điểm chỉ tiếp nhận một đầu vào dữ liệu và theo tín hiệu chọn địa chỉ sẽ phân phối dữ liệu này tới một trong nhiều đầu ra của nó. Như vậy mô hình hoạt động của DEMUX giống như như một chuyển mạch hình 3.9 có nhiều tiếp điểm, tín hiệu tại cổng vào dữ liệu chỉ được phép phân phối (truyền) tới 1 trong số N đầu vào do mã địa chỉ đưa tới đầu vào chọn lựa quyết định đầu ra nào được chọn. Với N đầu ra ta sẽ cần n bit để tạo mã địa chỉ cho đầu ra với 2 n ≥ N trong các bộ phận phân phối dữ liệu số.

Xét mạch phân đường đơn giản có 1 ngõ vào và 4 ngõ ra ký hiệu như sau:

Hình 3.15 Mạch phân đường đơn giản từ 1 4

Trong đó:

x là kênh dữ liệu vào.

y1, y2, y3, y4 : là các ngõ ra dữ liệu.

c1, c2 : là các ngõ vào điều khiển.

Tùy thộc vào tổ hợp tín hiệu điều khiển tác dụng vào mà lần lượt tín hiệu từ ngõ vào x sẽ chuyển đén ngõ ra y1, y2, y3, y4 một cách tương ứng.

Lúc đó bản trạng thái mô tả hoạt động của mạch:

c1 c2 y1 y2 y3 y4

0 0 x 0 0 00 1 0 x 0 01 0 0 0 x 01 1 0 0 0 x

Phương trình logic các ngõ ra:

y1 = c1. c2 .x

y2 = c1. c2.x

y3 = c1c2.x

y4 = c1.c2.x

2.3.1. Sơ đồ mạch:

Trang 48


3

4

x2

c1 c2

1 y1

y2

y3

y4

Hình 3.16. Sơ đồ thực hiện mạch phân đường.

2.3.2. Nguyên lý hoạt động:

Khi c1 = c2 = 0 c1 =c2 = 1 cổng AND 1 có hai ngõ vào điều khiển ở mức logic 1, cũng tương ứng cới 1 ngõ vào điều khiển ở mức logic 1 nên cổng AND 1 mở đưa dữ liệu từ ngõ vào x đến ngõ ra y1. Đồng thời lúc đó các cổng AND 2, 3, 4 có ít nhất một ngõ vào điều khiển ở mức logic 0 nên không cho dữ liệu từ đầu vào x đến các ngõ ra.

Khi c1 = 0; c2 = 1 c1 = 1, c2 = 0 cổng AND 2 có hai ngõ vào điều khiển ở mức logic 1, cũng tương ứng cới 1 ngõ vào điều khiển ở mức logic 1 nên cổng AND 2 mở đưa dữ liệu từ ngõ vào x đến ngõ ra y2

Khi c1 = 1; c2 = 0 c1 = 1,c2 = 1 cổng AND 3 có hai ngõ vào điều khiển ở mức logic 1, cũng tương ứng cới 1 ngõ vào điều khiển ở mức logic 1 nên cổng AND 3 mở đưa dữ liệu từ ngõ vào x đến ngõ ra y3.

Khi c1 = 1; c2 = 1 c1 = c2 = 1 cổng AND 4 có hai ngõ vào điều khiển ở mức logic 4 1, cũng tương ứng cới 1 ngõ vào điều khiển ở mức logic 1 nên cổng AND 4 mở đưa dữ liệu từ ngõ vào x đến ngõ ra y4.

Nếu x = 1 và hoán đổi ngõ vào điều khiển thành ngõ vào dữ liệu thì mạch phân đường chuyên thành mạch giải mã nhị phân. Vì vậy nhà sản xuất đã chế tạo IC đảm bảo cả hai chức năng: giải mã và giải đa hợp (Decode/Demultilex). Ví dụ các IC 74138, 74139, 74154: giải mã và phân đường tùy thuộc vào cách nối chân.

Trong trường hợp tổng quát, mạch phân đường có một ngõ vào và 2n ngõ ra: để tách N = 2n nguồn dữ liệu khác nhau cần có n ngõ vào điều khiển, lúc đó số tổ hợp ngõ vào điều khiển bằng số ngõ ra.

Tuy nhiên trong thực tế, ta còn gặp mạch phân đường có số lượng ngõ vào điều khiển bằng số ngõ ra (hình 3.17). Lúc đó chỉ xét đến mức tích cực ở ngõ vào điều khiển, người ta chọn một trong hai mức logic 0 hoặc 1 làm mức tích cực. Giải sử chọn mức

Trang 49


logic 1 làm mức tích cực: nếu một ngõ vào trong số 4 ngõ vào điều khiển tồn tại mức logic 1 (mức tích cực), thì ngõ ra dữ liệu tương ứng có cùng chỉ số với ngõ vào điều khiển sẽ được nối với ngõ vào dữ liệu chung x.

Ví dụ:C1 = 1 x = y1 C2 = 1 x = y2 C3 = 1 x = y3

C4 = 1 x = y4

Hình 3.17

Lúc đó bảng trạng thái hoạt động của mạch:

c1 c2 c3 c4 y1 y2 y3 y4

1 0 0 0 X 0 0 0

0 1 0 0 0 X 0 0

0 0 1 0 0 0 X 0

0 0 0 1 0 0 0 X

3

4

x2

c1 c2

1 y1

y2

y3

y4

c4c3

Hình 3.18: Sơ đồ mạch phân đường và số ngõ vào điều khiển bằng số ngõ ra

Phương trình logic các ngõ ra:

y1 = c1.x y2 = c2.x

y3 = c3.x y4 = c4.x

Giải thích hoạt động của mạch:

Khi c1 = 1, c2 = c3 = c4 = 0 chỉ có cổng AND 1 thông cho dữ liệu từ x nối đến đầu ra y1.



Trang 50



Vì mạch chọn kênh được thực hiện ở đầu phát và mạch phân đường được thực hiện ở đầu thu nên để đảm bảo dữ liệu được chuyển đúng kênh thì mạch chọn kênh và mạch phân đường phải đồng bộ với nhau.

2.3.Mạch chuyển mã BCD 7 thanh:

Màn hình LED được sử dụng một cách phổ biến nhất để hiển thị sáng các ký tự số thập phân từ 0 đến 9. Cấu tạo màn hình gồm 7 thanh LED độc lập nhau được bố trí như trên hình 3.13. với 2 loại điển hình: loại anot chung (khi tất cả 7 anot của các điôt LED nối chung với nhau) và loại Katot chung (khi tất cả 7 katot của chúng nối chung với nhau). Các ký tự của các đoạn LED được ký hiệu lần lượt là a, b, c, d, e, f và g.

LED 7 đoạn loại Anot chung:

a, LED 7 đoạn loại Anot chung. b, LED 7 đoạn loại Katot chung.

Hình 3.13: Hai loại LED 7 đoạn.

Bộ giải mã BCD thành 7 đoạn LED có 4 đầu vào tín hiệu ABCD dạng mã BCD8421, 7 đầu ra mức tích cực thấp là a,b,c,d,e, f và g, ngoài ra nó còn có đầu vào điều khiển và đầu vào thử LED. Tương ứng với mỗi tổ hợp mã vào BCD trong mười tổ hợp đầu tiên (biểu diễn các ký số từ 0 đến 9 trong hệ 2) một nhóm đầu ra sẽ được chuyển đến mức tích cực thấp và các đoạn LED tương ứng với các đầu này sẽ sáng và để phối hợp và hiển thị con số thập phân tương ứng của từ mã vào đã tác động.

Ứng với mỗi loại LED khác nhau ta có một mạch giải mã riêng. Sơ đồ khối của mạch giải mã LED 7 đoạn như sau:

Hình 3.19. Sơ đồ khối mạch giải mã LED 7 đoạn.

Xét đèn LED 7 đoạn loại Anot chung:

Trang 51


Đối với LED 7 đoạn loại anot chung, vì các anot của các đoạn led được nối chung với nhau và đưa lên mức logic 1 (5V), nên muốn đoạn led nào tắt ta nối katot tương ứng lên mức logic 1 (5V) và ngược lại muốn đoạn led nào sáng ta nối katot tương ứng xuống mass (mức logic 0).

Ví dụ: để hiển thị số 0 ta nối katot của đèn g lên mức logic 1 để đèn g tắt, và nối các katot của các đèn a, b, c ,d, e, f xuống mass nên ta thấy số 0.

Lúc đó bảng trạng thái mô tả hoạt động của mạch giải mã LED 7 đoạn loại anot như sau: Bảng 3.3.

Dùng bảng Karnaugh để tối thiểu hóa mạch trên. Phương trình tối thiểu hóa viết ở dạng chính tắc 1(Tổng của các tích).

Phương trình logic của các ngõ ra:

a = CBA + DCBA.

b = CB A + C BA = C(A B).

c = DC BA.

d = CBA +DCBA.+ CBA.

e = CB + A

f = ABD + DC.A + DC.B

g = DCBA +DCB

Bảng 3.3: Bảng trạng thái mô tả hoạt động LED 7 đoạn Anot chung:

D C B A a b c d e f g Số hiển thị

0 0 0 0 0 0 0 0 0 0 1 0

0 0 0 1 1 0 0 1 1 1 1 1

0 0 1 0 0 0 1 0 0 1 0 2

0 0 1 1 0 0 0 0 1 1 0 3

0 1 0 0 1 0 0 1 1 0 0 4

0 1 0 1 0 1 0 0 1 0 0 5

0 1 1 0 0 1 0 0 0 0 0 6

0 1 1 1 0 0 0 1 1 1 1 7

1 0 0 0 0 0 0 0 0 0 0 8

1 0 0 1 0 0 0 0 1 0 0 9

1 0 1 0 X X X X X X X X

1 0 1 1 X X X X X X X X

Trang 52


1 1 0 0 X X X X X X X X

1 1 0 1 X X X X X X X X

1 1 1 0 X X X X X X X X

1 1 1 1 X X X X X X X X

Xét đèn LED 7 đoạn loại Katot chung:

Bảng 3.4: Bảng trạng thái mô tả hoạt động LED 7 đoạn Katot chung:

D C B A a b c d e f g Số hiển thị

0 0 0 0 1 1 1 1 1 1 0 0

0 0 0 1 0 1 1 0 0 0 0 1

0 0 1 0 1 1 1 1 1 0 1 2

0 0 1 1 1 1 1 1 0 0 1 3

0 1 0 0 0 1 1 0 0 1 1 4

0 1 0 1 1 0 1 1 0 1 1 5

0 1 1 0 1 0 1 1 1 1 1 6

0 1 1 1 1 1 1 0 0 0 0 7

1 0 0 0 1 1 1 1 1 1 1 8

1 0 0 1 1 1 1 1 0 1 1 9

1 0 1 0 X X X X X X X X

1 0 1 1 X X X X X X X X

1 1 0 0 X X X X X X X X

1 1 0 1 X X X X X X X X

1 1 1 0 X X X X X X X X

1 1 1 1 X X X X X X X X

Chọn mức tích cực ở ngõ ra là mức logic 1. Vì Katot của các đoạn led được nối chung và được nối xuống mức logic 0 (nối xuống 0V - mass) nên muốn đoạn led nào tắt ta đưa Anot tương ứng xuống mức logic 0.

Trang 53


Ví dụ: Để hiển thị số 0 ta nối Anot của đoạn led xuống mức logic 0 để đoạn g tắt, đồng thời các katot của đoạn a, b, c, d, e, d được nối lên nguồn nên các đoạn này sẽ sáng do đó ta thấy số 0.

Lúc đó bảng trạng thái mô tả hoạt động của mạch như trên bảng 3.5.

Tương tự như trường hợp trên, ta cũng dùng bảng Karnaugh để thực hiện tối thiểu hóa hàm mạch và đi tìm phương trình logic tối giản các ngõ ra của các đoạn LED.

Các phương trình logic ngõ ra các đoạn LED:

a = D + B + AC + AC.

b =C + BA +BA = C +

c =B + A + C.

d = D +BA +CA + BC + ABC

e = AB + CA.

f = D + CB + BA +CA

g = D +BC +AB + BC

Việc thực hiện các hàm logic trên nhờ các cổng NOR – AND đã được học ở chương 2 được tích hợp trong chip IC giải mã 7446 hay 7447 với cực colector của transistor tầng ra để hở tạo khả năng chịu dòng hút lớn từ các đoạn LED. Ví dụ với ký số 8 thập phân, cả 7 đoạn LED đều sáng, mỗi đoạn có dòng là 10mA thì transistor tầng ra chịu được dòng hút là 10mA.7 đoạn = 70mA. Với điện thế trên LED lúc sáng là 2,7V thì điện trở hạn chế dòng trong mạch cần chọn giá trị khoảng 230. Do đó ta chọn giá trị chuẩn là 220.

Trang 54


CHƯƠNG 4 : FLIP – FLOP Bài 1: KHÁI NIỆM CHUNG

1.1. Mô tả:

Flip – Flop (viết tắc là FF còn gọi là Trigơ số) là mạch dao động đa hài hai trạng thái bền, được xây dựng trên cơ sở các cổng logic và hoạt động theo một bảng trạng thái cho trước.

Đây là một phần tử tuần tự hết sức quan trọng và cơ bản trong kỹ thuật điện tử số. Một FF thường có hai đầu ra và ít nhất một đầu vào thực hiện các chức năng sau:

Hình 4.1 Ký hiệu FF

1. Có hai trạng thái ra Q vàQ ổn định, có tính liên hợp: khi Q = 1 thìQ = 0 và ngược lại Q = 0 thìQ = 1.

2. Các trạng thái đầu ra không những phụ thuộc vào các trạng thái đầu vào và áp ngay lúc đang xét mà nó còn phụ thuộc vào trạng thái quá khứ của mình.

3. Có khả năng tiếp nhận (ghi vào), lưu trữ trong một thời gian tùy yêu cầu và xuất ra (đọc ra) một trạng thái bit nhị phân được lưu trữ trong FF.

4. Việc mở rộng chức năng của FF sẽ được thực hiện nhờ có các đầu vào điều khiển hành vi của FF ngoài các đầu vào tín hiệu đã nói tới.

Phân loại Flip – Flop: Có hai cách phân loại

Phân loại theo tín hiệu điều khiển:

FF không có tín hiệu điều khiển (FF không đồng bộ).

FF có tín hiệu điều khiển. (FF đồng bộ)

Phân loại theo chức năng: có các loại sau:

RSFF

DFF

TFF

JKFF

MSFF…

1.2. Cấu tạo và hoạt động:

a. FF không đồng bộ:

Trang 55


Có hai cấu trúc cơ bản của RS không đồng bộ dùng cổng NAND và NOR. Cấu trúc gồm 2 cổng logic mắc liên hợp chứa hai vòng hồi tiếp dương.

Hệ hàm ra của hai cấu trúc 4.1a và 4.1b tương ứng với biểu thức:

Và

Bảng trạng thái và đồ thị thời gian minh họa hoạt động của các mạch hình 4.1 cho trên hình 4.2.

Để hệ các hàm ra (4.1) đơn trị đảm bảo được thuộc tính thứ nhất đã nêu ở mục (1.1) yêu cầu cấu trúc RSFF không được phép đồng thời áp vào ở hai tín hiệu cùng tích cực, tức là đảm bảo điều kiện Sn.Rn = 0.

1

2q

qS

R Q

Q

S Q

QRFF FF

S Q

QR

Q

QR

Sq

q2

1

a, b,

Hình 4.1: Mạch điện RSFF không đồng bộ

a, Dùng 2 cổng NAND; b, Dùng 2 cổng NOR

Bảng trạng thái tương ứng với hai cổng NAND và NOR.

c, d,

Đồ thị hình 4.1 và 4.1 dẫn tới các kết luận sau:

Trang 56

Sn Rn Qn+1

0 0 Cấm

0 1 1

1 0 0

1 1 Qn

Sn Rn Qn+1

0 0 Qn

0 1 0

1 0 1

1 1 Cấm


1. RSFF có cấu trúc từ 2 cổng NAND chỉ chuyển sang trạng thái khi được kích hoạt từ mức tích cực thấp.

2. RSFF có cấu trúc từ 2 cổng NOR chỉ chuyển sang trạng thái khi được kích hoạt từ mức tích cực cao (từ 0 lên 1).

3. Mỗi khi đầu vào Rn được áp lên mức 1,Qn+1 xuống mức thấp, còn mỗi khi áp Sn áp lên 1, Qn+1 lên mức cao.

4. Việc trở về 0 của Rn và Sn không ảnh hưởng tới trạng thái ra. Từ bảng trạng thái trên ta có thể viết lại hàm ra dạng sau:

(4.2)

Cộng từng vế và biến đổi ta sẽ nhận được phương trình đặc tính của RSFF (không đồng bộ).

Đầu vào S được gọi là đầu vào thiết lập (Set), đầu vào R gọi là đầu vào xóa (Reset).

Hai dạng RSFF (không đồng bộ) đã xét trên có khả năng thực hiện chức năng của một ô nhớ một ký tự nhị phân vì có thể duy trì trạng thái ổn định tại các đầu ra lâu tùy ý nếu không có tín hiệu R hoặc S tác động tới đầu vào. Trên thực tế chúng ít được dùng vì lý do:

1. Không biết được lúc khởi động FF đang ở trạng thái nào.

2. Cần phải kiểm soát trạng thái hiện tại của FF và làm thay đổi trạng thái của nó mong muốn trong một mối liên hệ với các phần tử số khác của hệ thống số. Vì vậy FF cần phải bổ sung một đầu điều khiển gồm hai loại:

Theo nhịp chuẩn thống nhất xác định (đồng bộ).

Điều khiển trực tiếp.

FF đồng bộ:

Xét sơ đồ RSFF đồng bộ với sơ đồ mạch, ký hiệu và bảng trạng thái như hình vẽ:

Hình 4.2 RSFF đồng bộ và ký hiệu.

Bảng trạng thái hoạt động:

S R Ck Q

X X 0 Q

Trang 57


0 0 1 Q

0 1 1 0

1 0 1 1

1 1 1 X

Trong đó:

Ck là tín hiệu điều khiển đồng bộ hay tín hiệu đồng hồ (Clock). Khảo sát hoạt động của mạch:

Ck = 0: cổng NAND 3 và 4 khóa không cho dữ liệu đưa vào. Vì cổng NAND 3 và 4 đều có ít nhất một ngõ vào Ck = 0 S = R = 1 Q = Q0 (FF giữ nguyên trạng thái cũ).

Ck = 1: cổng NAND 3 và 4 mở. Ngõ ra Q sẽ thay đổi tùy thuộc vào trạng thái của S và R:

Khi S = 0, R = 0 S = R = 1 Q = Q0 (FF giữ nguyên trạng thái cũ).

Khi S = 0, R = 1 S = 1,R = 0 Q = 0

Khi S = 1, R = 0 S = 0,R = 1 Q = 1

Khi S = R = 1 S = R = 0 Q = X (trạng thái cấm)

Trong trường hợp này Ck tác động mức 1. Trong trường hợp Ck tác động mức 0 thì ta có cổng đảo như sau (hình 4.3):

S Q

QRFFCk

Như vậy , tùy thuộc vào mức tích cực của tín hiệu đồng bộ Ck, chúng ta có các loại tín hiệu điều khiển:

+ Ck điều khiển theo mức 1.

+ Ck điều khiển theo mức 0.

+ Ck điều khiển theo sườn lên (sườn trước).

+ Ck điều khiển theo sườn xuống (sườn sau).

Hình 4.4: Các loại tín hiệu điều khiển Ck khác nhau.

Trang 58


Xét FF có Ck điều khiển theo sườn lên (sườn trước):

Sườn lên và mức logic 1 có mối quan hệ với nhau, vì vậy mạch tạo sườn lên là mạch cải tiến của mạch tác động theo mức logic 1.

Sườn lên thực chất là một xung dương có thời gian tồn tại rất ngắn. Để cải tiến các FF tác động theo mức logic 1 thánh FF tác động theo sườn lên ta mắc vào trước FF đó một mạch tạo sườn lên như hình 4.5.

Hình 4.5: Sơ đồ khối FF tác động theo sườn và dạng sóng.

Ở mạch tạo sườn người ta lợi dụng thời gian trễ của tín hiệu khi đi qua phần tử logic. Đối với mạch tạo sườn người ta lợi dụng thời gian trễ của tín hiệu khi đi qua cổng NOT.

Xét sơ đồ mạch tạo sườn lên và dạng sóng như hình 4.6: mạch tạo sườn lên gồm một cổng AND 2 ngõ vào và một cổng NOT. Tín hiệu x1 từ cổng NOT được đưa đến cổng AND cùng với tín hiệu x2 đi trực tiếp (x2 = Ck). Do tính chất trễ của tín hiệu Ck khi đi qua cổng NOT nên x1 bị trễ một khoảng thời gian, vì vậy tín hiệu ngõ ra của cổng AND có dạng một xung dương rất hẹp với thời gian tồn tại chính bằng thời gian trễ (trễ truyền đạt) của cổng NOT. Xung dương hẹp này được đưa đến ngõ vào đồng bộ của FF điều khiển theo mức logc 1. Tại các thời điểm có sườn lên của tín hiệu xung nhịp Ck sẽ xuất hiện một xung dương tác động vào ngõ vào đồng bộ của FF điều khiển ngõ ra Q thay đổi trạng thái theo các ngõ vào. Sơ đồ mạch FF có tín hiệu điều khiển theo kiểu sườn lên như hình 4.6.

yCk x1

x2

Ck FFR Q

QS

t

t

x2 t

t

y

x1

Ck

.

Hình 4.6: Mạch tạo sườn lên và dạng sóng.

Xét FF có Ck đều khiển theo sườn xuống (sườn sau):

Mạch tạo sườn xuống là mạch cải tiến tác động mức logic 0. Sơ đồ mạch và dạng sóng như sau: hình 4.7.

Sơ đồ mạch:

Trang 59


yCk x1

x2

t

t

x2 t

t

y

x1

Ck

Ck FF

R Q

QS

Hình 4.7: Sơ đồ mạch và dạng sóng FF tín hiệu điều khiển theo sườn xuống.

Ý nghĩa của tín hiệu đồng bộ Ck:

Đối với các FF đồng bộ, các ngõ ra chỉ thay đổi trạng thái theo ngõ vào DATA khi xung Ck tồn tại mức 1 (đối với các FF tác động mức 1), hoặc xung Ck tồn tại mức 0 (đối với các FF tác động mức 0), hoặc xung Ck ở sườn lên (đối với các FF tác động sườn lên), xung Ck ở sườn xuống (đối với các FF tác động sườn xuống), còn tất cả các trường hợp khác của Ck thì ngõ ra không thay đổi trạng thái theo các ngõ vào mặc dù lúc đó các ngõ vào có thay đổi trạng thái.

Bài 2:CÁC MẠCH FLIP – FLOP

2.1. Flip – Flop RS (RSFF):

Ck FF

R Q

QS

Hình 4.8: Ký hiệu RSFF

RSFF có các ngõ vào ký hiệu như hình vẽ. trong đó:

1. S, R : là các ngõ vào dữ liệu.

2. Q,Q : các ngõ ra.

Ck : tín hiệu xung đồng bộ.

Gọi Sn và Rn là các trạng thái ngõ vào DATA của xung Ck thứ n.

Gọi Qn , Qn+1 là trạng thái của ngõ ra Q ở xung Ck thứ n và thứ n + 1

Lúc đó ta có bảng trạng thái mô tả hoạt động của RSFF:

Trang 60


Sn Rn Qn+1

0 0 Qn

0 1 0

1 0 1

1 1 X

Tiếp theo chúng ta sẽ đi xây dựng bảng đầu vào kích của RSFF. Bảng đầu vào kích gồm 2 phần, phần bên trái liệt kê ra các yêu cầu cần chuyển đổi của FF, và phần bên phải là các điều kiện tín hiệu đầu vào kích cần đảm bảo để đạt được chính các sự chuyển đổi ấy. Nếu các điều kiện đầu vào được đảm bảo thì FF sẽ chuyển đổi theo đúng yêu cầu. Thực chất bảng đầu vào kích của FF là sự khai triển bảng trạng thái của FF.

Ta viết lại bảng trạng thái ở dạng khai triển như sau:

Sn Rn Qn Qn+1

0 0 0 0

0 0 1 1

0 1 0 0

0 1 1 0

1 0 0 1

1 0 1 1

1 1 0 X

1 1 1 X

Trong bảng này tín hiệu ngõ ra ở trạng thái tiếp theo (Qn+1) sẽ phụ thuộc vào tín hiệu các ngõ vào DATA (S,R) và tín hiệu ngõ ra ở trạng thái hiện tại (Qn).

Từ bảng trạng thái triển khai ta xây dựng bảng đầu vào kích cho RSFF:

Qn Qn+1 Sn Rn

0 0 0 X

0 1 1 0

1 0 0 1

1 1 X 0

Từ bảng trạng thái khai triển ta có thể tìm được phương trình logic của RSFF bằng cách lập sơ đồ Karnaung và tối thiểu hóa ta được phương trình logic của RSFF như sau:

Qn+1 = Sn + RnQn

Vì điều kiện của RSFF là S.R = 0 nên ta có phương trình đầy đủ của RSFF như sau:Qn+1 = Sn + RnQn S.R = 0

Trang 61


Ck

R

Q

t

tS

t

t

1 2 3 4 5

Hình 4.9: Dạng sóng minh họa hoạt động của RSFF.

2.2. Flip – Flop T:

TFF có ngõ vào và ngõ ra ký hiệu và bảng trạng thái hoạt động như hình vẽ:

Ck FF

Q

QT

Hình 4.10: Ký hiệu TFF

Trong đó:

T : là các ngõ vào dữ liệu.

Q,Q : các ngõ ra.


Gọi Tn là các trạng thái ngõ vào DATA

của xung Ck thứ n.


Lúc đó ta có bảng trạng thái hoạt động khai triển của TFF. Từ bảng trạng thái này ta có nhận xét:

Khi T = 0: mỗi khi có xung Ck tác động ngõ ra Q duy trì trạng thái cũ trước đó.

Bảng trạng thái hoạt khai triển:

Tn Qn Qn+1

0 0 0

0 1 1

1 0 1

1 1 0

Khi T = 1: mỗi khi có xung Ck tác động ngõ ra Q đảo trạng thái.

Phương trình logic của TFF

Qn+1 = TnQn + TnQn = Tn Qn

Trên hình 4.11: minh họa đồ thị dạng sóng của TFF.

Tín hiệu ra Q đầu tiên luôn ở mức logic 0.

Từ bảng trạng thái khai triển ta tìm bảng đầu vào kích của TFF như sau:

Qn Qn+1 Tn

0 0 0

0 1 1

Trang 62


Tín hiệu Ck (1) điều khiển theo sườn xuống nhìn tín hiệu T dưới mức logic 1. Theo bảng trạng thái : T0 = 1 và Q0 = 0 Q1 = Q1 = 1.

1 0 1

1 1 0

Tín hiệu Ck (2) điều khiển theo sườn xuống nhìn tín hiệu T dưới mức logic 0. Theo bảng trạng thái : T1 = 0 và Q1 = 1 Q2= Q = 1 (giữ nguyên trạng thái trước đó).

Tín hiệu Ck (3) điều khiển theo sườn xuống nhìn tín hiệu T dưới mức logic 1. Theo bảng trạng thái : T2 = 1 và Q2 = 1 Q3 = Q2 = 0.

Khi T = 1 thì dạng sóng ngõ ra Q bằng 2 lần chu kỳ tín hiệu xung Ck nên tần số ngõ ra là:

Hình 4.11 FFT dùng làm mạch chia tần.

Vậy khi T = 1 thì TFF giữ vai trò mạch chia tần số xung vào Ck.

Ck

Q

tT

t

t

321

Hình 4.12: Hình minh họa đồ thị dạng sóng của TFF.

Tổng quát: Ghép nối tiếp n TFF với nhau sao cho ngõ ra của TFF trước sẽ nối với ngõ vào của TFF đứng sau (Cki+1 nối với Qi) và lúc bây giờ tất cả ngõ vào DATA T ở tất cả các TFF đều giữ mức logic 1, lúc đó tần số tín hiệu ngõ ra sẽ là:

với Qn là tín hiệu ngõ ra của TFF thứ n.

2.3. Flip – Flop D:

DFF có ngõ vào và ngõ ra ký hiệu và bảng trạng thái hoạt động như hình vẽ:

Trang 63


Ck FF

Q

QD

Hình 4.13: Ký hiệu DFF và bảng trạng thái hoạt hoạt động.

Trong đó:

D : là các ngõ vào dữ liệu.

Q,Q : các ngõ ra.


Gọi Dn là các trạng thái ngõ vào DATA của xung Ck thứ n.


Lúc đó ta có bảng trạng thái hoạt động khai triển của DFF . Khai triển bảng này để tìm đầu vào kích của DFF như sau:

Bảng trạng thái khai triển:

Dn Qn Qn+1

0 0 0

0 1 0

1 0 1

1 1 1

Bảng đầu vào kích của DFF như sau:

Qn Qn+1 Dn

0 0 0

0 1 1

1 0 0

1 1 1

Phương trình logic của DFF: Qn+1 = Dn.

Trang 64

D Qn+1

0 0

1 1


Đồ thị dạng sóng của DFF:

54321

t

D t

Q

Ck

tHình 4.14. Đồ thị dạng sóng của DFF.

Giải thích dạng sóng tín hiệu trên hình 4.13.

Tín hiệu ra Q đầu tiên luôn ở mức logic 0.

Tín hiệu Ck (1) điều khiển theo sườn xuống nhìn tín hiệu D dưới mức logic 1. Theo bảng trạng thái : D0 = 1 và Q1 = 1

Tín hiệu Ck (2) điều khiển theo sườn xuống nhìn tín hiệu D dưới mức logic 0. Theo bảng trạng thái : T1 = 0 và Q2 = 0…

Ứng dụng của DFF:

Dùng DFF để chia tần số.

Dùng DFF để lưu trữ dữ liệu để chế tạo bộ nhớ và các thanh ghi.

Dùng DFF để chốt dữ liệu.

Hình 4.15: DFF để chốt dữ liệu.

D0FFE

Ck FFD1

D

D

Ck

Q

Q O0

O1

Hình 4.15 là sơ đồ mạch ứng dụng DFF để chốt dữ liệu. Hoạt động của mạch như sau:

E = 1: O0 = D0, O = D1 nên dữ liệu được đưa đến các DFF.

E = 0: O0 = D0, O = D1 chốt dữ liệu lại.

2.4. Flip – Flop JK:

Ck FFK Q

QJ

Hình 4.16: Ký hiệu JKFF

JKFF có các ngõ vào ký hiệu như hình vẽ. Trong đó:

1. J,K : là các ngõ vào dữ liệu.

2. Q,Q : các ngõ ra.

3. CK : tín hiệu xung đồng bộ.

Gọi Jn và Kn là các trạng thái ngõ vào DATA của xung Ck thứ n.

Trang 65



Lúc đó ta có bảng trạng thái mô tả hoạt động của JKFF:

Phương trình logic của JKFF:

Qn+1 = JnQn + KnQn

Từ bảng trạng thái ta thấy JKFF khắc phục được trạng thái cấm của RSFF.

Bảng trạng thái mô tả hoạt động:

Jn Rn Qn+1

0 0 Qn

0 1 0

1 0 1

1 1 Qn

Bảng trạng thái khai triển của JKFF:

Jn Kn Qn Qn+1

0 0 0 0

0 0 1 1

0 1 0 0

0 1 1 0

1 0 0 1

1 0 1 1

1 1 0 1

1 1 1 0

Từ bảng trạng thái khai triển ta xây dựng bảng đầu vào kích cho JKFF:

Qn Qn+1 Jn Kn

0 0 0 X

0 1 1 X

1 0 X 1

1 1 X 0

Đồ thị thời gian dạng sóng của JKFF:

Ck

K

Q

t

tJ

t

t

1 2 3 4 5

Trang 66


Hình 4.17: Đồ thị thời gian dạng sóng của JKFF.

Nhận xét: JKFF là mạch điện có chức năng thiết lập trạng thái 0, trạng thái 1, chuyển đổi trạng thái và duy trì trạng thái căn cứ vào các tín hiệu dầu vào J, K và xung nhịp đồng bộ Ck. Như vậy có thể nói JKFF là một FF rất vạn năng.

Trong thức tế, chúng ta có thể dùng JKFF để thực hiện chức năng của các FF khác: JKFF thay thế cho RSFF, JKFF thực hiện chức năng của TFF và DFF. Sơ đồ thực hiện chức năng của các FF như các hình vẽ sau:

S Q

QRFFCk

K

J J

KCk FF

Q

QT J

KCk FF

Q

QD

Hình 4.18: Dùng JKFF thực hiện chức năng của RSFF, TFF, DFF.

2.5. Flip – Flop MS:

Xuất phát từ yêu cầu phần tử nhớ FF có chức năng cùng một lúc khi đang đọc (xuất) giá trị cũ ở đầu ra có thể cho phép nhập (ghi) giá trị dữ liệu mới vào, Trigơ chính phụ MSFF được xây dựng để đáp ứng đòi hỏi này của một số ô nhớ nhị phân. RSFF thông thường đã khảo sát ở trên không thực hiện được là do chỉ chưa một phần tử nhớ ghép chéo giá trị dữ liệu mới được lưu sẽ xuất hiện ngay tại đầu ra của mạch, giá trị lưu trước đó sẽ bị mất ngay khi tiến hành lưu mới bắt đầu thực hiện.

MSFF được cấu tạo gồm 2 FF: một FF thực hiện chức năng chủ (Master) và một FF thực hiện chức năng tớ (Slaver)

Hoạt động của FF điều khiển theo kiểu chủ tớ:

Ck = 1: FF2 mở, dữ liệu được nhập vào FF 2. Qua cổng đảo Ck = 0 FF1 khóa nên giữ nguyên trạng thái cũ trước đó.

Ck = 0: FF2 khóa nên giữ nguyên trạng thái cũ trước đó. Qua cổng đảo Ck = 1 FF1 mở, dữ liệu được xuất ra ngoài.

Hình 4.19: FF điều khiển theo kiểu chủ/tớ.

Trang 67


CHƯƠNG 5 : MẠCH LOGIC DÃYBài 1: ĐẠI CƯƠNG VỀ MẠCH DÃY.

Chương trước đã đề cập đến các mạch tổ hợp từ các cổng logic đơn giản đến các mạch tích hợp MSI phức tạp hơn như mạch chuyển đổi mã, dồn kênh, tách kênh. Chúng có một đặc điểm là ngõ ra sẽ thay đổi trạng thái theo trạng thái ngõ vào mà không kể tới các trạng thái trước đó của nó, nghĩa là chúng không có tính nhớ.

Ở chương này, ta sẽ nói đến một loại lớn khác của mạch số, đó là mạch tuần tự. Khác với mạch tổ hợp, trạng thái ngõ ra của mạch tuần tự tuỳ thuộc không những vào các trạng thái ngõ vào mà còn vào cả 2 trạng thái trước đó của ngõ ra. Không những thế, trạng thái ngõ ra sẽ không thay đổi ngay khi ngõ vào thay đổi mà lại còn phải đợi đến khi có xung lệnh gọi là xung đồng hồ (clock). Như vậy mạch tuần tự vừa có tính nhớ vừa có tính đồng bộ.

Cả mạch tổ hợp và tuần tự đều được sử dụng nhiều trong các hệ thống số. Một hệ tuần tự có thể biểu diễn một cách tổng quát như sau:

Hình 5.1 Hệ tuần tự.

Phần tổ hợp sẽ nhận tín hiệu logic từ đầu vào bên ngoài và từ đầu ra của các phần tử nhớ, nó tính toán dựa vào các đầu vào này để cho ra các đầu ra khác nhau, trong đó một phần được đem sang khối các phần tử nhớ để cất giữ đi; đầu ra của phần tử nhớ có thể đưa ra ngoài hay đưa điều khiển phần tổ hợp. Phần điều khiển sẽ cho phép phần nhớ và tổ hợp hoạt động theo một số yêu cầu đề ra.

Như vậy, các đầu ra của hệ thống số vừa phụ thuộc vào các đầu vào vừa liên quan đến thông tin đã lưu trữ bên trong của phần tử nhớ. Phần tử nhớ có thể là một mạch logic nhưng có khi chỉ là một đường nối phản hồi từ ngõ ra về ngõ vào.

1.1.Mạch chốt là mạch có thể cài lại, giữ lại trạng thái logic ngõ vào.

Hình 5.2. Kí hiệu khối chốt SR và bảng hoạt động.

Trang 68


1.2. Ví dụ mạch chốt cổng NOR:

Mạch chốt như trên có thể thay thế 2 cổng nand bằng 2 cổng NOR nguyên lí hoạt động cũng tương tự nhưng ngõ vào S, R tác động ở mức cao.

Bảng hoạt động cổng NOR:

Hình 5.3. Chốt cổng NOR.

Ta thấy rằng các mạch tuần tự dù là mạch chốt đã khảo sát ở trên hay các mạch cao hơn thì đều được cấu tạo bởi cổng logic cơ bản. Mặc dù tự thân cồng logic không thể lưu trữ được dữ liệu nhưng khi biết kết hợp với nhau theo một cách thức cho phép tuỳ theo mức độ phức tạp, quy mô kết hợp mà sẽ có mạch chốt, mạch lật, ghi dịch hay hơn nữa là các bộ nhớ, xử lý.

1.3. Ứng dụng của mạch chốt:

Mạch chốt như tên gọi của nó được sử dụng nhiều trong các hệ thống số cần chốt hay đệm dữ liệu trước khi được xử lý điều khiển hay truyền nhận. Ngoài ra nó còn được sử dụng làm mạch chống dội và mạch tạo dạng sóng vuông.

a. Mạch chống dội:

o Hiện tượng dội do các thiết bị cơ khí gây nên khi đóng ngắt chuyển mạch điện tử.

o Mạch minh hoạ:

Hình 5.4. Chốt NAND chống dội.

Trang 69


b. Mạch tạo dao động sóng vuông:

Một mạch chốt cơ bản kết hợp với một số linh kiện R, C để tạo nên mạch dao động sóng vuông do ngõ ra lật trạng thái qua lại giữa mức 1 và 0. Mạch thiết lập và xoá tự động theo thời hằng nạp xả của tụ C và trở R.

o Tần số dao động tính theo giá trị R, C là:

o Mạch minh họa:

Hình 5.5. Ứng dụng chốt tạo dao động sóng vuông.

1.4.Ví dụ mạch Chốt NAND khi có xung đồng hồ:

Như đã nói đến ở phần trước, các mạch tuần tự còn có một đặc tính nữa là tính đồng bộ mà mạch chốt chưa thể hiện. Trong hệ thống mạch logic, các mạch phải thay đổi trạng thái có trật tự hay đồng bộ nhau thì mới có thể khống chế các trạng thái ra theo các thời điểm chọn trước. Lúc này người ta sử dụng chân Ck (clock_đồng hồ: vì thông thường tín hiệu trên chân này có sóng dạng điện áp như tín hiệu của đồng hồ) minh hoạ qua hình sau

← Mạch chốt được thêm vào 2 cổng nand ở trước cùng với 1 ngõ điều khiển ck

Hình 5.6 Chốt NAND có thêm xung đồng hồ

Bảng sự thật của chốt Nand khi có thêm ck

Bài 2: MẠCH ĐẾM.

2.1. Khái niệm và phân loại:

a. Khái niệm:

Bộ đếm được xây dựng trên các cơ sở các Flip – Flop (FF) ghép lại với nhau sao cho hoạt động theo một bảng trạng thái (qui luật) cho trước.

Trang 70


Số lượng của FF sử dụng là số hàng của bộ đếm.

Bộ đếm còn được sử dụng để tạo ra một dãy địa chỉ của lệnh điều khiển, đếm số chu trình thực hiện phép tính, hoặc có thể dùng trong vấn đề thu và phát mã.

b. Phân loại: có thể phân loại theo nhiều cách:

1. Phân loại theo cơ sở các hệ đếm: Bộ đếm thập phân, bộ đếm nhị phân.

Trong đó bộ đếm nhị phân được chia thành 2 loại:

Bộ đếm với dung lượng đếm 2n.

Bộ đếm với dung lượng đếm khác 2n (đếm cơ số M).

2. Phân loại theo hướng đếm gồm: Mạch đếm lên (đếm tiến), mạch đếm xuống (đếm lùi), mạch đếm vòng.

3. Phân loại mạch đếm theo tín hiệu dịch chuyển: bộ đếm nối tiếp, bộ đếm song song, bộ đếm hỗn hợp.

4. Phân loại dựa vào chức năng điều khiển:

Bộ đếm đồng bộ: sự thay đổi ngõ ra phụ thuộc vào tín hiệu điều khiển Ck.

Bộ đếm đồng bộ.

Mặc dù có rất nhiều cách phân loại nhưng thức tế chỉ có 3 loại chính: Bộ đếm nối tiếp (Không đồng bộ), Bộ đếm song song (đồng bộ), bộ đếm hỗn hợp.

2.2.Mạch đếm không đồng bộ (mạch đếm nối tiếp):

Bộ đếm nối tiếp là bộ đếm trong đó các TFF hoặc JKFF giữ chức năng của TFF được ghép nối với nhau và hoạt động theo một loại mã duy nhất là BCD 8421. Đối với loại bộ đếm này, các ngõ ra thay đổi trạng thái không đồng thời với tín hiệu điều khiển Ck (tức không chịu sự điều khiển của tín hiệu điều khiển Ck) do đó mạch đếm nối tiếp còn gọi là mạch đếm không đồng bộ.

2.2.1.Mạch đếm nhị phân:

Các bộ đếm này có sơ đồ rất đơn giản, với đặc điểm:

- Chỉ dùng 1 loại FF là TFF hoặc JKFF, nếu dùng TFF đầu vào T luôn nối với mức cao, nếu dùng JKFF thì J luôn nối với K và nối lên 1 (luôn ở mức cao).

- Đầu ra của FF ở tầng trước Q hoặc Q (FF biểu diễn bit có trọng số nhỏ) luôn được đưa vào đầu xung nhịp cho tầng sau (FF biểu diễn bit có trọng số lớn hơn ngay cạnh đó). Khi đếm thuận lấy đầu ra thuận Q, ngược lại khi đếm nghịch lấy đầu ra nghịch Q (với giả thiết Ck tích cực tại sườn xuống ).

- Tín hiệu vào Xd luôn được đưa vào đầu vào nhịp của FF có trọng số bé nhất.

Ví dụ đối với bộ đếm nhị phân không đồng bộ Kđ = 2n dùng các FF : A, B, C, …N với A là cột trẻ nhất, N là cột có trọng số lớn nhất, ta có :

Khi đếm thuận: CkA = X ; CkB = A ; CkC = B ;… CkN = M

Khi đếm nghịch: CkA = X ; CkB = A ; CkC = B ;… CkN = M

Trang 71


a, Sơ đồ của bộ đếm nhị phân không đồng bộ: Kđ = 8, đếm thuận dùng JKFF cho ở hình 5.7a, đếm nghịch dùng TFF ở hình 5.7b:

1 A

ACkK

J

1

XCkA = X

X

1

J

KCk

B

B1

CkC = BX

1

J

KCk

C

C1

CkB = A

a,

CkB = A

1 C

CCkT

XCkC = B

1 B

BCkT

XCkA = XX

TCk

A

A1

b,

Hình 5.7: Sơ đồ bộ đếm nhị phân, không đồng bộ Kđ = 8.

a, Đếm thuận dùng JKFF; b,Đếm nghịch dùng TFF.

Dạng sóng ở các đầu ra của các FF của bộ đếm thuận Kđ = 8 cho ở hình 5.8.

Đồ thị dạng sóng này là đồ thị lý tưởng vì không xét đến sự trễ của các FF. Trong thực tế sự trễ của các FF là không thể bỏ qua được, nó ảnh hưởng đến tần số làm việc của bộ đếm.

X

B

C

t

tA

t

t

1 2 3 4 5 6 7 8 9

10 10 10 10 10

1100 0 10 1 0 0

00 1 1 1100 00

Hình 5.8: Dạng sóng đầu ra của các FF A, B, C của bộ đếm thuận nhị phân

không đồng bộ Kđ = 8, Ck tích cực ở sườn xuống.

b,Nguyên lý hoạt động:

Mạch đếm thường hoạt động ở trạng thái ban đầu là 0000 do đó một xung tác động mức thấp sẽ được áp vào ngõ Cl của các tầng FF để đặt trạng thái ngõ ra là 0000.

Trang 72


Khi xung đếm ck tác động cạnh xuống đầu tiên thì Q0 lật trạng thái tức là Q0 = 1. Ở cạnh xuống thứ 2 của xung ck, Q0 lại lật trạng thái một lần nữa, tức là Q0 = 0. Như vậy cứ sau mỗi lần tác động của ck Q0 lại lật trạng thái một lần, sau 2 lần ck tác động, Q0 lặp lại trạng thái ban đầu, do đó nếu xung ck có chu kì là T và tần số là f thì xung ngõ ra Q 0

sẽ có chu kì là 2T và tần số còn 1/2f. Như vậy xung đếm ck đã được chia đôi tần số sau 1 tầng FF.

Do Q0 lại trở thành ngõ vào xung đếm của FF thứ 2 (FF B) nên tương tự tần như

vậy fQ1 bằng một nửa fQ0. Với 4 tầng FF thì

Như vậy với 4 FF ta có 16 trạng thái logic ngõ ra từ 0000(010) ở xung đếm đầu tiên đến 1111 (1510) ở xung đếm thứ 16, tức là trị thập phân ra bằng số xung đếm vào và vì vậy đây là mạch đếm nhị phân 4 bit (có 4 tầng FF, tần số được chia đổi sau mỗi tầng) hay mạch đếm chia 16.

Mạch được xếp vào loại mạch đếm lên vì khi số xung đếm vào tăng thì số thập phân ra tương ứng cũng tăng. Nhưng để ý rằng chỉ có 16 trạng thái ra nên ở xung đếm ck thứ 16 mạch được tự động xoá về 0 để đếm lại. Muốn có nhiều trạng thái ra hơn thì phải nối thêm tầng FF. Tổng quát với hoạt động như trên nếu có n FF thì sẽ tạo ra 2n trạng thái ngõ ra. Số trạng thái ngõ ra hay số lượng số đếm khác nhau còn được gọi là Modulus (viết tắt : Mod) do đó, mạch đếm trình bày ở trên còn gọi là mạch đếm mod 16

2.2.2. Mạch đếm thập phân:

a,Sơ đồ mạch: Mạch đếm mod 10 được nối như sau:

Hình 5.9. Mạch đếm mod 10

Cần để ý là ở xung đếm ck thứ 10 khi số đếm vừa lên 10 thì các trạng thái logic ngõ ra được đưa về khống chế ngõ Cl ngay do đó có thể thấy là số 10 không kịp hiện ra đã phải chuyển về 0. Thực tế thì do thời gian trì hoãn giữa các cổng logic khoảng vài ns nên vẫn có số đếm 10 trong khoảng thời gian này, ta chỉ quan tâm tới ảnh hưởng này khi cần đòi hỏi mạch hoạt động với độ chính xác cao như trong máy vi tính chẳng hạn.

Ảnh hưởng của trì hoãn được thể hiện rõ hơn qua giản đồ xung sau (hình 5.10).

Thực tế thì cách thiết kế mạch đếm không theo hệ nhị phân lợi dụng ngõ clear như ở trên không được dùng do:

+ Các ngõ ra do được nối với tải khác nhau ảnh hưởng đến ngõ đưa về, rồi trì hoãn truyền qua các cổng logic nữa sẽ phát sinh xung nhọn, các tầng FF sẽ không được xoá đồng thời.

Trang 73


+ Hơn nữa ngõ clear không còn được tự do để xoá mạch lúc mong muốn.

Hình 5.10.Trì hoãn truyền của mạch đếm không đồng bộ mod 10.

Do vậy có một cách tạo mạch đếm trên là nghiên cứu sự liên hệ giữa các trạng thái ở các ngõ ra rồi thử nối chúng với các ngõ vào J, K của tầng nào đó cho tới khi thoả bảng trạng thái. Hãy xem cách nối như thế nào:

Trước hết hãy nhìn vào giản đồ xung của mạch đếm mod 16. Tới số đếm thứ 10 thì mạch phải reset trở lại.

- Ngõ ra Q0 không thay đổi gì dù có được xoá hay không vì nó theo xung ck

- Ngõ ra Q1 tới đó phải giữ nguyên trạng thái trong 2 chu kì của xung ck nữa do đó ngõ J, K phải ở mức 0 trong khoảng thời gian này, ta có thể nối từ chân Q3 về J1, K1 vì lúc này Q3 đang ở mức 0 (nó cũng lên 1 sau khi bị xoá).

- Ngõ ra Q2 tới lúc xoá vẫn ở 0 nên không cần thay đổi gì tầng FF 2.

- Ngõ ra Q3 khi xoá phải trở lại mức 0 ban đầu, lúc này Q1 ở cao, Q2 ở thấp đồng thời Q0 đang đi xuống, do đó có thể nối Q0 tới ngõ ck của FF 3 và nối cổng and từ Q1 và Q2.

Kết quả nối mạch như sau:

Hình 5.11 Mạch đếm mod 10.

Cuối cùng kiểm tra lại thấy thoả hoạt động. Nhưng cách này xem ra “khá rắc rối và như là đoán mò”. Thực ra nó lại rất hay, nó có một phương pháp thiết kế rất đúng và bài bản ta sẽ gặp lại ở phần thiết kế mạch đếm đồng bộ ở phần sau.

Trang 74


Có rất nhiều IC đếm không đồng bộ cả họ TTL và CMOS. Ở đây chỉ giới thiệu một số IC hay dùng:

74LS293:

Cấu tạo gồm 4 FF JK với các đầu ra Q0 (LSB), Q1, Q2, Q3(MSB), Q0 để riêng biệt cho phép mạch hoạt động linh hoạt. Các đầu vào J, K đều được nối mức cao ở bên trong.

Mạch có tới 2 đầu vào xung nhịp CP (clock pulse) cũng chính là xung ck mà ta đã biết) cho tầng 0 và tầng 1 để dễ thiết kế nhiều ứng dụng.

Hai ngõ vào không đồng bộ MR1 và MR2 (master reset) nếu cùng tác động mức cao thì sẽ hoạt động như chân clear để xoá mạch.

Sơ đồ logic và sơ đồ khối của IC như sau:

Hình 5.12a. Kí hiệu khối và chân ra của 74LS293.

Hình 5.12b Cấu trúc mạch của 74LS293.

2.3.Mạch đếm đồng bộ:

2.3.1 Đếm lên chia 16:

a. Sơ đồ mạch:

Hình 5.13 Mạch đếm lên đồng bộ mod 16.

Trang 75


Bảng trạng thái và dạng sóng đếm lên của mạch đếm đồng bộ hoàn toàn giống như ở mạch đếm không đồng bộ do đó ta sẽ dựa vào chúng để xác định xem mạch hoạt động như thế nào.

b. Nguyên lý hoạt động:

Để mạch đếm đúng, ở mỗi xung kích ck tác động cạnh xuống, chỉ có FF nào dự kiến sẽ lật trạng thái mới phải để T = 1(J, K được nối chung với nhau và được coi như là ngõ chung T). Nhìn vào bảng trạng thái hoạt động của bộ đếm lên ta sẽ thấy được cần phải kết nối như thế nào.

- Ngõ ra Q0 sẽ thay đổi trạng thái theo cạnh xuống của xung kích ck do đó ngõ T0 được để trống (mức cao).

- Ngõ ra Q1 đổi trạng thái khi có xung kích xuống Q0 do đó Q0 được đưa thẳng vào ngõ T1.

- Ngõ ra Q2 đổi trạng thái khi đếm đến số 4, 8, 12, 0, lúc này thì Q0 và Q1 đều xuống thấp; vậy ngõ vào T2 sẽ là And của hai ngõ vào này.

- Ngõ ra Q3 đảo trạng thái khi số đếm là 8 và 0 khi này Q0, Q1, Q2 đều tác dụng cạnh xuống, vậy ngõ vào T3 sẽ là And của 2 ngõ vào này.

Vậy mỗi FF đều phải có đầu vào T được nối sao cho chúng ở mức cao chỉ khi nào đầu ra của các FF trước nó ở mức cao.

T0 = 1

T1 = Q0

T2 = Q1.Q2

T3 = Q0.Q1.Q2

và từ đây mạch được kết nối với hai cổng And được thêm vào:

Hình 5.14. Mạch đếm lên đồng bộ mod 16.

Trì hoãn truyền của mạch đếm sẽ bằng trì hoãn truyền qua một FF cộng với trì hoãn truyền qua các cổng and. Với mạch đếm đã khảo sát ở trên số tầng là n = 4, số cổng

Trang 76


and phải dùng thêm là n – 2 = 2 nhưng thời gian cũng chỉ trì hoãn trên một cổng and thôi nên trì hoãn truyền tổng cộng là:

Do trì hoãn truyền của cổng and thì nhỏ hơn nhiều so với trì hoãn truyền của FF nên thời gian này nhỏ hơn so với thời gian tương ứng của mạch đếm không đồng bộ. Điều này còn có ích hơn khi trong mạch có rất nhiều tầng FF và mạch phải hoạt động ở tần số cao. Đây là điểm nổi bật của nó so với mạch đếm không đồng bộ nhưng rõ ràng nó sẽ phải có cấu tạo phức tạp hơn.

Ví dụ:

Hãy xem tần số hoạt động lớn nhất của mạch trên (fmax) khi tD(FF) = 50ns, tD(and) = 20ns và so sánh nó với fmax của mạch đếm không đồng bộ cùng số bit

Ta có trì hoãn truyền tổng cộng của mạch là tD = 50 + 20 = 70(ns). Chu kì xung nhịp ck đầu vào Tck phải lớn hơn 70 ns này do đó:

fmax = 1/70ns = 14,3MHz

Bây giờ với bộ đếm mod 16 không đồng bộ:

fmax = ¼.50ns = 5MHz

Như vậy rõ ràng bộ đếm song song hoạt động được ở tần số cao hơn hẳn.

Bây giờ giả sử cần làm mạch mod 32 từ mod 16, thì ta sẽ phải mắc thêm 1 tầng FF thứ 5. Trì hoãn truyền của đếm song song sẽ vẫn là 70ns suy ra fmax = 14,3MHz. Còn với bộ đếm không đồng bộ thì do có thêm 1 tầng nên fmax = 1/5.50ns = 4MHz, tần số này bị giảm hẳn đi.

2.3.2 Đếm đồng bộ lên xuống:

Ở hình 5.14 ở trên là mạch đếm đồng bộ lên, ta có thể xây dựng mạch đếm đồng bộ xuống giống như cách đã làm với mạch đếm không đồng bộ tức là dùng các đầu ra đảo của FF để điều khiển các đầu vào T của tầng kế tiếp. Như vậy với mạch đếm xuống mod 16 thì đầu ra Q sẽ được nối tới T1, T2, T3 và bộ đếm sẽ đếm xuống từ 15, 14, 13,… rồi về 0 để reset trở lại 15.

Bây giờ thêm 1 ngõ điều khiển chế độ đếm giống như bên mạch đếm lên xuống không đồng bộ ta đã có mạch đếm lên xuống đồng bộ. K = 1(up) đếm lên, K = 0(down) đếm xuống. Mạch được xây dựng như hình sau (lưu ý xung ck tác động cạnh lên).

Hình 3.15. Mạch đếm đồng bộ lên hay xuống.

Trang 77


2.3.3 Đếm đồng bộ hệ thập phân:

Để thiết kế mạch đếm mod m bất kì từ mạch đếm mod 2n (m <= 2n) ta có thể dùng ngõ clear để xoá mạch khi đếm đến số m, cách khác là nhìn vào giản đồ xung để thử nghiệm việc nối các đầu vào J, K. Ở đây ta sẽ xét đến mạch đếm mod 10 hay dùng.

Ngoài xung ck được đưa vào tất cả 4 tầng FF thì cần phải giải quyết các ngõ J, K

Để ý là khi mạch đếm đến số 10 thì Q0 = 0 và Q2 = 0 không đổi trạng thái khi reset về 0 nên FF 0 và FF 2 được kích bình thường như đã nói.

Còn với FF 1, Q1 đổi trạng thái khi Q0 ở cao đồng thời Q1 phải được giữ luôn mức thấp ở số đếm thứ 10, khi này có thể tận dụng đang ở cao cho tới khi reset, vậy J1 = K1 = Q0.

Sau cùng với FF 3 Q3 sẽ được reset về 0 khi cả 3 Q0Q1Q2 đều về 0. Vậy J3 = K3 = Q0Q1Q2.

Kiểm tra lại thấy rằng mạch đúng là hoạt động đếm chia 10. Bạn có thể xem phần thiết kế mạch đếm đồng bộ ở sau để hiểu rõ cách nối mạch, còn đây là cấu trúc mạch mô tả:

Hình 5.16. Mạch đếm mod 10 đồng bộ.

2.3.4.Đếm đặt trước số đếm:

Nhiều bộ đếm song song ở dạng IC tích hợp được thiết kế để có khả năng nạp trước số cần đếm thay vì 0 như ta thường thấy. Số đặt trước là bất kì trong những số có thể ra của mạch và mạch có thể đếm lên hay đếm xuống 1 cách đồng bộ hay không đồng bộ từ số này.Việc này giống như là nạp song song ở ghi dịch vậy, bằng cách tận dụng ngõ Cl và Pr (ngõ không đồng bộ độc lập với ck). Cấu trúc mạch với 3 tầng FF được minh hoạ như hình và hoạt động nạp được thực hiện như sau: Hình 5.17.

Giả sử mạch đang đếm hay dừng ở 1 số đếm nào đó.

Đưa sẵn số đếm có trạng thái cần nạp vào ngõ A B C.

Đặt một xung mức thấp vào đầu LD (parallel load), xung này sẽ cho phép trạng thái logic ABC qua cổng Nand để đưa vào 3 tầng FF qua 3 ngõ Pr hay Cl (tuỳ thuộc bit mức thấp hay cao). Kết quả là Q0 = A, Q1 = B, Q2 = C.

Khi LD lên cao trở lại, lúc này nếu có xung nhịp Ck thì mạch sẽ tiếp tục đếm từ số vừa nạp (trước đó ck và các ngõ T không có tác dụng).

Trang 78


Hình 5.17. Mạch đếm đặt trước 3 bit.

2.3.5. Một số IC đếm đồng bộ:

Nhóm 74LS160/161/162/163:

Cả 4 IC đều có cùng kiểu chân và các ngõ vào ra tương tự nhau; có xung ck này ở cạnh xuống do trong cấu tạo có thêm mạch đệm sau ngõ đồng bộ; có khả năng nạp song song; preset đồng bộ; có thể nối chồng nhiều IC để có số mod lớn hơn nhiều do đó:

- LS160, LS161 là IC đếm chia 10 còn LS161 và LS163 là đếm chia 16.

- LS160 và LS161 có chân xoá Cl không đồng bộ còn LS161, LS163 có chân xoá Cl đồng bộ.

Nhóm 74190, 74191

74LS190 là mạch đếm chia 10 còn 74LS191 là mạch đếm chia 16. Chúng có kiểu chân ra như nhau và chức năng cũng như nhau.

- Chân EnG (enable gate) là ngõ vào cho phép tác động ở thấp; chân U/D là ngõ cho phép đếm lên hay xuống (thấp).

- Chân RC (ripple clock) xung rợn sẽ xuống thấp khi đếm hết số; được dùng cho việc nối tầng và xác định tần số của xung max/min khi nối tới chân LD (load) của tầng sau.

Cách nối tầng như sau: chân RC của tầng trước nối tới chân ck của tầng sau, khi này tuy mỗi mạch là đếm đồng bộ nhưng toàn mạch là đếm bất đồng bộ. Cách khác là chân RC của tầng trước nối tới chân EnG của tầng sau, xung ck dùng đồng bộ tới các tầng.

Nhóm 74LS192, LS193

LS192 là mạch đếm chia 10 còn LS193 là mạch đếm chia 16.

Cả 2 loại đều cấu trúc chân như nhau và đều có khả năng đếm lên hay xuống.

Trang 79


Khi đếm lên xung ck được đưa vào chân CKU còn khi đếm xuống xung ck được đưa vào chân CKD.

Khi đếm lên hết số chân Carry xuống thấp, khi đếm xuống hết số chân Borrow xuồng thấp, 2 chân này dùng khi cần nối tầng nhiều IC.

Đặc biệt mạch có thể đặt trước số đếm ban đầu ở các chân ABCD và chân LD xuống thấp để cho phép nạp số ban đầu.

Nhóm 74HC/HCT4518 và 74HC/HCT4520:

Đây là 2 IC đếm đồng bộ họ CMOS dùng FF D về hoạt động cũng tương tự như những IC kể trên nhưng vì cấu tạo cơ bản từ các cổng logic CMOS nên tần số hoạt động thấp hơn so với những IC cùng loại bù lại tiêu tán công suất thấp. 4518 là IC đếm chia 10 còn 4520 là IC đếm chia 16.

Cấu trúc chân và đặc tính của chúng như nhau:

Chân nhận xung ck và chân cho phép E có thể chuyển đổi chức năng cho nhau do đó mạch có thể tác động cạnh xuống hay cạnh lên

Mạch cũng cho phép nối tầng nhiều IC khi nối Q3 của tầng trước tới ngõ E của tầng sau.

BÀI 3: MẠCH GHI DỊCH

3.1. Giới thiệu:

Ở phần trước ta đã được biết đến các loại FF. Chúng đều có thể lưu trữ (nhớ 1 bit) và chỉ khi có xung đồng bộ thì bit đó mới truyền tới ngõ ra (đảo hay không đảo). Bây giờ nếu ta mắc nhiều FF nối tiếp lại với nhau thì sẽ nhớ được nhiều bit. Các ngõ ra sẽ phần hoạt động theo xung nhịp ck.

Có thể lấy ngõ ra ở từng tầng FF (gọi là các ngõ ra song song) hay ở tầng cuối (ngõ ra nối tiếp). Như vậy mạch có thể ghi lại dữ liệu (nhớ) và dịch chuyển nó (truyền) nên mạch được gọi là ghi dịch. Ghi dịch cũng có rất nhiều ứng dụng đặc biệt trong máy tính, như chính cái tên của nó: lưu trữ dữ liệu và dịch chuyển dữ liệu chỉ là ứng dụng nổi bật nhất.

3.1.1 Cấu tạo:

Ghi dịch có thể được xây dựng từ các FF khác nhau và cách mắc cũng khác nhau nhưng thường dùng FF D, chúng được tích hợp sẵn trong 1 IC gồm nhiều FF (tạo nên ghi dịch n bit). Hãy xem cấu tạo của 1 ghi dịch cơ bản 4 bit dùng FF D.

Hình 5.18. Ghi dịch 4 bit cơ bản.

Trang 80


3.1.2 Hoạt động:

Thanh ghi, trước hết được xoá (áp xung CLEAR) để đặt các ngõ ra về 0. Dữ liệu cần dịch chuyển được đưa vào ngõ D của tầng FF đầu tiên (FF0). Ở mỗi xung kích lên của đồng hồ ck, sẽ có 1 bit được dịch chuyển từ trái sang phải, nối tiếp từ tầng này qua tầng khác và đưa ra ở ngõ Q của tầng sau cùng (FF3). Giả sử dữ liệu đưa vào là 1001, sau 4 xung ck thì ta lấy ra bit LSB, sau 7 xung ck ta lấy ra bit MSB.

Nếu tiếp tục có xung ck và không đưa thêm dữ liệu vào thì ngõ ra chỉ còn là 0 (các FF đã reset : đặt lại về 0 hết. Do đó ta phải “hứng” hay ghim dữ liệu lại. Một cách làm là sử dụng 2 cổng AND, 1 cổng OR và 1 cổng NOT như hình dưới đây.

Hình 5.19. Cho phép chốt dữ liệu trước khi dịch ra ngoài.

Dữ liệu được đưa vào thanh ghi khi đường điều khiển R/W control ở mức cao (Write). Dữ liệu chỉ được đưa ra ngoài khi đường điều khiển ở mức thấp (Read).

3.1.3. Phân loại:

Có nhiều cách chia loại thanh ghi dịch (SR).

- Theo số tầng FF (số bit): SR có cấu tạo bởi bao nhiêu FF mắc nối tiếp thì có bấy nhiêu bit (ra song song). Ta có SR 4 bit, 5 bit, 8 bit, 16 bit …

Có thể có SR nhiều bit hơn bằng cách mắc nhiều SR với nhau hay dùng công nghệ CMOS (các máy tính sử dụng SR nhiều bit).

- Theo cách ghi dịch có:

+ SISO vào nối tiếp ra nối tiếp.

+ SIPO vào nối tiếp ra song song.

+ PISO vào song song ra nối tiếp.

+ PIPO vào song song ra song song.

- Theo chiều dịch có SR trái, phải, hay cả 2 chiều.

- Theo mạch ra có loại thường và 3 trạng thái.

Trang 81


Loại vào nối tiếp ra song song và ra nối tiếp.

3.2.Mạch ghi dịch vào nối tiếp ra song song:

Loại vừa khảo sát ở mục 3.1.2 thuộc loại ghi dịch vào nối tiếp ra nối tiếp. Đây cũng là cấu trúc của mạch ghi dịch vào nối tiếp ra song song. Dữ liệu sẽ được lấy ra ở 4 ngõ Q của 4 tầng FF, vì chung nhịp đồng hồ nên dữ liệu cũng được lấy ra cùng lúc.

Hình 5.20 Mạch ghi dịch vào nối tiếp ra song song.

Bảng dưới đây cho thấy làm như thế nào dữ liệu được đưa tới ngõ ra 4 tầng FF

3.3.Mạch ghi dịch vào song song ra nối tiếp(hoặc ra song song):

Bây giờ muốn đưa dữ liệu vào song song (còn gọi là nạp song song) ta có thể tận dụng ngõ vào không đồng bộ Pr và Cl của các FF để nạp dữ liệu cùng một lúc vào các FF. Như vậy có thể dùng thêm 2 cổng nand và một cổng NOT cho mỗi tầng. Mạch mắc như sau:

Hình 5.21. Mạch ghi dịch nạp song song.

Mạch hoạt động bình thường khi nạp song song ở thấp như đã nói. Khi nạp song song WRITE = 1 cho phép nạp.

Trang 82


ABCD được đưa vào Pr và Cl đặt và xoá để Q0 = A, Q1 = B, … Xung ck và ngõ vào nổi tiếp không có tác dụng (vì sử dụng ngõ không đồng bộ Pr và Cl)

Một cách khác không sử dụng chân Pr và Cl được minh hoạ như hình dưới đây.Các cổng NAND được thêm vào để nạp các bit thấp D1, D2, D3. Ngõ WRITE/SHIFT dùng để cho phép nạp (ở mức thấp) và cho phép dịch (ở mức cao). Dữ liệu nạp và dịch vẫn được thực hiện đồng bộ như các mạch trước.

Hình 5.22. Mạch ghi dịch nạp song song ra nối tiếp.

Với mạch hình 5.22 ngõ ra dữ liệu là nối tiếp, ta cũng có thể lấy ra dữ liệu song song như ở hình 5.23, Cấu trúc mạch không khác so với ở trên. Dữ liệu được đưa vào cùng lúc và cũng lấy ra cùng lúc (mạch như là tầng đệm và hoạt động khi có xung ck tác động lên).

Hình 5.23. Mạch ghi dịch vào song song ra song song.

3.4. Mạch ghi dịch 2 chiều:

Như đã thấy, các mạch ghi dịch nói ở những phần trên đều đưa dữ liệu ra bên phải nên chúng thuộc loại ghi dịch phải. Để có thể dịch chuyển dữ liệu ngược trở lại (dịch trái) ta chỉ việc cho dữ liệu vào ngõ D của tầng cuối cùng, ngõ ra Q được đưa tới tầng kế tiếp, …. Dữ liệu lấy ra ở tầng đầu.

Để dịch chuyển cả 2 chiều, có thể nối mạch như hình dưới đây(Hình 5.24)

Trang 83


Với mạch trên, các cổng NAND và đường cho phép dịch chuyển dữ liệu trái hay phải. Bảng dưới đây minh hoạ cho mạch trên : dữ liệu sẽ dịch phải 4 lần rồi dịch trái 4 lần. Để ý là thứ tự 4 bit ra bị đảo ngược lại so với chúng ở trên.

Hình 5.24 Mạch ghi dịch cho phép dịch chuyển cả 2 chiều.

3.5 Một số IC ghi dịch:

Nhận thấy rằng các ghi dịch mô tả ở trên đều dùng các FF rời, rồi phải thêm nhiều cổng logic phụ để tạo các loại SR khác nhau. Trong thực tế ghi dịch được tích hợp sẵn các FF và đã nối sẵn nhiều đường mạch bên trong; người sử dụng chỉ còn phải làm một số đường nối bên ngoài điều khiển các ngõ cho phép thôi. Các SR cũng được tích hợp sẵn các chức năng như vừa có thể dịch trái dịch phải vừa vào nối tiếp vừa nạp song song. Ở đây là một số ghi dịch hay được dùng:

Liệt kê

7494 : 4bit vào song song, nối tiếp; ra nối tiếp.

7495/LS95 : 4 bit, vào song song/nối tiếp; ra song song; dịch chuyển trái phải.

7495/LS96 : 5 bit, vào nối tiếp/song song; ra song song nối tiếp.

74164/LS164 : 8 bit vào song song ra nối tiếp.

74165/LS765 : 8 bit, vào song song/nối tiếp; ra nối tiếp bổ túc.

74166/LS166 : 8 bit; vào song song/nối tiếp; ra nối tiếp; có thể nạp đồng bộ.

74194/LS194 : 4 bit vào song song/nối tiếp; ra song song; nạp đồng bộ dịch chuyển trái phải.

74195/LS195 : 4 bit, vào song/nối tiếp; ra song song; tầng đầu vào ở JK.

74295/LS295 : như 74194/LS194 nhưng ra 3 trạng thái.

74395/LS295 : 4 bit vào song song; ra song song 3 trạng thái.

74LS671/672 : 4 bit có thêm chốt.

Trang 84


74LS673/674 : 16 bit.

Khảo sát ghi dịch tiêu biểu 74/74LS95:

Hình 5.25. Sơ đồ chân ra 74LS95

Sơ đồ cấu tạo và bảng hoạt động của IC như hình trên. Các chế độ hoạt động của nó như sau:

Nạp nối tiếp:

Đưa dữ liệu vào tầng đầu Q0

Đặt điều khiển chọn ở mức thấp.

Khi có ck1 hay ck2 thì dữ liệu sẽ lần lượt nạp vào ghi dịch và sẽ được đưa tới các tầng sau.

Nạp song song:

Dữ liệu vào ở 4 ngõ ABCD

Đưa điều khiển kiểu lên cao

Khi có ck1 hay ck2 thì dữ liệu sẽ được nạp vào đồng thời các tầng của ghi dịch ở cạnh lên đầu của xung ck.

3.6. Ứng dụng của thanh ghi dịch:

Thanh ghi dịch đóng vai trò cực kì quan trọng trong việc lưu trữ, tính toán số học và logic. Chẳng hạn trong các bộ vi xử lí, máy tính đều có cấu tạo các thanh ghi dịch; trong vi điều khiển (8051) cũng có các ghi dịch làm nhiều chức năng hay như trong nhân chia, ALU đã xét ở chương 2 ghi dịch cũng đã được đề cập đến. Ở đây không đi vào chi tiết mà chỉ nói khái quát ngắn gọn về ứng dụng của chúng.

3.6.1. Lưu trữ và dịch chuyển dữ liệu:

Đây là ứng dụng cơ bản và phổ biến nhất của chúng. Ghi dịch n bit sẽ cho phép lưu trữ được n bit dữ liệu một thời gian mà chừng nào mạch còn được cấp điện. Hay nói cách khác dữ liệu khi dịch chuyển đã được trì hoãn một khoảng thời gian, nó tuỳ thuộc vào:

- Số bit có thể ghi dịch (số tầng FF cấu tạo nên ghi dịch)

- Tần số xung đồng hồ

3.6.2. Tạo kí tự hay tạo dạng song điều khiển:

Ta có thể nạp vào ghi dịch, theo cách nạp nối tiếp hay song song, một mã nhị phân của một chữ nào đó (A, B, ...) hay một dạng sóng nào đó. Sau đó nếu ta nối ngõ ra nối

Trang 85


tiếp của ghi dịch vòng trở lại ngõ vào nối tiếp thì khi có xung ck các bit sẽ dịch chuyển vòng quanh theo tốc độ của đồng hồ. Cách này có thể điều khiển sáng tắt của các đèn (sắp xếp trên vòng tròn hay cách nào khác) Như mô phỏng sau là dạng sáng tắt của đèn led. Với tải cổng suất thì cần mạch giao tiếp công suất như thêm trans, rờ le, SCR,... đã nói ở chương 1 cũng sẽ được dùng. Cũng có thể tạo ra dạng sóng tín hiệu tuần hoàn cho mục đích thử mạch bằng cách này. Ta có thể thay đổi dạng sóng bằng cách thay đổi mã số nhị phân nạp cho ghi dịch, và thay đổi tần số xung kích ck được cấp từ mạch dao động ngoài từ 0 đến 200MHz tuỳ loại mạch ghi dịch.

Hình 5.26. Tạo dạng sóng điều khiển bởi ghi dịch.

3.6.3. Chuyển đổi dữ liệu nối tiếp sang song song và ngược lại:

Các máy tính hay các bộ vi xử lí khi giao tiếp với nhau hay với các thiết bị ngoài thường trao đổi dữ liệu dạng nối tiếp khi giữa chúng có một khoảng cách khá xa. Ngoài cách dùng các bộ dồn kênh tách kênh ở 2 đầu truyền mà ta đã nói ở chương 2 thì ghi dịch cũng có thể được dùng. Các ghi dịch chuyển song song sang nối tiếp sẽ thay thế cho mạch dồn kênh và các ghi dịch chuyển nối tiếp sang song song sẽ thay thế cho mạch tách kênh. Bên cạnh ghi dịch, cũng cần phải có các mạch khác để đồng bộ, chống nhiễu, rò sai… nhằm thực hiện quá trình truyền nối tiếp hiệu quả.

Hình 5.27. Truyền dữ liệu nối tiếp.

3.6.4. Bus truyền dữ liệu:

Bây giờ liệu với 8 đường dữ liệu song song vừa nhận được từ tách kênh đó (còn gọi là 1 byte), ta có thể dùng chung cho nhiều mạch được không? Sở dĩ có yêu cầu đó là vì trong máy vi tính có rất nhiều mạch liên kết với nhau bởi các đường dữ liệu địa chỉ

Trang 86


gồm nhiều bit dữ liệu 8, 16, 32… mà ta đã biết đến nó với cái tên là bus. Vậy bus chính là các đường dữ liệu dùng chung cho nhiều mạch (chẳng hạn bus giữa các vi xử lí, các chíp nhớ bán dẫn, các bộ chuyển đổi tương tự và số,…)

Chỉ có một đường bus mà lại dùng chung cho nhiều mạch, do đó để tránh tranh chấp giữa các mạch thì cần phải có một bộ phận điều khiển quyết định cho phép mạch nào được thông với bus, các mạch khác bị cắt khỏi bus. Vậy ở đây thanh ghi hay các bộ đệm 3 trạng thái được dùng.

Hình dưới minh hoạ cho đường bus 8 bit nối giữa vi xử lí với bộ đếm 8 bit, bàn phím, và bộ 8 nút nhấn:

Hình 5.28. Bus dữ liệu.

Giả sử rằng cả thiết bị đều cần giao tiếp với vi xử lí, nhưng chỉ có một đường truyền nếu tất cả đồng loạt đưa lên thì có thể bị ảnh hưởng lẫn nhau giữa các dữ liệu, và thông tin nhận được là không chính xác. Do đó ở đây vi xử lí sẽ quyết định: chẳng hạn nó đặt ngõ OE1 cho phép bộ đếm cho mạch đếm đưa dữ liệu lên bus còn chân OE2 và OE3 ngưng làm dữ liệu từ bàn phím và nút nhấn bị ngắt (chờ) tức ngõ ra các bộ đệm hay thanh ghi 3 trạng thái ở trạng thái tổng trở cao. Tương tự khi vi xử lí cần giao tiếp với các mạch khác. Với tốc độ xử lí hàng trăm hàng ngàn MHz thì việc dữ liệu phải chờ là không đáng kể do đó giữa các thiết bị giao tiếp với nhau rất nhanh và dường như đồng thời.

CHƯƠNG 6: MẠCH ĐỊNH THỜI (TIMER)

Trang 87


Timer là một vi mạch định thời rất thông dụng. Nó có thể theo nhiều chức năng: làm mạch đa hài đơn ổn hoặc phiếm định, để tạo một xung vuông đơn hay một dãy xung vuông góc lặp lại, hoặc một dãy xung tam giác. Thời gian định thời có thể thay đổi từ và s đến và trăm giây nhờ môt mạch R – C đơn giản, với độ chính xá điển hình là 1%.

6.1 Khái niệm về mạch định thời 555:

a. Khái niệm chung:

Có hai loại mạch định thời thông dụng nhất là Timer 555 chế tạo theo công nghệ transistor lưỡng cực (BJT) và Timer 7555 chế tạo theo công nghệ CMOS. Điện áp cung cấp cho IC 555 là 5 ÷ 15V, cho IC 7555 là 2 ÷ 18V. Công suất tiêu thụ và dòng cung cấp ở IC 7555 cũng nhỏ hơn nhiều so với IC 555. Với nguồn + 15V, IC 555 yêu cầu dòng cỡ 10mA. Dòng đầu ra cực đại của IC 555 có thể đạt tới 200mA (ở IC 7555 chỉ bằng nửa số này).

b. Cấu tạo:

Cấu tạo của IC 555 gồm OP-amp so sánh điện áp, mạch lật và transistor để xả điện. Cấu tạo của IC đơn giản nhưng hoạt động tốt. Bên trong gồm 3 điện trở mắc nối tiếp chia điện áp VCC thành 3 phần. Cấu tạo này tạo nên điện áp chuẩn. Điện áp 1/3 VCC nối vào chân dương của Op-amp 1 và điện áp 2/3 VCC nối vào chân âm của Op-amp 2. Khi điện áp ở chân 2 nhỏ hơn 1/3 VCC, chân S = [1] và FF được kích. Khi điện áp ở chân 6 lớn hơn 2/3 VCC, chân R của FF = [1] và FF được reset.

Hình 6.1: Sơ đồ khối chức năng và vỏ của IC 555.

Chức năng các chân của IC 555:

1. Chân 1 là chân nối mass.

2. Chân số 8 để đặt nguồn cung cấp UCC = 5 ÷ 15V.

3. Chân số 2 là chân đầu vào kích khởi (trigger), dùng để đặt xung kích thích bên ngoài khi mạch làm việc ở chế độ đa hài đơn ổn.

4. Chân số 3 là đầu ra của IC

Trang 88


5. Chân số 4 là chân xóa (Reset) nó có thể điều khiển xóa điện áp đầu ra khi điện áp đặt vào chân này từ 0,7 trở xuống. Vì vậy, để có thể phát xung ở đầu ra chân số 4 phải đặt ở mức cao H.

6. Chân số 5 là chân điện áp điều khiển (Control Volttage). Ta có thể đưa một điện áp ngoài vào để thay đổi việc định thời của mạch, nghĩa là thay đổi tần số dãy xung phát ra. Khi không đươc sử dụng thì chân 5 nối mass thông qua một tụ khoảng 0,01F.

7. Chân 6 là chân điện áp ngưỡng (Threshold).

8. Chân 7 là chân phóng điện (Discharge).

c. Chế độ làm việc như mạch đa hài phiếm định của IC 555:

Hình 6.2 là sơ đồ nối chân của IC 555 để nó hoạt động như một mạch đa hài phiếm định. Chân ra số 3 sẽ phát ra một dãy xung vuông góc lặp lại. Thời gian tồn tai xung t1 (độ rộng xung) phụ thuộc vào tốc độ nạp.

Hình 6.2: Dùng IC 555 làm mạch đa hài phiếm định.

Giải thích sự dao động: Ký hiệu 0 là mức thấp bằng 0V, 1 là mức cao gần bằng VCC. Mạch FF là loại RS Flip-flop. Khi S = [1] thì Q = [1] và = [ 0 ]. Sau đó, khi S = [0] thì Q = [1] và = [ 0 ]. Khi R = [1] thì = [1] và Q = [0].

Tóm lại, khi S = [1] thì Q = [1] và khi R = [1] thì Q = [0] bởi vì = [1], transisitor mở dẫn, cực C nối đất. Cho nên điện áp không nạp vào tụ C, điện áp ở chân không vượt quá V2. Do lối ra của Op-amp 2 ở mức 0, FF không reset.

o Giai đoạn ngõ ra ở mức 1:

Khi bấm công tắc khởi động, chân 2 ở mức 0. Vì điện áp ở chân 2 (V-) nhỏ hơn V1(V+), ngõ ra của Op-amp 1 ở mức 1 nên S = [1], Q = [1] và = [0]. Ngõ ra của IC ở mức 1. Khi = [0], transistor tắt, tụ C tiếp tục nạp qua R, điện áp trên tụ tăng. Khi nhấn

Trang 89


công tắc lần nữa Op-amp 1 có V- = [1] lớn hơn V+ nên ngõ ra của Op-amp 1 ở mức 0, S = [0], Q và vẫn không đổi. Trong khi điện áp tụ C nhỏ hơn V2, FF vẫn giữ nguyên trạng thái đó.

o Giai đoạn ngõ ra ở mức 0:

Khi tụ C nạp tiếp, Op-amp 2 có V+ lớn hơn V- = 2/3 VCC, R = [1] nên Q = [0] và = [1]. Ngõ ra của IC ở mức 0.

Vì = [1], transistor mở dẫn, Op-amp2 có V+ = [0] bé hơn V-, ngõ ra của Op-amp 2 ở mức 0. Vì vậy Q và không đổi giá trị, tụ C xả điện thông qua transistor. Kết quả cuối cùng: Ngõ ra OUT có tín hiệu dao động dạng sóng vuông, có chu kỳ ổn định.

Tính toán các thông số:Thời gian tồn tại xung tm (độ rộng xung) phụ thuộc vào tốc độ nạp của tụ C từ nguồn

cung cấp nghĩa là tỉ lệ với hằng số thời gian nạp τn = (R1 + R2).C, ta có:

Tm = τn.ln2 = (R1 + R2).C.ln2 0,7. (R1 + R2).C. (6.1)

Thời gian không có xung ts (thời gian nghỉ) phj thuộc sự phóng điện của tụ C qua chân phóng điện số 7, nghĩa là tỉ lệ với hằng số thời gian phóng τp = R2.C và:

Ts = τp.ln2 = R2.C.ln2 0,7. R2.C. (6.2)

Vậy tần số dãy xung ở đầu ra:

(6.3)

8 4

3

7

6

21 5

R

R

+UCC

10nF

C

Hình 6.3: Sơ đồ nối chân IC 555 tạo dãy xung vuông góc đối xứng.

Muốn nhận được dãy xung vuông góc đối xứng ở đầu ra, nghĩa là tm = ts = T/2 ta có thể làm theo hai cách sau:

Chọn R1 << R2. Lúc đó theo (6.1) và (6.2) có thể coi tm = ts = 0,7R2.C. Tuy nhiên không thể chọn R1 quá nhỏ được, ví dụ R1 = 100, vì khi đó dòng đi từ nguồn +UCC vào

chân 7 khi transistor dẫn là sẽ quá lớn phá hỏng transistor.

Trang 90


Sử dụng thêm một diode mắc song song với R2 và chọn R1 = R2 = R. Ở hình 6.3, đường nạp cho tụ C từ nguồn +UCC có đi qua diode; điện trở R nối song song với diode khi đó coi như ngắn mạch và hằng số thời gian của mạch nạp τn = RC. Khi tụ C phóng điện vào chân 7 thì nó không thể phóng qua diode (vì diode mắc ngược) và hằng số thời gian của mạch phóng τp = RC. Ta thấy τn = τp nên:

tm = ts = 0,7RC

Dãy xung ở đầu ra là đối xứng, với tần số:

6.2 Một số ứng dụng thực tế của IC 555:

6.2.1. Mạch đa hài đơn ổn dùng IC 555: được sử dụng chủ yếu như một rơle thời gian để điều khiển hoạt động của một đối tượng nào đó trong một thời gian xác định. Ta lấy sơ đồ hình 6.4 làm ví dụ:

Đây là sơ đồ tự bật đèn chiếu sáng ở cổng khi khách đến vào buổi tối. Trên sơ đồ, nút ấn N dùng để phát hiện khi có khách đến (ví dụ nút N đặt ở cổng khi nhấn chuông thì N bị nhấn và đóng mạch), R là phần tử quang điệ trở bán dẫn; cường độ sáng chiếu vào phần tử càng mạnh thì R càng giảm. Nó dùng để phân biệt trời tối và sáng.

C1

10nF

+UCC

R2

R

51

2

6

7

3

48

D1

D2

Â

R3

C2

N

R

RCA

A

RL K

Hình 6.4 Mạch tự động bật đèn khi trời tối.

Xét hoạt động của sơ đồ: IC 555 được đấu thành mạch đa hài đơn ổn; tải ở chân 3 là cuộn dây RL của rơle điện từ với tiếp điểm thường mở K; R - RCA họp thành phân áp và ta điều chỉnh RCA ở trị số sao cho ban ngày R nhỏ, điện áp uA tại điểm A lớn hơn ngưỡng kích khởi yêu cầu đặt lên chân kích khởi 2 (uA > UCC/3), vào buổi tối R lớn và uA ở dưới ngưỡng kích khởi (uA< UCC/3).

o Khi nút N hở, toàn bộ nguồn cung cấp +UCC đặt lên chân 2 nên mạch không hoạt động. Ban ngày nếu nhấn nút N thì mạch vẫn không làm việc, vì điện áp u A

ở chân A truyền qua tụ C2 vào thẳng chân 2 vẫn cao hơn ngưỡng kích khởi.

Trang 91


o Chỉ buổi tối, R lớn để (uA< UCC/3), khi có khách đến, nút N bị nhấn và uA

truyền ngay qua tụ C2 tới chân 2 sẽ kích khởi hoạt động của IC 555. Ở đầu ra 3 xuất hiện một xung vuông biên độ khoảng +UCC. Qua cuộn RL có dòng làm đóng tiếp điểm K của mạch xoay chiều, cung cấp cho đèn chiếu sáng Đ đặt ở cổng. Đèn chỉ sáng trong khoảng thời gian tx 1,1R1C1 là thời gian tồn tại xung ở chân 3.

Các linh kiện trong sơ đồ có thông số như sau:

R1 = 470; R2 = 100k; R3 = 330k;

C1 = 100F; C2 = 10nF; RCA = 0 ÷ 47 k;

Phần tử quang điện sulfit – Cadmium có R = = 0 ÷ 47 k; cuộn dây rơle RL 12V, 100; D1, D2 là loại 1N4001. Với các trị số R1C1 như trên thì đèn Đ sẽ sáng trong vòng 50s.

6.2.2. Mạch đa hài phiếm định dùng IC 555: dùng vào nhiều mục đích khác nhau, sau đây là một số ví dụ:

a. Mạch còi báo động dùng IC 555:

Hình 6.5 là sơ đồ thông dụng của mạch còi báo động dùng IC 555. Dãy xung vuông góc gần như đối xứng ở chan 3 điều khiển sự đóng/mở liên tục của khóa transistor , tạo thành dãy xung dòng điện qua cuộn dây loa, làm màng loa rung với tần số bằng tần số với dãy xung đầu ra 3. Mạch ra transistor giữ vai trò khuếch đại công suất, đảm bảo có thể chọn loa công suất khoảng vài W. Hai diode D1, D2 tương ứng để bảo vệ transistor và cuộn dây loa. Sự dao động liên tục và lớn của dòng dây qua loa gây sự biến động liên tục của điện áp nguồn cung cấp. Diode D3 và tụ 470F đảm bảo sự ổn định của điện áp cung cấp cho IC 555.

R1

+UCC

10nF

C1 512

6

7

3

48

10nF

R2100k

10k

120

Loa

D1

D2

1N4001

1N4001

470F

1N4001

D1

Hình 6.5. Mạch còi báo động dùng IC 555.

b. Đàn điện tử dùng IC 555:

Mạch hình 6.5 là sơ đồ một đàn điện tử dùng IC 555. Đàn có 5 phím nhấn P1 ÷ P5 nối tiếp với các tụ C1 ÷ C5. Nhấn các phím khác nhau, màng loa sẽ rung với các tần số khác nhau, tạo thành một âm thanh xác định. Tăng số phím ấn, ta sẽ mở rộng dải âm thanh của đàn.

Trang 92


Trị số điển hình của các linh kiện trên sơ đồ:

R1 = 0 ÷ 100k; R2 = 1k; Loa: 8;

C1 = 0,1F; C2 = 0,05F; C3 = 0,001F;

C4 = 0,005F; C5 = 0,001F;

Loa

R2

8 4

37

6

21 5

10nF

+UCC

R1

4,7FP5C5

C4 P4

C3 P3

C2 P2

C1 P1

100

Hình 6.6. Đàn điện tử dùng IC 555.

c. Sơ đồ nguồn cấp điện cho đèn nê - ôn:

Hình 6.7 là mạch thắp sáng đèn nê-ôn dùng IC 555.

10nF

D

C2R3

+UCC

R2

R1

10nFC1

Biãún aïp

Â

8 4

3

7

6

21 5

Hình 6.7. Mạch thắp sáng đèn nê-ôn dùng IC 555.

Trị số điển hình của các linh kiện trên sơ đồ:

R1 = 0 ÷ 47k; R2 = 1k; R3 = 10k;

C1 = 1F; C2 = 0,1F, 250V; Đ: đèn nê-ôn 220V;

Trang 93


CHƯƠNG 7: CHUYỂN ĐỔI TÍN HIỆUBÀI 1: TÍN HIỆU TƯƠNG TỰ VÀ TÍN HIỆU SỐ

Các đại lượng vật lý được theo dõi, đo lường, ghi lại, tính toán …cần được biểu diễn bằng giá trị thực của chúng một cách chính xác để thuận lợi cho việc xử lý kết quả. Có hai cách biểu diễn đại lượng này:

- Biểu diễn ở dạng tương tự: khi hàm biểu diễn và đại lượng biến thiên theo thời gian cùng một cách thức ta có tín hiệu tương tự hay tín hiệu analog mô tả biểu diễn đại lượng cần xử lý, ví dụ như hiệu điện thế ở đầu ra của một micro có thể biến thiên liên tục trong khoảng giá trị từ 0 tới khoảng 100mV, biểu diễn tiếng nói của người đang sử dụng micro, hoặc kim đồng hồ đo tốc độ biến thiên liên tục khi một chiếc ô tô đang chạy để biểu diễn tốc độ của ôtô trong khoảng từ 0 đến 100km/h…

- Biểu diễn đại lượng ở dạng số khi đó hàm biểu diễn sẽ biến thiên không liên tục theo thời gian và người ta dùng các ký tự bằng số để mô tả biểu diễn nó, ta nhận được tín hiệu số hay tín hiệu Digital với đặc trưng là sự biến thiên theo từng bước rời rạc.

Tương ứng với điều trên, một mạch điện tử, một thiết bị hay hệ thống điện tử làm nhiệm vụ xử lý các tín hiệu thuộc loại nào sẽ mang tên tương ứng của loại đó: là hệ thống tương tự và hệ thống số. Nhìn chung thế giới hiện thực xung quanh là thế giới tương tự, tức là các đại lượng xung quanh ta có bản chất là tương tự tác động đến đầu vào và yêu cầu xuất hiện ở đầu ra một hệ thống gia công xử lý tin tức. Kỹ thuật xử lý số tín hiệu dùng các hệ thống số như vậy có vai trò trung gian trong ba bước:

Biến đổi đại lượng đầu vào tự nhiên dạng tương tự thành tín hiệu số tương ứng, rồi sau đó đưa vào hệ thống số (máy tính số chẳng hạn) xử lý. Chúng ta gọi sự chuyển đổi từ tín hiệu tương tự thành tín hiệu số là chuyển đổi AD, và mạch điện thực hiện sự biến đổi đó gọi là ADC (Analog Digital Conventer)

Xử lý thông tin tín hiệu số vừa nhận được, đây là nhiệm vụ chính của hệ thống số. Tại đây các đại lượng được gia công, xử lý, và được truyền đi đến đầu ra để chuyển đổi về dạng tương tự. Chúng ta gọi sự chuyển đổi từ tín hiệu số thành tín hiệu tương tự là chuyển đổi DA và mạch điện thực hiện sự biến đổi đó gọi là DAC (Digital Analog Conventer)

Biến đổi ở cổng ra tín hiệu dạng số về dạng tương tự, ở đây hệ thống số là việc biến đổi tín hiệu số (kết quả xử lý) thành tín hiệu tương tự.

Để kết quả xử lý nhận được chính xác thì chuyển đổi AD và DA phải có độ chính xác đủ cao. Mặt khác, muốn dùng hệ thống số điều khiển, giám sát các quá trình biến đổi nhanh thì ADC và DAC phải có tốc độ đủ lớn. Vậy độ chính xác và tốc độ chuyển đổi là các đặc trưng chủ yếu của để đánh giá chất lương ADC và DAC.

Nguyên nhân của việc làm 3 bước trung gian xử lý tín hiệu số xuất phát từ:

Trang 94


- Thói quen từ bản chất của con người “số hóa” các đại lượng cần quan tâm xử lý, ví dụ như khi ta nói nhiệt độ phòng là 250C thực ra chỉ là con số gần đúng đã được làm tròn của giá trị thực đang có.

- Kỹ thuật xử lý số thể hiện nhiều ưu điểm vượt trội so với các phương pháp xử lý truyền thống trước đây: dễ dàng hơn trong thiết kế, thuận lợi trong lưu giữ thông tin theo thời gian, tính chính xác và độ tin cậy đạt được cao, có thể lập trình để xử lý tự động, ít chịu ảnh hưởng của tác động lạ (nhiễu)…

Quá trình biến đổi một tín hiệu dạng tương tự sang dạng tín hiệu số cần 3 bước cơ bản sau đây:

Hình 7.1. Sơ đồ khối của hệ thống điều khiển nhiệt độ.

- Thực hiện việc rời rạc hóa tín hiệu tương tự bằng cách lấy mẫu các giá trị của nó ở những thời điểm xác định. Bước này cần chú ý làm giảm tới mức tối thiểu việc mất mát thông tin, muốn vậy thì chu kỳ (nhịp) lấy mẫu phải mau hơn hai lần chu kỳ mau nhất của tín hiệu (fmẫu ≥ 2fmax).

- Thực hiện việc làm tròn (lượng tử hóa) các giá trị mẫu đã lấy. Muốn vậy cần chọn ra một đơn vị rời rạc nhỏ nhất về độ lớn được gọi là 1 bước (một giá trị) lượng tử cùng đơn vị đo với các giá trị đã rời rạc ở trên và đánh giá chúng bằng bao nhiêu lần phần nguyên giá trị lượng tử.

- Thực hiện việc biểu diễn các giá trị vừa làm tròn thành các ký số trong hệ thống số đếm được lựa chọn, ví dụ trong hệ thập phân hay trong hệ đếm nhị phân công việc này gọi là mã hóa các giá trị làm tròn đã chọn.

BÀI 2: MẠCH CHUYỂN ĐỔI SỐ - TƯƠNG TỰ (DAC)

2.1. Định nghĩa:

Trang 95


Chuyển đổi số sang tương tự là quá trình lấy một giá trị được biểu diễn dưới dạng mã số ( digital code ) và chuyển đổi nó thành mức điện thế hoặc dòng điện tỉ lệ với giá trị số. Hình 7.2 minh họa sơ đồ khối của một bộ chuyển đổi DAC.

Hình 7.2. Sơ đồ khối của một DAC.

2.2. Các thông số kỹ thuật của bộ DAC:

2.2.1. Độ phân giải:

Độ phân giải (resolution) của bộ biến đổi DAC là tỉ số giữa giá trị cực tiểu đối với giá trị cực đại của điện áp đầu ra. Về trị số tỉ số này tương ứng với giá trị cực tiểu đối với giá trị cực đại của tín hiệu số đầu vào.

Độ phân giải của DAC phụ thuộc vào số bit, do đó các nhà chế tạo thường ấn định độ phân giải của DAC ở dạng số bit. DAC 10 bit có độ phân giải tinh hơn DAC 8 bit. DAC có càng nhiều bit thì độ phân giải càng tinh hơn.

Độ phân giải luôn bằng trọng số của LSB. Còn gọi là kích thước bậc thang (step size), vì đó là khoảng thay đổi của Vout khi giá trị của đầu vào số thay đổi từ bước này sang bước khác.

Hình 7.3. Dạng sóng bật thang của một DAC.

Dạng sóng bậc thang (hình 7.3) có 16 mức với 16 thạng thái đầu vào nhưng chỉ có 15 bậc giữa mức 0 và mức cực đại. Với DAC có N bit thì tổng số mức khác nhau sẽ là 2N, và tổng số bậc sẽ là 2N – 1. Do đó độ phân giải bằng với hệ số tỷ lệ trong mối quan hệ giữa đầu vào và đầu ra của DAC.

Đầu ra tương tự = K.x đầu vào số

Với K là mức điện thế (hoặc cường độ dòng điện) ở mỗi bậc.

Trang 96


Như vậy ta có công thức tính độ phân giải như sau:

Độ phân giải = (7-1)

Với là đầu ra cực đại (đầy thang)

N là số bit

Nếu tính theo phần trăm ta có công thức như sau: (7-2)

Như hình 7.3 ta có:

% Độ phân giải =

Ví dụ 1: Một DAC 10 bit có kích thước bậc thang = 10mV. Hãy xác định điện thế đầu ra cực đại (đầy thang) và tỷ lệ % độ phân giải.

Giải:

DAC có 10 bit nên ta có:

Số bậc là 210 – 1 = 1023 bậc

Với mỗi bậc là 10mV nên đầu ra cực đại sẽ là 10mVx1023 = 10,23V

% Độ phân giải =

Từ ví dụ trên cho thấy tỷ lệ phần trăm độ phân giải giảm đi khi số bit đầu vào tăng lên. Do đó ta còn tính được % độ phân giải theo công thức:

% Độ phân giải = (7-3)

2.2.2. Độ chính xác:

Có nhiều cách đánh giá độ chính xác của bộ DAC. Hai cách thông dụng nhất là sai số toàn thang (full scale error) và sai số tuyến tính (linearity error) thường được biểu biễn ở dạng phần trăm đầu ra cực đại (đầy thang) của bộ chuyển đổi.

Sai số toàn thang là khoảng lệch tối đa ở đầu ra DAC so với giá trị dự kiến (lý tưởng), được biểu diễn ở dạng phần trăm.

Sai số tuyến tính là khoảng lệch tối đa ở kích thước bậc thang so với kích thước bậc thang lý tưởng.

Điều quan trọng của một DAC là độ chính xác và độ phân giải phải tương thích với nhau.

2.2.3. Sai số lệch:

Theo lý tưởng thì đầu ra của DAC sẽ là 0V khi tất cả đầu vào nhị phân toàn là bit 0. Tuy nhiên trên thực tế thì mức điện thế ra cho trường hợp này sẽ rất nhỏ, gọi là sai số

Trang 97


lệch (offset error). Sai số này nếu không điều chỉnh thì sẽ được cộng vào đầu ra DAC dự kiến trong tất cả các trường hợp.

Nhiều DAC có tính năng điều chỉnh sai số lệch ở bên ngoài, sẽ cho phép chúng ta triệt tiêu độ lệch này bằng cách áp mọi bit 0 ở đầu vào DAC và theo dõi đầu ra. Khi đó ta điều chỉnh chiết áp điều chỉnh độ lệch cho đến khi nào đầu ra bằng 0V.

2.2.4.Thời gian ổn định:

Thời gian ổn định (settling time) là thời gian cần thiết để đầu ra DAC đi từ zero đến bậc thang cao nhất khi đầu vào nhị phân biến thiên từ chuỗi bit toàn 0 đến chuỗi bit toàn là 1. Thực tế thời gian ổn định là thời gian để đầu vào DAC ổn định trong phạm vi ±1/2 kích thước bậc thang (độ phân giải) của giá trị cuối cùng.

Ví dụ: Một DAC có độ phân giải 10mV thì thời gian ổn định được đo là thời gian đầu ra cần có để ổn định trong phạm vi 5mV của giá trị đầy thang.

Thời gian ổn định có giá trị biến thiên trong khoảng 50ns đến 10ns. DAC với đầu ra dòng có thời gian ổn định ngắn hơn thời gian ổn định của DAC có đầu ra điện thế.

2.2.5. Trạng thái đơn điệu:

DAC có tính chất đơn điệu (monotonic) nếu đầu ra của nó tăng khi đầu vào nhị phân tăng dần từ giá trị này lên giá trị kế tiếp. Nói cách khác là đầu ra bậc thang sẽ không có bậc đi xuống khi đầu vào nhị phân tăng dần từ zero đến đầy thang.

Tỉ số phụ thuộc dòng:

DAC chất lượng cao yêu cầu sự ảnh hưởng của biến thiên điện áp nguồn đối với điện áp đầu ra vô cùng nhỏ. Tỉ số phụ thuộc nguồn là tỉ số biến thiên mức điện áp đầu ra với biến thiên điện áp nguồn gây ra nó.

Ngoài các thông số trên chúng ta cần phải quan tâm đên các thông số khác của một DAC khi sử dụng như: các mức logic cao, thấp, điện trở, điện dung, của đầu vào; dải rộng, điện trở, điện dung của đầu ra; hệ số nhiệt, …

2.2.6. Tỉ số phụ thuôc nguồn:

2.2.7. Dải động, điện trở, điện dung đầu ra:

…

2.3. Các sơ đồ của bộ biến đổi DAC:

2.3.1. DAC dùng điện trở có trọng số nhị phân và bộ khuếch đại cộng.

Hình 7.3 là sơ đồ mạch của một mạch DAC 4 bit dùng điện trở và bộ khuếch đại đảo. Bốn đầu vào A, B, C, D có giá trị giả định lần lượt là 0V và 5V.

Trang 98


Hình 7.4: DAC dùng điện trở có trọng số nhị phân và bộ khuếch đại cộng.

Bộ khuếch đại thuật toán (Operational Amplifier – Op Amp) được dùng làm bộ cộng đảo cho tổng trọng số của bốn mức điện thế vào. Ta thấy các điện trở đầu vào giảm dần 1/2 lần điện trở trước nó. Nghĩa là đầu vào D (MSB) có RIN = 1k, vì vậy bộ khuếch đại cộng chuyển ngay mức điện thế tại D đi mà không làm suy giảm (vì R f = 1k). Đầu vào C có R = 2k, suy giảm đi 1/2, tương tự đầu vào B suy giảm 1/4 và đầu vào A giảm 1/8. Do đó đầu ra bộ khuếch đại được tính bởi biểu thức:

(7-4)

dấu âm (-) biểu thị bộ khuếch đại cộng ở đây là khuếch đại cộng đảo. Dấu âm này chúng ta không cần quan tâm.

Như vậy ngõ ra của bộ khuếch đại cộng là mức điện thế tương tự, biểu thị tổng trọng số của các đầu vào. Dựa vào biểu thức (7-4) ta tính được các mức điện áp ra tương ứng với các tổ hợp của các ngõ vào (bảng 7.1).

Bảng 7.1 Đầu ra ứng với điều kiện các đầu vào thích hợp ở 0V hoặc 5V.

Trang 99


Độ phân giải của mạch DAC hình 7.4 bằng với trọng số của LSB, nghĩa là bằng 1/8 x 5V = 0.625V. Nhìn vào bảng 7.1 ta thấy đầu ra tương tự tăng 0.625V khi số nhị phân ở đầu vào tăng lên một bậc.

Ví dụ 2:

a. Xác định trọng số của mỗi bit đầu vào ở hình 7.4

b. Thay đổi Rf thành 500. Xác định đầu ra cực đại đầy thang.

Giải:

a. MSB chuyển đi với mức khuếch đại = 1 nên trọng số của nó ở đầu ra là 5V. Tương tự như vậy ta tính được các trọng số của các bit đầu vào như sau:

MSB # 5V

MSB thứ 2 # 2.5V (giảm đi 1/2)

MSB thứ 3 # 1.25V (giảm đi 1/4)

MSB thứ 4 (LSB) # 0.625V (giảm đi 1/8)

b. Nếu Rf = 500 giảm theo thừa số 2, nên mỗi trọng số đầu vào sẽ nhỏ hơn 2 lần so với giá trị tính ở trên. Do đó đầu ra cực đại (đầy thang) sẽ giảm theo cùng thừa số, còn lại: -9.375/2 = -4.6875V

2.3.2. DAC R/2R ladder:

Mạch DAC ta vừa khảo sát sử dụng điện trở có trọng số nhị phân tạo trọng số thích hợp cho từng bit vào. Tuy nhiên có nhiều hạn chế trong thực tế. Hạn chế lớn nhất đó là khoảng cách chênh lệch đáng kể ở giá trị điện trở giữa LSB và MSB, nhất là trong các DAC có độ phân giải cao (nhiều bit). Ví dụ nếu điện trở MSB = 1k trong DAC 12

Trang 100


bit, thì điện trở LSB sẽ có giá trị trên 2M. Điều này rất khó cho việc chế tạo các IC có độ biến thiên rộng về điện trở để có thể duy trì tỷ lệ chính xác.

Để khắc phục được nhược điểm này, người ta đã tìm ra một mạch DAC đáp ứng được yêu cầu đó là mạch DAC mạng R/2R ladder. Các điện trở trong mạch này chỉ biến thiên trong khoảng từ 2 đến 1. Hình 7.5 là một mạch DAC R/2R ladder cơ bản.

Hình 7.5: Mạch DAC R/2R ladder cơ bản.

Từ hình 7.5 ta thấy được cách sắp xếp các điện trở chỉ có hai giá trị được sử dụng là R và 2R. Dòng IOUT phụ thuộc vào vị trí của 4 chuyển mạch, đầu vào nhị phân B0B1B2B3 chi phối trạng thái của các chuyển mạch này. Dòng ra IOUT được phép chạy qua bộ biến đổi dòng thành điện (Op-Amp) để biến dòng thành điện thế ra VOUT. Điện thế ngõ ra VOUT được tính theo công thức:

(7-5)

Với B là giá trị đầu vào nhị phân, biến thiên từ 0000 (0) đến 1111(15)

Ví dụ 3: Giả sử VREF = 5V của DAC ở hình 7.5. Tính độ phân giải và đầu ra cực đại của DAC này?

Giải

Độ phân giải bằng với trọng số của LSB, ta xác định trọng số LSB bằng cách gán B = 00012 = 1. Theo công thức (7-5), ta có:

Độ phân giải =

Đầu ra cực đại xác định được khi B = 11112 = 1510. Áp dụng công thức (7-5) ta có:

Đầu ra cực đại =

2.3.3. DAC với đầu ra dòng:

Trang 101


Trong các thiết bị kỹ thuật số đôi lúc cũng đòi hỏi quá trình điều khiển bằng dòng điện. Do đó người ta đã tạo ra các DAC với ngõ ra dòng để đáp ứng yêu cầu đó. Hình 7.6 là một DAC với ngõ ra dòng tương tự tỷ lệ với đầu vào nhị phân. Mạch DAC này 4 bit, có 4 đường dẫn dòng song song mỗi đường có một chuyển mạch điều khiển. Trạng thái của mỗi chuyển mạch bị chi phối bởi mức logic đầu vào nhị phân.

Hình 7.6: Mạch DAC có đầu ra dòng cơ bản.

Dòng chảy qua mỗi đường là do mức điện thế quy chiếu VREF và giá trị điện trở trong đường dẫn quyết định. Giá trị điện trở có trọng số theo cơ số 2, nên cường độ dòng điện cũng có trọng số theo hệ số 2 và tổng cường độ dòng điện ra IOUT sẽ là tổng các dòng của các nhánh.

(7-6)

Với:

DAC với đầu dòng ra có thể chuyển thành DAC có đầu ra điện thế bằng cách dùng bộ khuếch đại thuật toán (Op-Amp) như hình 7.7.

Hình 7.7: Nối với bộ đổi dòng điện thành điện thế.

Ở hình trên IOUT ra từ DAC phải nối đến đầu vào “ – ” của bộ khuếch đại thuật toán. Hồi tiếp âm của bộ khuếch đại thuật toán buộc dòng IOUT phải chạy qua RF và tạo điện áp ngõ ra VOUT và được tính theo công thức:

Do đó VOUT sẽ là mức điện thế tương tự, tỷ lệ với đầu vào nhị phân của DAC.

Trang 102


2.3.4. DAC điện trở hình T:

Hình 7.8 là sơ đồ DAC điện trở hình T 4 bit. Trong sơ đồ có hai loại điện trở là R và 2R được mắc thành 4 cực hình T nối dây chuyền. Các S3, S2, S1, S0 là các chuyển mạch điện tử. Mạch DAC này dùng bộ khuếch đại thuật toán (Op-Amp) khuếch đại đảo. VREF là điện áp chuẩn làm tham khảo. B3, B2, B1, B0 là mã nhị phân 4 bit. Vo là điện áp tương tự ngõ ra. Ta thấy các chuyển mạch chịu sự điểu khiển của số nhị phân tương ứng với các công tắc: khi Bi = 1 thì công tắc Si đóng vào VREF, kho Bi = 0 thì Si nối đất.

Hình 7.8: DAC điện trở hình T.

Nguyên lý làm việc của DAC này cũng đơn giản. Người đọc có thể giải thích được hoạt động của mạch dựa trên hình vẽ và những kiến thức đã học. Chúng ta chỉ cần cho lần lượt các bit Bi bằng logic 1 và 0 ta sẽ tính được VOUT sau đó dùng nguyên xếp chồng ta sẽ tính được điện áp ra:

(7-7)

Biểu thức (7-7) chứng tỏ rằng biên độ điện áp tương tự đầu ra tỉ lệ thuận với giá trị tín hiệu số đầu vào. Chúng ta có thể thấy rằng đối với DAC điện trở hình T N bit thì điện áp tương tự đầu ra VOUT sẽ là:

(7-8)

Sai số chuyển đổi:

Đối với mạch DAC điện trở hình T thì sai số chuyển đổi do các nguyên nhân sau:

Sai lệch điện áp chuẩn tham chiếu VREF .

Từ công thức (7-8) ta có thể tính sai số chuyển đổi DA do riêng sai số lệch điện áp chuẩn tham chiếu VREF gây ra như sau:

(7-9)

Biểu thức trên cho thấy sai số của điện áp tương tự DVOUT tỉ lệ với sai lệch DVREF

và tỉ lệ thuận với giá trị tín hiệu số đầu vào.

Trang 103


Sự trôi điểm 0 của khuếch đại thuật toán.

Sự trôi điểm 0 của bộ khuếch đại thuật toán ảnh hưởng như nhau đối với mọi giá trị tín hiệu số được biến đổi. Sai số DVOUT do trôi điểm 0 không phụ thuộc giá trị tín hiệu số.

Điện áp rơi trên điện trở tiếp xúc của tiếp điểm chuyển mạch.

Các chuyển mạch không phải là lý tưởng, thực tế điện áp rơi khi nối thông của mạch điện chuyển mạch không thể tuyệt đối bằng 0. Vậy điện áp rơi này đóng vai trò tín hiệu sai số đưa đến đầu vào mạng điện trở hình T.

Sai số của điện trở.

Sai số điện trở cũng gây ra sai số phi tuyến. Sai số của các điện trở không như nhau, tác động gây sai số chuyển đổi DA của những điện trở khác nhau về vị trí là khác nhau.

Tốc độ chuyển đổi:

DAC điện trở hình T công tác song song (các bit tín hiệu số đầu vào được đưa vào song song) nên có tốc độ chuyển đổi cao. Thời gian cần thiết cho một lần chuyển đổi gồm hai gai đoạn: thời gian trể truyền đạt của bit tín hiệu vào xa nhất đến bộ khuếch đại thuật toán và thời gian cần thiết để bộ khuếch đại thuật toán ổn định tín hiệu ra.

Trang 104


BÀI 3: MẠCH CHUYỂN ĐỔI TƯƠNG TỰ - SỐ

3.1. Sơ đồ khối:

Hình 7.9. Sơ đồ khối tổng quát của một bộ ADC.

Bộ chuyển đổi tương tự sang số – ADC (Analog to Digital Converter) lấy mức điện thế vào tương tự sau đó một thời gian sẽ sinh ra mã đầu ra dạng số biểu diễn đầu vào tương tự. Tiến trình biến đổi A/D thường phức tạp và mất nhiều thời gian hơn tiến trình chuyển đổi D/A. Do đó có nhiều phương pháp khác nhau để chuyển đổi từ tương tự sang số. Hình vẽ 7.9 là sơ đồ khối của một bộ ADC đơn giản.

Hoạt động cơ bản của lớp ADC thuộc loại này như sau:

Xung lệnh START khởi đôïng sự hoạt động của hệ thống.

Xung Clock quyết định bộ điều khiển liên tục chỉnh sửa số nhị phân lưu trong thanh ghi.

Số nhị phân trong thanh ghi được DAC chuyển đổi thành mức điện thế tương tự VAX.

Bộ so sánh so sánh VAX với đầu vào trương tự VA. Nếu VAX < VA đầu ra của bộ so sánh lên mức cao. Nếu VAX > VA ít nhất bằng một khoảng VT (điện thế ngưỡng), đầu dra của bộ so sánh sẽ xuống mức thấp và ngừng tiến trình biến đổi số nhị phân ở thanh ghi. Tại thời điểm này VAX xấp xỉ VA. giá dtrị nhị phân ở thanh ghi là đại lượng số tương đương VAX và cũng là đại lượng số tương đương VA, trong giới hạn độ phân giải và độ chính xác của hệ thống.

Logic điều khiển kích hoạt tín hiệu ECO khi chu kỳ chuyển đổi kết thúc.

Tiến trình này có thể có nhiều thay dổi đối với một số loại ADC khác, chủ yếu là sự khác nhau ở cách thức bộ điều khiển sửa đổi số nhị phân trong thanh ghi.

3.2. Các chỉ tiêu kỹ thuật chủ yếu của ADC

3.2.1. Độ phân giải:

Trang 105


Độ phân gải của một ADC biểu thị bằng số bit của tín hiệu số đầu ra. Số lượng bit nhiều sai số lượng tử càng nhỏ, độ chính xác càng cao.

3.2.2. Dải động, điện trở đầu vào:Mức logic của tín hiệu số đầu ra và khả năng chịu tải (nối vào đầu vào).3.2.3. Độ chính xác tương đối:Nếu lý tưởng hóa thì tất cả các điểm chuyển đổiphải nằm trên một đường thẳng. Độ

chính xác tương đối là sai dsố của các điểm chuyển đổi thực tế so với đặc tuyến chuyển đổi lý tưởng. Ngoài ra còn yêu cầu ADC không bị mất bit trong toàn bộ phạm vi công tác.

3.2.4. Tốc độ chuyển đổi:Tốc độ chuyển đổi được xác định thời gian bởi thời gian cần thiết hoàn thành một

lần chuyển đổi A/D. Thời gian này tính từ khi xuất hiện tín hiệu điều khiển chuyển đổi đến khi tín hiệu số đầu ra đã ổn định.

3.2.5. Hệ số nhiệt độHệ số nhiệt độ là biến thiên tương đối tín hiệu số đầu ra khi nhiệt độ biến đổi 10C trong

phạm vi nhiệt độ công tác cho phép với điều kiện mức tương tự đầu vào không đổi.3.2.6. Tỉ số phụ thuộc công suất:Giả sử điện áp tương tự đầu vào không đổi, nếu nguồn cung cấp cho ADC biến

thiên mà ảnh hưởng đến tín hiệu số đầu ra càng lớn thì tỉ số phụ thuộc nguồn càng lớn.3.2.7. Công suất tiêu hao.3.3 Các bước chuyển đổi AD:Quá trình chuyển đổi A/D nhìn chung được thực hiện qua 4 bước cơ bản, đó là: lấy

mẫu; nhớ mẫu; lượng tử hóa và mã hóa. Các bước đó luôn luôn kết hợp với nhau trong một quá trình thống nhất.

3.3.1 Định lý lấy mẫu:Đối với tín hiệu tương tự VI thì tín hiệu lấy mẫu VS sau quá trình lấy mẫu có thể

khôi phục trở lại VI một cách trung thực nếu điều kiện sau đây thỏa mãn:

Trang 106


(7-10) Trong đó: fS : tần số lấy mẫu fImax : là giới hạn trên của dải tần số tương tự. Hình 7.10 biểu diển cách lấy mẫu tín hiệu tương tự đầu vào. Nếu biểu thức (7-10) được thỏa mãn thì ta có thể dùng bộ tụ lọc thông thấp để khôi phục VI từ VS. Vì mỗi lần chuyển đổi điện áp lấy mẫu thành tín hiệu số tương ứng đều cần có một thời gian nhất định nên phải nhớ mẫu trong một khoảng thời gian cần thiết sau mỗi lần lấy mẫu. Điện áp tương tự đầu vào được thực hiện chuyển đổi A/D trên thực tế là giá trị VI đại diện, giá trị này là kết quả của mỗi lần lấy mẫu. Hình 7.10: Lấy mẫu tương tự tín hiệu đầu vào.

3.3.2. Lượng tử hóa và mã hóa:

Tín hiệu số không những rời rạc trong thời gian mà còn không liên tục trong biến đổi giá trị. Một giá trị bất kỳ của tín hiệu số đều phải biểu thị bằng bội số nguyên lần giá trị đơn vị nào đó, giá trị này là nhỏ nhất được chọn.

Nghĩa là nếu dùng tín hiệu số biểu thị điện áp lấy mẫu thì phải bắt điện áp lấy mẫu hóa thành bội số nguyên lần giá trị đơn vị. Quá trình này gọi là lượng tử hóa. Đơn vị được chọn theo qui định này gọi là đơn vị lượng tử, kí hiệu D. Như vậy giá trị bit 1 của LSB tín hiệu số bằng D.

Việc dùng mã nhị phân biểu thị giá trị tín hiệu số là mã hóa. Mã nhị phân có được sau quá trình trên chính là tín hiệu đầu ra của chuyên đổi A/D.

3.3.3. Mạch lấy mẫu và nhớ mẫu:

Khi nối trực tiếp điện thế tương tự với đầu vào của ADC, tiến trình biến đổi có thể bị tác động ngược nếu điện thế tương tự thay đổi trong tiến trình biến đổi. Ta có thể cải thiện tính ổn định của tiến trình chuyển đổi bằng cách sử dụng mạch lấy mẫu và nhớ mẫu để ghi nhớ điện thế tương tự không đổi trong khi chu kỳ chuyển đổi diễn ra. Hình 7.11 là một sơ đồ của mạch lấy mẫu và nhớ mẫu.

Hình 7.11: Sơ đồ mạch lấy mẫu và nhớ mẫu.

Trang 107


Vào thời điểm lấy mẫu, khóa đóng lại. Tụ C được nạp rất nhanh do rC nhỏ. Tụ nạp đến điện áp bằng với giá trị điện áp của tín hiệu tương tự vào. Quá trình này chính là quá trình lấy mẫu. Sau đó khóa mở ra Do RC rất lớn nên điện áp trên tụ C gần như không thay đổi. Đây chính là giai đoạn giữ mẫu.

Trang 108

chương 1: - thu vien tai lieu tham...

Documents