circuitos digitales ii: análisis de sistemas secuenciales docente: ing. luis pacheco cribillero...
TRANSCRIPT
![Page 1: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/1.jpg)
CIRCUITOS DIGITALES II: Análisis de Sistemas
Secuenciales
DOCENTE: Ing. Luis Pacheco Cribillero
UNIVERSIDAD TECNOLÓGICA DEL PERÚ
![Page 2: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/2.jpg)
21/04/23 Ing. Luis Pacheco Cribillero 2
Introducción
Hasta hoy todo era combinatorio (Sistemas Digitales I) Las salidas dependían únicamente de las entradas en
ese momento. En este curso abordaremos los Sistemas
Secuenciales o también llamados Maquinas de Estados Finitos. La salida no solo depende de la entradas presentes,
también dependerá de la historia pasada, de lo que sucedió antes.
![Page 3: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/3.jpg)
21/04/23 Ing. Luis Pacheco Cribillero 3
Ejemplos clásicos
![Page 4: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/4.jpg)
21/04/23 Ing. Luis Pacheco Cribillero 4
Tipos de circuitos secuenciales Existen dos tipos de circuitos secuenciales
Sincrónicos: Son sistemas cuyo comportamiento puede definirse a partir del conocimiento de sus señales en instantes discretos de tiempo.
Asincrónicos: Depende del orden que cambien las señales de entrada y pueda ser afectadas en un instante dado de tiempo.
![Page 5: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/5.jpg)
21/04/23 Ing. Luis Pacheco Cribillero 5
Sistemas Sincrónicos (Síncronos o con clock) Son sistemas que actúan bajo un control de
tiempo, este control se denomina reloj (clock). Clock: es una señal que se alterna entre los valores
lógicos 0 y 1 en un periodo regular.
Fig. 1: Señales de Clock
T
![Page 6: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/6.jpg)
21/04/23 Ing. Luis Pacheco Cribillero 6
El Clock
El Periodo (T): es el tamaño en tiempo de un ciclo.
La Frecuencia (f): es el inverso del periodo, 1/T y está dada en Hertz (Hz). Ejemplo:
Una señal con frecuencia de 200 MHz, corresponde a una señal que tenga un periodo de 5 ns.
En la mayoría de los sistemas sincrónicos, los cambios ocurren en las transiciones donde la señal cambia de 0 a 1 ó de 1 a 0.
![Page 7: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/7.jpg)
21/04/23 Ing. Luis Pacheco Cribillero 7
Diagrama conceptual de un sistema secuencial
Lógica Combinatoria
Memoria...
x1
xn
Clock
.
.
. ...
Z1
Zk
.
.
.
q1
qm
![Page 8: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/8.jpg)
21/04/23 Ing. Luis Pacheco Cribillero 8
Comentarios sobre el diagrama Tiene n entradas, (x’s) El clock se comporta como una entrada más. Tiene k salidas (z’s) Tiene m dispositivos de almacenamiento binario (q’s) Cada dispositivo podrá tener una o dos señales de entrada Muchos sistemas tiene solo una entrada y una salida, pero
veremos ejemplos con varias entradas e incluso algunos sistemas que no tienen entradas a no ser el clock.
Memoria: Flip-Flop’s.
![Page 9: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/9.jpg)
21/04/23 Ing. Luis Pacheco Cribillero 9
Tablas y diagramas de estados (1) Ejemplo de un sistema secuencial:
EJE6: Un sistema con una entrada x y una salida z, de tal forma que z = 1, si x ha sido 1 por tres pulsos de clock consecutivos.
Para este ejemplo, el sistema debe almacenar en memoria la información de los últimos tres estados de la entrada y producir una salida basada en esa información.
Estado: Lo que se almacena en la memoria es el estado del sistema.
![Page 10: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/10.jpg)
21/04/23 Ing. Luis Pacheco Cribillero 10
Tablas y diagramas de estados (2) En este ejemplo, la salida depende únicamente del estado
del sistema y que se haya seguido el patrón definido en la entrada del sistema.
E este tipo de Máquinas de Estado que sólo dependen del estado actual del sistema son llamadas de Modelos Moore ó Máquinas Moore, debido a Edward F. Moore*.
* Edward F. Moore, un pionero de las Máquinas de estados, quien escribió Gedanken-experiments on Sequential Machines, pp 129 – 153, Automata Studies, Annals of Mathematical Studies, no. 34, Princeton University Press, Princeton, N. J., 1956.
![Page 11: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/11.jpg)
21/04/23 Ing. Luis Pacheco Cribillero 11
Tablas y diagramas de estados (3) No abordaremos todavía el diseño de un sistema
secuencial, pero daremos las herramientas necesarias para describirlo. Tabla de Estados: es una tabla que describe las
transiciones de una máquina de estados finitos, en otras palabras, muestra las relaciones funcionales entre las entradas, salidas y estados de la memoria. Para cada combinación y cada estado, indica cual será la salida y cual será el próximo estado después del siguiente pulso de clock.
![Page 12: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/12.jpg)
21/04/23 Ing. Luis Pacheco Cribillero 12
Tablas y diagramas de estados (4)
Diagrama de Estados: Es una representación gráfica del comportamiento del sistema, mostrando cada combinación de entrada y cada estado, de la misma forma muestra el resultado de la salida y el valor del estado siguiente después de un pulso de clock.
A continuación veremos la tabla y el diagrama de estados para el EJE6.
![Page 13: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/13.jpg)
21/04/23 Ing. Luis Pacheco Cribillero 13
Tablas y diagramas de estados (5)Estado Estado Siguiente
Presente x = 0 x = 1 Salida
A A B 0
B A C 0
C A D 0
D A D 1
Tabla y diagrama de estados para el EJE6
En el futuro nos referiremos al Estado Presente por el símbolo q y el Estado Siguiente por el símbolo q*.
![Page 14: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/14.jpg)
21/04/23 Ing. Luis Pacheco Cribillero 14
Timing Trace (rastreo en el tiempo) Un timing trace, es un conjunto de valores para las
entradas y salidas arreglados en una forma consecutiva con relación a los pulsos de clock. Es usado normalmente para explicar o clarificar el comportamiento de un sistema.
x 0 1 1 0 1 1 1 0 0 1 0 1 1 1 1 1 0 0
q ? A B C A B C D A A B A B C D D D A A ?
z ? 0 0 0 0 0 0 1 0 0 0 0 0 0 1 1 1 0 0 0 0
Timing trace para el EJE6
![Page 15: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/15.jpg)
Elementos de Memoria
Latches y Flip Flops
![Page 16: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/16.jpg)
21/04/23 Ing. Luis Pacheco Cribillero 16
Latch
Un Latch es un dispositivo binario de almacenamiento, construido con dos o más compuertas con realimentación.
Un Latch con compuertas NOR
P
Q
P = (S + Q)’
Q = (R + P)’
Ecuaciones del sistema
S = SetR = Reset
![Page 17: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/17.jpg)
21/04/23 Ing. Luis Pacheco Cribillero 17
Un Latch con gatillo (Gated)
En este latch, cuando la señal del gate es inactiva, tanto SG y RG serán 0 y el latch permanece sin cambios. Únicamente cuando la señal del gate es 1 el latch podrá recibir el valor 0 ó 1 así como el latch anterior.
![Page 18: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/18.jpg)
21/04/23 Ing. Luis Pacheco Cribillero 18
El Flip Flop
El Flip Flop es un dispositivo de almacenamiento binario con colck.
Bajo operaciones normales este dispositivo almacenará un 1 ó un 0 y sólo cambiarán estos valores en el momento que ocurra una transición del clock. Las transiciones que pueden producir cambios en el
sistema pueden ser cuando el clock va de 0 a 1, disparo por rampa de subida (leadign-edge triggered), o cuando el clock va de 1 a 0, disparo por rampa de bajada (trailing-edge triggered).
![Page 19: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/19.jpg)
21/04/23 Ing. Luis Pacheco Cribillero 19
Rampas de subida y de bajada
Rampa de bajada
Rampa de subida
Clock
0
1
![Page 20: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/20.jpg)
21/04/23 Ing. Luis Pacheco Cribillero 20
Flip Flop tipo D (1)
Existen varios tipos de Flip Flops, nos concentraremos en dos tipos, el D y el JK, el Flip Flop tipo D es el más usado y es encontrado comúnmente en dispositivos lógicos programables.
Otros, SR y T.
![Page 21: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/21.jpg)
21/04/23 Ing. Luis Pacheco Cribillero 21
Flip Flop tipo D (2)
Es el más sencillo en su operación. El nombre proviene de Delay (retardo), ya que su salida es un
reflejo de lo que hay en la entrada con un retardo de un ciclo de clock.
D
q
q’
Clock
D
q
q’
Clock
D con rampa de bajada D con rampa de subida
![Page 22: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/22.jpg)
21/04/23 Ing. Luis Pacheco Cribillero 22
Flip Flop D, tabla de comportamiento y diagrama de estados
D q q*
0 0 0
0 1 0
1 0 1
1 1 1
D q*
0 0
1 1
q* = D
Ecuación
![Page 23: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/23.jpg)
21/04/23 Ing. Luis Pacheco Cribillero 23
Comportamiento de un Flip Flop tipo D con Rampa de Bajada Diagrama de tiempo
![Page 24: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/24.jpg)
21/04/23 Ing. Luis Pacheco Cribillero 24
Variación de la entrada
La salida no se verá afectada, ya que el valor de la entrada D solo es relevante en el instante de la rampa de bajada
![Page 25: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/25.jpg)
21/04/23 Ing. Luis Pacheco Cribillero 25
Comportamiento de un Flip Flop tipo D con Rampa de Subida Diagrama de tiempo
![Page 26: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/26.jpg)
21/04/23 Ing. Luis Pacheco Cribillero 26
Flip Flops con “Clear” y “Preset” Cualquier tipo de Flip Flop podrá contar con estas
entradas asincrónicas, en el caso de Flip Flops tipo D tenemos:
D q
q’Clock
PRE
CLR
PRE’ CLR’ D q q*
0 1 X X 1 Constante
inmediata1 0 X X 0
0 0 X X - Invalido
1 1 0 0 0
1 1 0 1 0 Normal
1 1 1 0 1
1 1 1 1 1
![Page 27: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/27.jpg)
21/04/23 Ing. Luis Pacheco Cribillero 27
Diagrama de tiempo para un Flip Flop con Clear y Preset
![Page 28: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/28.jpg)
21/04/23 Ing. Luis Pacheco Cribillero 28
Flip Flop SR (Set-Reset)
Tiene dos entradas con el mismo significado que el Latch SR Tablas de comportamiento
S R q q*
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 -
1 1 1 -
S R q*
0 0 q
0 1 0
1 0 1
1 1 -
No permitido
No permitido
![Page 29: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/29.jpg)
21/04/23 Ing. Luis Pacheco Cribillero 29
Flip Flop SR – Diagrama de estados y Ecuación
x 1
1 x 1
00 01 11 10q\SR
0
1q* = S + R’q
![Page 30: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/30.jpg)
21/04/23 Ing. Luis Pacheco Cribillero 30
Diagrama de tiempo para un Flip Flop SR
![Page 31: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/31.jpg)
21/04/23 Ing. Luis Pacheco Cribillero 31
Flip Flop tipo T (Toggle)
Tiene una entrada T, de tal forma que si T = 1, el Flip Flop cambia el valor del estado actual y si T = 0, el estado permanece sin cambios.
Tablas de Comportamiento
T q q*
0 0 0
0 1 1
1 0 1
1 1 0
T q*
0 q
1 q’
![Page 32: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/32.jpg)
21/04/23 Ing. Luis Pacheco Cribillero 32
Diagrama de estados para le Flip Flop T
0 1
1
1
00T
Ecuación para el comportamiento del Flip Flop
q* = T q +
![Page 33: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/33.jpg)
21/04/23 Ing. Luis Pacheco Cribillero 33
Diagrama de tiempo para un Flip Flop T
![Page 34: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/34.jpg)
21/04/23 Ing. Luis Pacheco Cribillero 34
Flip Flop tipo JK Es una combinación del SR y del T, siendo así, su comportamiento
es como el SR, con excepción cuando sus entradas J = K = 1 provoca que el Flip Flop cambie de estado, como si fuera un Flip Flop T.
Tablas de comportamiento:
J K q q*
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0
J K q*
0 0 q
0 1 0
1 0 1
1 1 q’
![Page 35: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/35.jpg)
21/04/23 Ing. Luis Pacheco Cribillero 35
Diagrama de estados para le Flip Flop JK
0 1
1 011
1 011
0 00 1
0 01 0J K
1 1
1 1
00 01 11 10q\JK
0
1q* = Jq’ + K’q
![Page 36: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/36.jpg)
21/04/23 Ing. Luis Pacheco Cribillero 36
Diagrama de tiempo para un Flip Flop JK
![Page 37: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/37.jpg)
Análisis de un Sistemas Secuencial
![Page 38: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/38.jpg)
21/04/23 Ing. Luis Pacheco Cribillero 38
Circuito Secuencial – Modelo tipo Moore con Flip Flops tipo D
•Del circuito encontramos:
2
12
1211
qz
xqD
qxqqD
1 2
![Page 39: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/39.jpg)
21/04/23 Ing. Luis Pacheco Cribillero 39
Tabla y diagrama de estados del circuito
q1* q2*
q1 q2 x = 0 x = 1 z
0 0 0 0 1 0 1
0 1 0 0 1 0 0
1 0 1 0 1 1 1
1 1 0 0 0 1 0
100
001
1
10
0
11
00
1
0
1 1
0
1
![Page 40: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/40.jpg)
21/04/23 Ing. Luis Pacheco Cribillero 40
Circuito Secuencial – Modelo tipo Moore con Flip Flops tipo JK
Este es un circuito de modelo tipo Moore, ya que la salida z, que es igual a A + B, es una función del estado, o sea, el contenido de los flip flops, y no de la entrada x.
BAz
AxKJ
BxKxJ
BB
AA
![Page 41: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/41.jpg)
21/04/23 Ing. Luis Pacheco Cribillero 41
Tabla de estados para el ejemplo anterior
A* B*
A B x = 0 x = 1 z
0 0 0 1 1 1 0
0 1 0 0 1 0 1
1 0 1 0 0 1 1
1 1 1 1 1 0 1
Para completar la tabla hay que tener en cuenta las ecuaciones de entrada de los flip flops y el funcionamiento de cada uno de ellos para determinar el estado siguiente.
![Page 42: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/42.jpg)
21/04/23 Ing. Luis Pacheco Cribillero 42
Trazado en el tiempo y Diagrama de tiempos
x 0 0 1 0 1 1 0
A 0 0 0 1 1 1 0 0
B 0 1 0 1 1 0 1 0 1
z 0 1 0 1 1 1 1 0 1
![Page 43: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/43.jpg)
21/04/23 Ing. Luis Pacheco Cribillero 43
Diagrama de Estados para el ejemplo
0
00
1
01
1
10
111
0
0
1
0
1
1
1
0
0
![Page 44: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/44.jpg)
21/04/23 Ing. Luis Pacheco Cribillero 44
Ejemplo con el modelo Mealy En algunos casos, la salida depende de la entrada actual así como del valor
de los estados actuales. Este tipo de circuitos son clasificados como sistemas secuenciales de
modelo Mealy. Un ejemplo de este modelo es este sistema.
![Page 45: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/45.jpg)
21/04/23 Ing. Luis Pacheco Cribillero 45
Ecuaciones
Las ecuaciones de entrada y salida para el circuito son:
1
212
211
xqz
qqxD
xqxqD
Como son flip flops tipo D, entonces q* = D
![Page 46: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/46.jpg)
21/04/23 Ing. Luis Pacheco Cribillero 46
Tabla de estados y diagrama de estados
q1* q2* z
q1 q2 x = 0 x = 1 x = 0 x = 1
0 0 0 0 0 1 0 0
0 1 0 0 1 0 0 0
1 0 0 0 1 0 0 1
1 1 0 0 1 0 0 1
00
0 /0
11
01 10
1 /0
0 /00 /0
0 /0
1 /1
1 /1
1 /0
![Page 47: CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales DOCENTE: Ing. Luis Pacheco Cribillero UNIVERSIDAD TECNOLÓGICA DEL PERÚ](https://reader033.vdocuments.pub/reader033/viewer/2022061610/5665b4421a28abb57c907b40/html5/thumbnails/47.jpg)
21/04/23 Ing. Luis Pacheco Cribillero 47
Trazado en el tiempo y Diagrama de tiempos
x 0 1 1 0 1 1 1 1 0
q1 ? 0 0 1 0 0 1 1 1 0
q2 ? 0 1 0 0 1 0 0 0 0
z 0 0 0 0 0 0 1 1 0 0 0