Dispositivo de almacenamiento temporal de 2 estados (alto y bajo), cuyas entradas principales, R y S.

R: el borrado (reset ).

S: el grabado (set ).

Si no se activa ninguna de las entradas, el biestable permanece en el estado que poseía tras la última operación de borrado o grabado.

Flip-Flop RS

FF -RS

La conexión cruzada de la salida de cada puerta a la entrada de la otra constituye el lazo de realimentación imprescindible en todo dispositivo de memoria.

TABLA DE LA VERDADS R Q(NOR) ¬Q(NAND)0 0 EA ¿?0 1 1 01 0 0 11 1 ¿? EA

Donde: (EA) es estado anterior y (¿?) es estado no determinado.

TABLA DE LA VERDAD FF-RS

Clock R S Q-(NOR)

0 x x EA

1 0 0 EA

1 0 1 1

1 1 0 01 1 1 ¿?

Flip-Flop RS

Donde: (X) no importa, (EA) es estado anterior y (¿?) es estado no determinado.

Nótese que, las entradas R y S se ejecutan hacia la siguiente compuerta solo durante el pulso del reloj.

FLIP-FLOP (SR)Utilizando el IC 74??, montar el circuito de la Figura, que es un Flip-Flop SR con puertas ??.

FLIP-FLOP (SR)Utilizando el IC 7402, montar el circuito de la Figura, que es un

Flip-Flop SR con puertas NOR.

FLIP-FLOP (SR) con 7402

Utilizando el IC 74??un Flip-Flop SR con puertas ????.

Utilizando el IC 7400un Flip-Flop SR con puertas NAND.

Flip-Flop SR con Sincronizador

Sep- 2015

CIRCUITOS DIGITALES

Flip-Flop rs master/slave

Se construye con un INVERSOR o NOT (IC 74LS04) y dos NAND (IC 74LS00). En la Figura, el Flip-Flop de la izquierda se llama master y el de la derecha slave.

Los valores de salida del Flip-Flop master pasan al esclavo cuando la señal de reloj cambia de nivel uno a cero, lo que se conoce como transición negativa de la señal de reloj.

Símbolo lógico

Diseñar el FF RS Master /Slave

Diseñar el FF RS Master /Slave

Tabla de Verdad

Tarea Investigar y tomar nota en su cuaderno:

display de 7 segmentos

Sep- 2015

CIRCUITOS DIGITALES

FLIP-FLOP D

El símbolo lógico para un flip-flop D es el siguiente:

Tiene solamente una entrada de datos (D), y una entrada de reloj (CLK). Las salidas Q Y 1. También se denomina " flip-flop de retardo ".

Cualquiera que sea el dato en la entrada (D), éste aparece en la salida normal retardado un pulso de reloj. El dato se transfiere durante la transición del nivel BAJO al ALTO del pulso del reloj.

FLIP-FLOP D El flip-flop tipo D es un elemento de memoria que puede almacenar información en forma de un "1" o "0" lógicos. Este flip-flop tiene una entrada D y dos salidas Q y Q.

FF-D

FLIP-FLOP D El flip-flop tipo D adicionalmente tiene dos entradas asincrónicas que permiten poner a la salida Q del flip-flop, una salida deseada sin importar la entrada D y el estado del reloj.

Estas entradas son:- PRESET (poner) y- CLEAR (Borrar).

FF-D

FLIP FLOP D

En este circuito no existe la posibilidad de que las dos entradas estén a nivel alto ya que posee un inversor entre la una y la otra de tal modo que R = ~S.

Tabla de verdad

FLIP FLOP D

FLIP FLOP D

FLIP-FLOP JKEl biestable JK es también llamado "biestable universal o Flip Flop Universal" debido a que con él, se pueden implementar otros tipos de biestable, como el biestable tipo D o el biestable tipo T.En los siguientes diagramas se presentan un biestable o flip flop tipo JK y las conexiones adicionales que hay que hacer para poder implementar un biestable tipo D y un biestable tipo T

FLIP-FLOP JKEl símbolo lógico para un flip-flop JK es el siguiente:

Este flip-flop se denomina como "universal" ya que los demás tipos se pueden construir a partir de él. En el símbolo anterior hay tres entradas síncronas (J, K y CLK). Las entradas J y K son entradas de datos, y la entrada de reloj transfiere el dato de las entradas a las salidas.

FLIP-FLOP JKUn flip-flop JK es muy similar al visto anteriormente pero mucho más complejo que éste, y existen Circuitos integrados que ya lo traen incorporado

su representación simbólica.

FLIP-FLOP JK

La tabla de la verdad del flip-flop JK

flip-flop comercial JK 7476