clase3 eamta - universidad nacional del surlcr.uns.edu.ar/.../introvlsi/clase3_eamta.pdf · escuela...
TRANSCRIPT
![Page 1: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/1.jpg)
Introducción a VLSI
EAMTA 2006
![Page 2: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/2.jpg)
Introducción a VLSI
Clase 3: Lógica Combinacional y Secuencial
![Page 3: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/3.jpg)
3Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Programa
El Transistor MOSLayers y LayoutLógica Combinacional
Lógica Secuencial y Subsistemas
![Page 4: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/4.jpg)
4Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Organización
Tiempos de propagación y retardoLógica CombinacionalLógica “ratioed”Lógica dinámicaLógica estáticaPropiedades de compuertas CMOSLógica secuencial
![Page 5: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/5.jpg)
5Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Propagation delay
![Page 6: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/6.jpg)
6Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Delay definitions
![Page 7: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/7.jpg)
7Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Delay cause
![Page 8: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/8.jpg)
8Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
How to handle a big circuit
![Page 9: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/9.jpg)
9Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Fall time analysis
![Page 10: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/10.jpg)
10Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Fall time analysis
![Page 11: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/11.jpg)
11Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Fall time analysis
![Page 12: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/12.jpg)
12Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Fall time analysis
![Page 13: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/13.jpg)
13Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Rise time analysis
![Page 14: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/14.jpg)
14Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Gate delay estimation
![Page 15: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/15.jpg)
15Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Circuit delay estimation
![Page 16: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/16.jpg)
16Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Simplifying the problem
![Page 17: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/17.jpg)
17Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Computing Reff
![Page 18: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/18.jpg)
18Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
NMOS transistor, logic 0
![Page 19: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/19.jpg)
19Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
NMOS transistor, logic 0
![Page 20: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/20.jpg)
20Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
NMOS transistor, logic 1
![Page 21: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/21.jpg)
21Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
NMOS transistor, logic 1
![Page 22: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/22.jpg)
22Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
PMOS transistors
![Page 23: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/23.jpg)
23Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Example of the process
![Page 24: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/24.jpg)
24Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Estimating stage delay
using Elmore Delay formula
![Page 25: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/25.jpg)
25Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Elmore delay method
![Page 26: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/26.jpg)
26Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Cascades
![Page 27: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/27.jpg)
27Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Cascades
![Page 28: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/28.jpg)
28Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Device sizing: the inverter
![Page 29: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/29.jpg)
29Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Device Sizing
Assuming a symmetrical inverter, the capacitance is composed of:
Cint is the self-load, associated with diffusion and gate-drain (Miller)Cext is extrinsec, load, wiring, etc.
where is the intrinsec delay (Cext=0)
What are the consequences of scaling ?
extL CCC += int
)/1()(69.0 int0int CCtCCRt extpexteqp +=+=
int0 69.0 CRt eqp =
![Page 30: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/30.jpg)
30Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Device Sizing
Cint scales with size ratio S, and also Req:
The delay is:
int , / ,iref eq irefC SC R R S= =
)/1(0 irefextpp SCCtt +=
• Intrinsic delay is independent of sizing and is determined by technology and layout.
• S infinitely large gives eliminates the impact of an external load • (Yet, a big enough sizing produces similar results with less Silicon area)
• A big inverter has big input capacitance and affects the previous stages !
![Page 31: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/31.jpg)
31Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
2 4 6 8 10 12 142
2.2
2.4
2.6
2.8
3
3.2
3.4
3.6
3.8x 10-11
S
t p(sec
)
Device Sizing
(for fixed load)
Self-loading effect:Intrinsic capacitancesdominate
![Page 32: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/32.jpg)
32Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Inverter chain sizing
CL
If CL is given:- How many stages are needed to minimize the delay?- How to size the inverters?
May need some additional constraints.
InOut ( )
( ) ( )γ/1/1
~
0int ftCCCkRt
CCRDelay
pintLWp
LintW
+=+=
+
Cint = γ Cgin with γ ≈ 1
f = CL / Cgin - effective fanout
Delay is only a function of the ratio between its external load capacitance and its input capacitance
![Page 33: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/33.jpg)
33Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Apply to Inverter Chain
1,/ ginLN CCFf ==
CL
In Out
1 2 N
tp = tp1 + tp2 + …+ tpN
+ +
jgin
jginunitunitpj C
CCRt
,
1,1~γ
LNgin
N
i jgin
jginp
N
jjpp CC
CC
ttt =
+== +
=
+
=∑∑ 1,
1 ,
1,0
1, ,1
γ
N Ff =
Optimum: When each stage is sized by f and has same eff. fanout f:
![Page 34: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/34.jpg)
34Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Example
CL= 8 C1
In Out
C11 f f2
283 ==f
CL/C1 has to be evenly distributed across N = 3 stages:
![Page 35: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/35.jpg)
35Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Buffer Design
1
1
1
1
8
64
64
64
64
4
2.8 8
16
22.6
N f tp
1 64 65
2 8 18
3 4 15
4 2.8 15.3
![Page 36: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/36.jpg)
36Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Lógica Combinacional
![Page 37: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/37.jpg)
37Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Combinational vs. Sequential Logic
Combinational Sequential
Output = f(In) Output = f(In, Previous In)
CombinationalLogicCircuit
OutInCombinational
LogicCircuit
OutIn
State
![Page 38: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/38.jpg)
38Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Static CMOS Circuit
At every point in time (except during the switching transients) each gate output is connected to eitherVDD or Vss via a low-resistive path.
The outputs of the gates assume at all times the value of the Boolean function, implemented by the circuit (ignoring, once again, the transient effects during switching periods).
This is in contrast to the dynamic circuit class, which relies on temporary storage of signal values on the capacitance of high impedance circuit nodes.
![Page 39: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/39.jpg)
39Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Static Complementary CMOS
VDD
F(In1,In2,…InN)
In1In2
InN
In1In2InN
PUN
PDN
PMOS only
NMOS only
PUN and PDN are dual logic networks…
…
![Page 40: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/40.jpg)
40Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
NMOS Transistors in Series/Parallel Connection
Transistors can be thought as a switch controlled by its gate signal
NMOS switch closes when switch control input is high
X Y
A B
Y = X if A and B
X Y
A
B Y = X if A OR B
NMOS Transistors pass a “strong” 0 but a “weak” 1
![Page 41: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/41.jpg)
41Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
PMOS Transistors in Series/Parallel Connection
X Y
A B
Y = X if A AND B = A + B
X Y
A
B Y = X if A OR B = AB
PMOS Transistors pass a “strong” 1 but a “weak” 0
PMOS switch closes when switch control input is low
![Page 42: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/42.jpg)
42Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Complementary CMOS Logic Style
![Page 43: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/43.jpg)
43Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Example Gate: NAND
![Page 44: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/44.jpg)
44Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Example Gate: NOR
![Page 45: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/45.jpg)
45Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Complex CMOS Gate
OUT = D + A • (B + C)
DA
B C
D
AB
C
![Page 46: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/46.jpg)
46Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Constructing a Complex Gate
C
(a) pull-down network
SN1 SN4
SN2
SN3D
FF
A
DB
C
D
F
A
B
C
(b) Deriving the pull-up networkhierarchically by identifyingsub-nets
D
A
A
B
C
VDD VDD
B
(c) complete gate
![Page 47: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/47.jpg)
47Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Cell Design
Standard CellsGeneral purpose logicCan be synthesizedSame height, varying width
Datapath CellsFor regular, structured designs (arithmetic)Includes some wiring in the cellFixed height and width
![Page 48: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/48.jpg)
48Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Standard cells
Cell boundary
N WellCell height 12 metal tracksMetal track is approx. 3λ + 3λPitch = repetitive distance between objects
Cell height is “12 pitch”
2λ
Rails ~10λ
InOut
VDD
GND
![Page 49: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/49.jpg)
49Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Standard cells
25 λ
50 λ
?
![Page 50: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/50.jpg)
50Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Standard cells
30 λ
50 λ
?
![Page 51: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/51.jpg)
51Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Stick Diagrams
Contains no dimensionsRepresents relative positions of transistors
In
Out
VDD
GND
Inverter
A
Out
VDD
GNDB
NAND2
![Page 52: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/52.jpg)
52Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Stick Diagrams
C
A B
X = C • (A + B)
B
AC
i
j
j
VDDX
X
i
GND
AB
C
PUN
PDNABC
Logic Graph
![Page 53: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/53.jpg)
53Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Two Versions of C • (A + B)
X
CA B A B C
X
VDD
GND
VDD
GND
Permutation of input signals that produce uninterrupted active strips is important !
![Page 54: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/54.jpg)
54Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Euler Paths
There is a systematic approach to uninterrupted strips of active. Two steps:Step 1: Construction of logic graphStep 2: Identification of Euler graphs
Euler path is a path through all nodes such that every edge is visited once.Euler path is equivalent to an uninterrupted A-strip (succesive S and D connections)Consistency: Same ordering for PUN and PDN
![Page 55: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/55.jpg)
55Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Euler Path
j
VDDX
X
i
GND
AB
C
A B C
Node
Edge = Transistor
![Page 56: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/56.jpg)
56Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
OAI22 Logic Graph
C
A B
X = (A+B)•(C+D)
B
A
D
VDDX
X
GND
AB
C
PUN
PDN
C
D
D
ABCD
![Page 57: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/57.jpg)
57Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Example: x = ab+cd
GND
x
a
b c
d
VDDx
GND
x
a
b c
d
VDDx
(a) Logic graphs for (ab+cd) (b) Euler Paths a b c d
a c d
x
VDD
GND
(c) s tick diagram for ordering a b c db
![Page 58: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/58.jpg)
58Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Properties of CMOS gates
![Page 59: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/59.jpg)
59Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Static PropertiesDepend on input pattern
0V 3V
3V
0V
Vin
Vout
a) A=B=0 → 1
b) A=1, B=0 → 1 c) B=1, A=0 → 1
a) Two pull-up transistors in parallel are more difficult to turn off than oneb) One pull-up transistor, one pull-down. Dynamically, the internal node has
to be discharge (slower)c) Vds1 produces bulk effect during discharge. More Vin is needed
![Page 60: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/60.jpg)
60Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Switch Delay Model
A
Req
A
Rp
A
Rp
A
Rn CL
A
CL
B
Rn
A
Rp
B
Rp
A
Rn Cint
B
Rp
A
Rp
A
Rn
B
Rn CL
Cint
NAND2 INV NOR2
![Page 61: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/61.jpg)
61Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Input Pattern Effects on Delay
Delay is dependent on the pattern of inputsLow to high transition
both inputs go lowdelay is 0.69 Rp/2 CL
one input goes lowdelay is 0.69 Rp CL
when N transistor A goes off, internal node has to be charged
High to low transitionboth inputs go high
delay is 0.69 2Rn CL
CL
B
Rn
ARp
BRp
A
Rn Cint
![Page 62: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/62.jpg)
62Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Transistor Sizing
CL
B
Rn
A
Rp
B
Rp
A
Rn Cint
B
Rp
A
Rp
A
Rn
B
Rn CL
Cint
2
2
2 2
11
4
4
NAND based implementations are preferred over NOR …
![Page 63: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/63.jpg)
63Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Transistor Sizing a Complex CMOS Gate
OUT = D + A • (B + C)
DA
B C
D
AB
C
1
2
2 2
4
48
8
![Page 64: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/64.jpg)
64Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Fan-In Considerations
DCBA
D
C
B
A CL
C3
C2
C1
Distributed RC model(Elmore delay)
tpHL = 0.69 Re (C1+2C2+3C3+4CL)= Re C1+2 Re C2+3Re C3+4Re CL
* Propagation delay deteriorates rapidly as a function of fan-in –quadratically in the worst case. (prop. to R×C)
* Internal nodes important !!
![Page 65: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/65.jpg)
65Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
tp as a Function of Fan-In
0
250
500
750
1000
1250
2 4 6 8 10 12 14 16
tpHL
quadratic
linear
tp
tpLH
t p(p
sec)
fan-in
Gates with a fan-in greater than 4 should be avoided.
Intrinsec C increases linearly
Series transistors cause a double slowdown
Parallel transistors increase C
![Page 66: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/66.jpg)
66Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
tp as a Function of Fan-Out
2 4 6 8 10 12 14 16
tpNOR2
t p(p
sec)
eff. fan-out
All gates have the same drive current.
tpNAND2
tpINV
Slope is a function of “driving strength”
![Page 67: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/67.jpg)
67Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
tp as a Function of Fan-In and Fan-Out
Fan-in: quadratic due to increasing resistance and capacitanceFan-out: each additional fan-out gate adds two gate capacitances to CL
tp = a1FI + a2FI2 + a3FO
![Page 68: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/68.jpg)
68Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Ratioed Logic
![Page 69: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/69.jpg)
69Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Ratioed Logic
VDD
VSS
PDNIn1In2In3
F
RLLoad
VDD
VSS
In1In2In3
F
VDD
VSS
PDNIn1In2In3
FVSS
PDN
Resistive DepletionLoad
PMOSLoad
(a) resistive load (b) depletion load NMOS (c) pseudo-NMOS
VT < 0
Goal: to reduce the number of devices over complementary CMOS
![Page 70: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/70.jpg)
70Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Ratioed LogicVDD
VSS
PDNIn1In2In3
F
RLLoadResistive
N transistors + Load
• VOH = VDD
• VOL = RPN
RPN + RL
• Assymetrical response
• Static power consumption
•
• tpL= 0.69 RLCL
![Page 71: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/71.jpg)
71Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Active Loads
VDD
VSS
In1In2In3
F
VDD
VSS
PDNIn1In2In3
F
VSS
PDN
DepletionLoad
PMOSLoad
depletion load NMOS pseudo-NMOS
VT < 0
![Page 72: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/72.jpg)
72Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Pseudo-NMOS
VD D
A B C D
FC L
V O H = VDD (similar to complemen tary C M OS)
k n VD D V T n–( )V O LV O L
2
2-------------–
k p
2------ V D D V T p–( )
2=
V O L V D D V T–( ) 1 1k pk n------–– (assu m ing that V T V T n VT p )= = =
SM AL LER ARE A & L OAD B U T STA T IC P OW E R DISSIP A T IO N!!!
![Page 73: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/73.jpg)
73Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Pseudo-NMOS VTC
0.0 0.5 1.0 1.5 2.0 2.50.0
0.5
1.0
1.5
2.0
2.5
3.0
Vin [V]
Vo u
t[V
]
W/Lp = 4
W/Lp = 2
W/Lp = 1
W/Lp = 0.25
W/Lp = 0.5
The bigger P, the faster the L to H transition, but more power and higher Vol
![Page 74: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/74.jpg)
74Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Performance of a P-NMOS inverter
569 ps41 µW0.0311/4
268 ps80 µW0.064½
123 ps160 µW0.1331
56 ps298 µW0.2732
14 ps564µW0.6934
TplhStatic PVolSize
![Page 75: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/75.jpg)
75Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Pass-Transistor Logic
![Page 76: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/76.jpg)
76Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Pass-Transistor LogicIn
puts Switch
Network
OutOut
A
B
B
B
• N transistors• No static consumption
![Page 77: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/77.jpg)
77Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Example: AND Gate
B
B
A
F = AB
0
![Page 78: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/78.jpg)
78Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
NMOS-Only Logic
VD D
In
Outx
0.5µm/0.25µm0.5µm/0.25µm
1.5µm/0.25µm
0 0.5 1 1.5 20.0
1.0
2.0
3.0
Time [ns]
Volta
ge[V
]
xOut
In
Tail end of transient very slow due to the small current available
![Page 79: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/79.jpg)
79Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Complementary Pass Transistor Logic
A
B
A
B
B B B B
A
B
A
B
F=AB
F=AB
F=A+B
F=A+B
B B
A
A
A
A
F=A⊕ΒÝ
F=A⊕ΒÝ
OR/NOR EXOR/NEXORAND/NAND
F
F
Pass-TransistorNetwork
Pass-TransistorNetwork
AABB
AABB
Inverse
(a)
(b)
![Page 80: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/80.jpg)
80Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Complementary Pass Transistor Logic
Complementary data inputs and outputs are always availableOutput are always connected to low-impedanceDesign is very modular. The same topology is used. Permutation of inputs is used.
Complementary signals have to be routedRestorer has to be used, otherwise static consumption
![Page 81: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/81.jpg)
81Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Solution: Transmission Gate
A B
C
C
A B
C
C
BCL
C = 0 V
A = 2.5 V
C = 2.5 V
![Page 82: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/82.jpg)
82Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Pass-Transistor Based Multiplexer
AM2
M1
B
S
S
S F
VDD
GND
VDD
In1 In2S S
S S
![Page 83: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/83.jpg)
83Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Transmission Gate XOR
A
B
F
B
A
B
BM1
M2
M3/M4
![Page 84: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/84.jpg)
84Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Resistance of Transmission Gate
Vou t
0 V
2.5 V
2. 5 VR n
R p
0.0 1.0 2.00
10
20
30
Vou t, V
Res
ista
nce,
ohm
s
R n
R p
Rn || R p
R [kΩ]
It has a series resistance that can be assumed constant, and equal to a couple of KΩ
![Page 85: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/85.jpg)
85Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Delay in Transmission Gate Networks
V1 Vi-1
C
2.5 2.5
0 0
Vi Vi+1
CC
2.5
0
Vn-1 Vn
CC
2.5
0
In
V1 Vi Vi+1
C
Vn-1 Vn
CC
InReqReq Req Req
CC
(a)
(b)
C
Req Req
C C
Req
C C
Req Req
C C
Req
CIn
m
(c)
![Page 86: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/86.jpg)
86Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Delay Optimization
mopt is typically 3 or 4 ..
![Page 87: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/87.jpg)
87Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Dynamic Logic
![Page 88: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/88.jpg)
88Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Dynamic CMOS
In static circuits at every point in time (except when switching) the output is connected to either GND or VDD via a low resistance path.
fan-in of n requires 2n (n N-type + n P-type) devices
Dynamic circuits rely on the temporary storage of signal values on the capacitance of high impedance nodes.
requires on n + 2 (n+1 N-type + 1 P-type) transistors
![Page 89: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/89.jpg)
89Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Dynamic Gate
In1
In2 PDNIn3
Me
Mp
Clk
ClkOut
CL
Out
Clk
Clk
A
BC
Mp
Me
Two phase operationPrecharge (CLK = 0)Evaluate (CLK = 1)
![Page 90: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/90.jpg)
90Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Dynamic Gate
In1
In2 PDNIn3
Me
Mp
Clk
ClkOut
CL
Out
Clk
Clk
A
BC
Mp
Me
Two phase operationPrecharge (Clk = 0)Evaluate (Clk = 1)
on
off
1off
on
((AB)+C)
![Page 91: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/91.jpg)
91Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Conditions on Output
Once the output of a dynamic gate is discharged, it cannot be charged again until the next precharge operation.Inputs to the gate can make at most one transition during evaluation.
Output can be in the high impedance state during and after evaluation (PDN off), state is stored on CL
![Page 92: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/92.jpg)
92Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Properties of Dynamic Gates
Logic function is implemented by the PDN onlynumber of transistors is N + 2 (versus 2N for static complementary CMOS)
Full swing outputs (VOL = GND and VOH = VDD)Non-ratioed - sizing of the devices does not affect the logic levelsFaster switching speeds
reduced load capacitance due to lower input capacitance (Cin)reduced load capacitance due to smaller output loading (Cout)no Isc, so all the current provided by PDN goes into discharging CL
![Page 93: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/93.jpg)
93Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Properties of Dynamic Gates
Overall power dissipation usually higher than static CMOSno static current path ever exists between VDD and GND (including Psc)no glitchinghigher transition probabilities due to periodic charge and dischargeextra load on Clk
PDN starts to work as soon as the input signals exceed VTn, so VM, VIH and VIL equal to VTn
low noise margin (NML)
Needs a precharge/evaluate clock
![Page 94: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/94.jpg)
94Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Issues in Dynamic Design: Charge Leakage
CL
Clk
ClkOut
A
Mp
Me
Leakage sources
CLK
VOut
Precharge
Evaluate
Dominant component is subthreshold current
![Page 95: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/95.jpg)
95Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Issues in Dynamic Design: Charge Sharing
CL
Clk
Clk
CA
CB
B=0
AOut
Mp
Me
Charge stored originally on CL is redistributed (shared) over CL and CA leading to reduced robustness
![Page 96: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/96.jpg)
96Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Issues in Dynamic Design: Backgate Coupling
CL1
Clk
Clk
B=0
A=0
Out1Mp
Me
Out2
CL2In
Dynamic NAND Static NAND
=1 =0
![Page 97: Clase3 EAMTA - Universidad Nacional del Surlcr.uns.edu.ar/.../IntroVLSI/Clase3_EAMTA.pdf · Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 30 Device Sizing Cint](https://reader035.vdocuments.pub/reader035/viewer/2022062318/5fdc89ff5c89bd5b3933513c/html5/thumbnails/97.jpg)
97Escuela Argentina de Microelectrónica , Tecnología y Aplicaciones
Issues in Dynamic Design 4: Clock Feedthrough
CL
Clk
Clk
B
AOut
Mp
Me
Coupling between Out and Clk input of the prechargedevice due to the gate to drain capacitance. So voltage of Out can rise above VDD. The fast rising (and falling edges) of the clock couple to Out.