cmos射频集成电路设计 - fudan...

CMOSCMOS射频集成电路设计射频集成电路设计

2009年5月20日唐长文副教授

[email protected]://rfic.fudan.edu.cn/Courses.htm

复旦大学专用集成电路与系统国家重点实验室

版权© 2005-2009, 版权所有，侵犯必究

-2-复旦大学专用集成电路与系统国家重点实验室唐长文


频率综合器频率综合器

频率综合器基础知识

射频频率综合器的结构

射频分频器



频率综合器的频率综合器的概述概述

0.9/1.8GHz接收机中如何产生30kHz的频率步长？射频频率综合器的三个主要设计指标：

相位噪声(Phase Noise)杂散(Spur)锁定时间(Locking Time)

Duplexer& Filter

Frequency Synthesizer

Channel Selection

LNA

PA



压控振荡器压控振荡器

频率压控特性

压控增益Kvco频率与相位的关系

相位增量

压控振荡器的传递函数：积分器

out 0 vco ctrlω ω K V= + ⋅

outdφωdt

=

( )out 0 0 vco ctrl 0 0 vco ctrl 0φ ω dt φ ω K V dt φ ω t K V dt φ= + = + ⋅ + = + +∫ ∫ ∫ex vco ctrlφ K V dt= ∫

( )ex vcoctrl

φ KsV s

=

V1

ω0

V2

Slope Kvcoω1

ω2

ωout

Vctrl



鉴相器鉴相器

相位差与电压的关系

线性且单调特性

乘法鉴相器

XOR鉴相器

OUT PDv K φ= ⋅ Δ

IN1 1 cosv A ωt= ( )IN2 2 cosv A ωt φ= +

( )OUT IN1 2 1 2 1 21 1cos 2 cos2 2IN

v v v A A ωt φ A A φ= ⋅ = + +

ΔΦt

Phase Detector vOUT ΔΦ

OUTv



简单锁相环的基本结构简单锁相环的基本结构

相位增量的负反馈系统

不随时间变化，系统是“锁定”的输入和输出的频率相同，但存在相位差

波形图

φ φ−in out



锁定条件下的参考时钟的微小变化锁定条件下的参考时钟的微小变化

参考时钟的频率发生微小变化

参考时钟的相位发生微小变化

( ) ( )ω ω ω= + Δ ⋅ −1 1in t u t t



简单锁相环的动态特性简单锁相环的动态特性((I)I)线性模型：锁定情况下

和分别是输入和输出的相位增量信号

如果输入相位增量有一个阶跃变化

开环传递函数：

φin φout

( ) ( ) ( )φ φ φ= ⋅ ↔ Φ =1 1in int u t s s

( ) ( )( )ω

Φ= = ⋅ ⋅Φ +

1

1

out VCOPDopen

in

LPF

s KH s K ss s ω = 1LPF RC



简单锁相环的动态特性简单锁相环的动态特性((II)II)闭环传递函数：

本征频率和阻尼系数

闭环系统存在两个极点

( )( )( ) 21

= =+ + +

open PD VCOclosed

open PD VCOLPF

H s K KH ssH s s K Kω

ωξω ω

=+ +

2

2 22n

n ns s

ω ω=n LPF PD VCOK Kωξ = 1

2LPF

PD VCOK K

( ) ( )( )ξω ξ ω ξ ξ ω= − ± − = − ± −2 2 21,2 1 1n n ns



简单锁相环的动态特性简单锁相环的动态特性((III)III)如果，两个极点都是实数，系统是过阻尼。瞬态特性包括两个时间指数参数1/s1和1/s2。如果，两个极点是共厄复数。输入时钟频率变化的响应为

衰减时间常数

阻尼系数的权衡减小，可以降低压控电压纹波，

但降低了系统稳定性。

相位差和与增益成反比

1ξ >

1ξ <( )in u tω ω= Δ

( ) ( )2 1 2211 sin 1 sin 11nt

out ne t u tξωω ω ξ ξ ω

ξ− −

⎧ ⎫⎪ ⎪= − ⋅ − + − ⋅ Δ⎨ ⎬−⎪ ⎪⎩ ⎭1

2n LPFξω ω=

LPFω

ξ PD VCOK K⋅



鉴相鉴相//频器频器((I)I)鉴相/鉴频器

鉴相/鉴频器的三种状态



鉴相鉴相//频器频器((II)II)三态鉴相/鉴频器

鉴相特性



电荷泵型锁相环电荷泵型锁相环((I)I)鉴相/频器＋电荷泵

转换增益

理论上，不存在静态相差

实际上，存在“死区”和电荷

注入等问题

2CP

P

I TCπ



电荷泵型锁相环电荷泵型锁相环((II)II)

因为两个极点在原点，系统不稳定。

( ) 21

VCOPFD

PFD VCO

VCOPFD PFD VCO

KKK Ks sH s KK s K K

s s

⋅ ⋅= =

+ ⋅+ ⋅1,2 PFD PFDs j K K= ± ⋅



电荷泵型锁相环电荷泵型锁相环((III)III)

开环传递函数中引入一个零点提高相位裕量

( ) 12

out CPP

P

V Is RC sφ π

⎛ ⎞= +⎜ ⎟Δ ⎝ ⎠

( ) 12

out CP VCOP

in Popen

I Ks RC s sπ

⎛ ⎞Φ= ⋅ + ⋅⎜ ⎟Φ ⎝ ⎠



电荷泵型锁相环的动态特性电荷泵型锁相环的动态特性

闭环传递函数

时间常数

( )( )

2

12

2 2

CP VCOP P

P

CP VCO P CP VCO

P

I K R C sCH s I K R I Ks s

C

π

π π

+=

+ +

1z P Ps R C= − 2CP VCO

nP

I KC

ωπ

=2 2

CP P VCOP I C KRξπ

=

4P CP VCO

nR I K

ξωπ

=



Type IType I和和Type IIType II型锁相环型锁相环原点的极点个数

Type I: 原点处有一个极点Type II:原点处有两个极点

Type I闭环根轨迹图

1

PD VCO

LPF

K Ks s

ω⎛ ⎞+⎜ ⎟

⎝ ⎠

12CP VCO

PP

I KRC s sπ

⎛ ⎞⋅ + ⋅⎜ ⎟⎝ ⎠

Type II闭环根轨迹图



Type IIType II型锁相环的非理想因素型锁相环的非理想因素((I)I)

锁定时需要消除“死区”现象如果PFD/CP/LPF不再是的函数，将没有电荷泵电流注入控制线，环路增益变为0。环路没有校正将会产生抖动(Jitter)

φΔ

“死区”现象



Type IIType II型锁相环的非理想因素型锁相环的非理想因素((II)II)鉴相/频器输出到电荷泵的时延不等

电荷泵上/下电流不等



Type IIType II型锁相环的非理想因素型锁相环的非理想因素((III)III)电荷分配效应

减小电荷分配效应



锁相环中的相位噪声锁相环中的相位噪声

参考时钟相位噪声贡献

低通特性

压控振荡器相位噪声贡献

高通特性

( ) ( )2

2 2

12

n z

n n

sH s

s sω ω

ξω ω+

=+ +

( )2

2 22 n n

sH ss sξω ω

=+ +



锁相环的倍频特性锁相环的倍频特性

锁相环的倍频和频率综合特性

闭环特性

( )( )

2

11

2 211 2 22

CP VCO CP VCOP P P

P P

CP VCO P CP VCOCP VCOP

PP

I K I KR R C sC s s CH s I K R I KI K s sR M C MM C s s

π π

π ππ

⎛ ⎞⋅ + ⋅ ⋅ +⎜ ⎟⎝ ⎠= =⎛ ⎞ + ++ ⋅ + ⋅⎜ ⎟⎝ ⎠

0 VCOin cont

K VM Mω

ω = +

2CP VCO

nP

I KC M

ωπ

=2 2

CP P VCOP I C KRM

ξπ

=



整数整数NN频率综合器频率综合器((I)I)

问题

参考时钟频率的杂散信号

锁定时间

分频器

out refMω ω=



整数整数NN频率综合器频率综合器((II)II)Pulse-swallow计数器

预分频数N/N+1计数器P的分频数P可配置计数器S的分频数S

分频数

振荡频率为1.0-1.2GHz，参考时钟频率25MHz，

N=4，P=10，S=0~8

( ) ( )1M N S N P S NP S= + ⋅ + ⋅ − = +



参考时钟频率的杂散信号参考时钟频率的杂散信号((Reference Spurs)Reference Spurs)因为电荷泵的开关频率为参考时钟频率，因此在中心频率频偏整数倍参考频率处会出现杂散信号。

控制信号穿通和电荷注入等非理想因素会引入周期脉冲信号。



环路带宽环路带宽

环路带宽：通常小于参考时钟频率的1/10锁定时间与环路带宽密切相关

环路带宽越小，锁定时间越长

环路带宽受到信道带宽的制约

锁相环动态特性在接收和发送通道中的影响



最差建立时间最差建立时间

分频器的分频比发生变化

最差建立时间：(NP+1)fREF跳到(NP+S)fREFS/(NP+S)很大，改变了环路参数

S/(NP+S)很小

( ) ( )( ) ( )( )( )

11 1

H s H sY sX A H s AH s A

εε

⎛ ⎞= ≈ −⎜ ⎟+ + + ⎝ ⎠

2

1 ln1

sn

ktMξω α ξ

=−

k S= M N P= ⋅ 误差精度α



分数分频频率综合器分数分频频率综合器((I)I)打破环路带宽与锁定时间、相位噪声之间的制约关系

环路带宽越小，锁定时间越长

环路带宽越小，压控振荡器贡献的临近相位噪声越大

“平均”频率概念

简单分数分频频率综合器



分数分频频率综合器分数分频频率综合器((II)II)A个脉冲周期内分频比为N，B个脉冲周期内分频比为N+1，等效分频比为

分数杂散(Fractional Spurs)

( ) ( )1A N B N A B⎡ ⎤⋅ + ⋅ + +⎣ ⎦



ΣΔΣΔ分数分频频率综合器分数分频频率综合器

分频器的分频比进行随机化，但平均值是一个常数

噪声整形技术： ΣΔ调制器

通过过采样技术，将临近相位噪声推移到频偏较远处，然后通过环路低频特性滤除掉



双环路频率综合器双环路频率综合器

两个锁相环结构优点：PLL1可以有很高的环路带宽缺点：SSB混频器的精度很难保证



直接数字合成器直接数字合成器((I)I)数字域产生信号，然后通过D/A转换和重构滤波得到模拟信号

( ) ( )1R RX k Y k P= − +



直接数字合成器直接数字合成器((II)II)DDFS的优点

没有VCO和模拟电路频率步长精度高

频率切换速度快

可以实现信号的直接调制

DDFS可以作为双环路频率综合器的低频频率综合器



射频分频器射频分频器

分频器设计考虑

功耗

速度：工作频率范围

相位噪声

二分频器：与VCO直接相连

二分频器无偏置电流的Latch有偏置电流的Latch



动态分频器动态分频器

动态倒相器和TSPC(True Single-Phase Clocking)

Miller分频器



双模分频器双模分频器((I)I)3分频器和2/3分频器

AND/DFF的电路实现1 2 01,10,11QQ = 1 2 00QQ ≠



双模分频器双模分频器((II)II)15/16分频器

延时分析：同步/异步计数器下降沿触发上升沿触发



参考文献参考文献

课本Behzad Razavi, “Design of Integrated Circuits for Optical Communications”2003, McGraw-Hill. Chapter 8.

博士论文何捷，“DVB-T接收机中频率综合器的研究”，2005年5月，复旦大学博士论文Li Lin, “Design Techniques for High Performance Integrated Frequency Synthesizer for Multi-standard Wireless Communication Applications”, Ph.D Dissertation, University of California, Berkeley, 2000.

杂志文章Jie He, Zhangwen Tang, Hao Min and Zhiliang Hong, "A CMOS Fully Integrated Frequency Synthesizer with Stability Compensation," Chinese of Journal Semiconductors, vol.25, No.8, Aug. 2005.

cmos射频集成电路设计 - fudan...

Documents