conception des circuits cmos analogiques - alexandre...

Conception des circuits CMOS analogiques

Conception transmetteur de

135 avenue de Rangueil – 31077 Toulouse cedex 4 – Tel : 05.61.55.95.13 – Fax : 05.61.55.95.00 - www.insa-toulouse.fr

Conception transmetteur de puissance sans fil entièrement

intégré – Cours de restructuration

Alexandre [email protected]

2015-2016

• A faire

• Schématique du circuit

• Description des différentes fonctions

• Circuit pin-out

• Liste, type des E/S, alimentations

• Composants externes requis, circuits externes

Rapport de spécification

APP de Conception CMOS analogique en 5e année ESE

• Composants externes requis, circuits externes

typiques

• Stratégie de protections ESD

• Spécifications détaillées

• Schéma détaillé des blocs analogiques à concevoir

• Technologie CMOS 0.35 µm 50 V (process H35B4S1)

• Intégration sur une même puce d’étages de puissance (haute tension

50 V) et de commande (faible tension 3.3/5 V)

• Nœud technologique « ancien », mais robuste, fiable, adapté aux fortes

tensions

• Composants disponibles (cf. ENG-238_rev6.pdf) :

• NMOS/PMOS (LV and HV cores - 3.3 V à 50 V)

Design kit AMS H35


• NMOS/PMOS (LV and HV cores - 3.3 V à 50 V)

• Bipolaire NPN/PNP vertical/latéral

• Diodes

• Résistances (diffusion, Nwell, POLY1/2/H)

• Condensateurs (MIM, POLY, POLY-Metal)

• Transistors MOS

• Liste des NMOS (Liste PMOS quasi identique)

Design kit AMS H35

Tensions nominales : 3.3 V, 5 V, 20 V, 50 V (Vgs, Vds, Vdb)

Versions isolées / non isolées


• Transistors MOS – Section du wafer (ENG-236_rev6.pdf)

Design kit AMS H35

Bulk = VDDBulk = VSSSource = VSS

Source = VDD

VDD = 3.3 – 5 VVSS = 0 V


VSSP-substrate

N-well

P-substrate

Caisson N-well

P-well N-well

VSS

Bulk = VSSSource = VSS Bulk = VDD

Source = VDD

Isolation par jonction

Tub = VDDTub = VDD

• Transistors MOS – Section du wafer (ENG-236_rev6.pdf)

Design kit AMS H35

VSSP-substrate

Bulk&Source = VDD

VDD < 50 VVSS = 0 V

Bulk&Source = VSS

Tub = VSSTub = VSS


VSSP-substrate

Caisson N-well Caisson N-well

Bulk&Source = VSS

Vertical NPN BJT

VBE < 5.5 VVCE > 10 V

P-well

• Modèle électrique équivalent :

Modèle simple couplage bobines primaire/secondaire

Modèle driver de sortie

A

T0 = 1/f0

Charge supposée résistive et constante

IP IS

Mk =

VP VS

VE

τ

f11 ==


• Analyse harmonique:SPLL

Mk =• Coefficient de couplage inductif:

+=+=

PSSLs

spPLp

ijMijLv

ijMijLv

ωωωω E

SPS V

ZZM

jMI

+−=

22ωω

P

E

SPP Z

V

ZZM

MI

+−=

22

22

1ω

ω

ωω

PPPP jC

jLRZ1++= ω

ωS

SSLoadS jCjLRRZ

1+++=Avec :

• Approximation du premier harmonique :

Signal carré ( )

0

0

00

sin2

T

nT

n

T

AnfVE πτ

πττ

= ( )2

2 00

Tsi

AfVE == τ

π

SSPP

resCLCL

fππ 2

1

2

1 ==

• Exemple :

Modèle simple couplage bobines primaire/secondaire

Fres = 117 kHz, τ = T0/2, A = 9 V, k = 0.4, RL = 10 Ω

IP

IS


Fres = 117 kHz, F0 = 150 kHz, τ = T0/2, A = 9 V , RL = 10 Ω

• Voir livre Gray, Hurst, Lewis, Meyer, « Analysis and Design of Analog

Integrated Circuits », chapitres 6, 7, 8

• Schéma de principe amplificateur différentiel à deux étages et à sortie

single-ended (asymétrique) :

Amplificateur opérationnel CMOS

diffDmo vRgv 12 2

1=

Paire différentielle

Etage de sortie à gain (source commune)

( )vRrgv //−=


M1 et M2 identiques, saturés, de transconductance gm1.

Open circuit

( ) iDmo vRrgv //032 −=

M3

vi

M3 saturé, de transconductance gm3

et de résistance de sortie r0


• Amplificateur OTA de Miller (paire différentielle avec des PMOSFET):

Paire différentielle

Etage de sortie à gain (source commune)

Source de courant paire diff et étage

de sortieMiroir de courant

Capacité de


Paire diff.

Charge active de la paire (miroir de courant)

Référence de courant

Capacité de compensation (optionnel

selon stabilité, pole splitting)

• Caractéristiques fondamentales d’un AOP :

• Gain statique

• Plage de tension de sortie

• Offset en entrée/sortie

• Réjection de mode commun

• Produit gain-bande, bande passante

• Fonction de transfert en BO, pôles, stabilité (marge de phase)



• Slew rate

• Power supply rejection ratio (PSRR)

• Consommation

• Quelques structures élémentaires


Source de courant (NMOS ou PMOS en saturation)

IREF

VDS

IDS

IREF

( ) ( )22

2

1THNREFNTHNGSOXNREF VVVV

L

WCµI −=−≈ β


MOS monté en diode (Charge active)

IDS

VDS

VGS

VDS

IDS

DSGS VV =

( )2THNDSNDS VVI −≈ β

• Quelques structures élémentaires


Miroir de courant (NMOS ou PMOS)

IIN IOUT

W1, L1W2, L2

M1 M2

M1 et M2 ont des caractéristiques identiques, mais des dimensions (W;L) pas nécessairement identiques :

1

1

2

2

L

WK

L

W =


W1, L1W2, L2

VDS2

IOUT

IIN

Si M2 est en saturation et en négligeant sa conductance de sortie :

INOUT IKI ×=

• Comparateur à base d’AOP (attention au slew rate, aux offsets…)

• Trigger de Schmitt :

Comparateur CMOS


Avec : VTxx = tension de seuil (VTN2 = VTN3,

VTP4 = VTP6) βx = ½µxCoxW/L = transconductance

• Comparateur à hystérésis interne

Comparateur CMOS

I1 I2

VREF

VIN

VOx

VDD

VT5+VT1

VO1

VO2

VIN : de VSS à VDD


I5 = IBias

Conditions : M1 = M2 M3 = M4 M6 = M7 I5 = IBias = constante β1 la transconductance de M1

K

LW

LW

LW

LW

==

4

4

7

7

3

3

6

6

VINVSS VDDVREF+VT+

Seuils de basculement et largeur hystérésis :

K

KiVT +

−=+1

1

1

5

β K

KiVT +

−=−1

1

1

5

β

K

KiVV TT +

−=− −+1

12

1

5

β

• Exemple : référence de courant

Effet de la température

Si M3 = M4 et M5 = M6 (en saturation :IIN = IOUT

Si M7 = M6, IBIAS = IOUT

( )R

n

q

kTIOUT

ln=


Structure auto-polarisée (pas besoin de réf de courant)

Indépendance à la tension d’alimentation Dépendance à la température du courant

• Exemple : référence de tension bandgap

• Réutilisation de la référence de courant et compensation de la

température


( )R

n

q

kTRVIRVV EBOUTEBOUT

ln2222 +=+=

Proportional To Absolute Temperature(PTAT) = Tension aux bornes de R2


(PTAT) = Tension aux bornes de R2 (dVR2/dT ≈ +1.8 mV/°c)

Complementary To AbsoluteTemperature (CTAT) = PNP monté en diode (dVEB/dT ≈ -2 mV/°c)

1 14

Montage VBE multiplier

• Capteur de température CMOS : dépendance à la température de VTH


( ) cmVTTVV THTH °−−=−+≈ /2..5.0,00 αα

I1 I2

M1, M2, M3, M4 en saturation

Si M3 = M4 I1 = I2 (miroir de courant)VTH1 = VTH2

M2 monté en diode :M3 M4

2 VI

VV +==


VBIASVOUT

I1 I2

M1 M2

22

22 THGSOUT V

IVV +==

β

( )2111 THBIAS VVI −= β

Polarisation de M1par VBIAS :

−+=

2

1

2

1 1ββ

ββ

THBIASOUT VVV

2

1

2

1

1ββββ

−

−=

BIASOUT

TH

VV

V

conception des circuits cmos analogiques - alexandre...

Documents