consideraciones de diseño fet - gmb

UTN FRM

Electrónica Aplicada I Consideraciones de diseño

Gonzalo Berardo

Noviembre 2013

El presente documento intenta enumerar conceptos a tener cuenta a la hora de encarar un diseño, para amplificadores FET. También se realiza una analogía del “diseño de amplificadores con BJT” del Ing. A. Calderón, para su aplicación en FET.

UTN FRM – ING. ELECTRONICA – Gonzalo Berardo

¿Qué debo conocer antes de diseñar?

¿Qué debo interpretar de las especificaciones de diseño?



• Conocer al elemento activo (JFET, MOSFET,ETC)

• Conocer las propiedades de sus configuraciones (FC, DC y CC)

• Conocer las ventajas y desventajas de sus polarizaciones (FIJA, AUTO, DIV)

¿Que debo interpretar de las especificaciones de diseño?

• Como debemos tomar la señal de entrada (por tensión o por corriente)

• Como debemos entregar la señal de salida (por tensión o por corriente)

• Como debe ser la proporción entre las mismas (ganancia)


Conocer al elemento activo (JFET, MOSFET,ETC)

Significa, familiarizarse con:

- Las curvas características de transferencia y de salida

- Condiciones y zonas de funcionamiento

- Parámetros más característicos

JFET:

MOSFET DRECREMENTAL:

MOSFET ICREMENTAL:

𝐼𝐷 = 𝐼𝐷𝑆𝑆. 1 −𝑉𝐺𝐷𝑄𝑉𝑃

2

𝐼𝐷 = 𝐼𝐷𝑆𝑆. 1 −𝑉𝐺𝐷𝑄𝑉𝑃

2


Si = tenemos:

MOSFET INCREMENTALL:

MOSFET ICREMENTAL:

𝐼𝐷 = 𝑘. 𝑉𝐺𝑆 − 𝑉𝑇 2

𝑘 =𝐼𝐷 𝑜𝑛

𝑉𝐺𝑆 𝑜𝑛 − 𝑉𝑇 2


Conocer las propiedades de sus configuraciones (FC, DC y CC)

Un transistor en Fuente/ Emisor Común: (FC)

- Ganancias altas de tensión y corriente

- Impedancia de entrada moderada-alta

- Impedancia de salida alta

Es la configuración más usada para dar alta ganancia

Un transistor en Drenador/Colector Común: (DC)

- Ganancia de tensión próxima a la unidad (seguidor fuente/emisor)

- Ganancia de corriente alta

- Impedancia de entrada alta

- Impedancia de salida baja

Se usa como adaptador de impedancias.

Un transistor en Compuerta/Base Común: (CC)

- Ganancia de corriente próxima a la unidad

- Ganancia de tensión alta

- Impedancia de entrada baja

- Impedancia de salida alta

Se usa en aplicaciones en alta frecuencia

NOTA: Para construir amplificadores con ciertas características, se suelen combinar varias

etapas básicas.


• Conocer las ventajas y desventajas de sus polarizaciones

POLARIZACION FIJA

𝐼𝐺 ≅ 𝑉𝐺𝑆 = −𝑉𝐺𝐺

𝐼𝐺 ≅ 𝑉𝐺𝑆 = −𝐼𝐷.𝑅

AUTOPOLARIZACION

∆𝐼𝐷

∆𝐼𝐷

∆𝐼𝐷

𝑅 ↓

𝑅 ↑

𝑅 ↑ 𝑚 ↓ ∆𝐼𝐷 ↓ Nos obliga a trabajar con 𝐼𝐷 pequeñas

𝑅 ↓ 𝑚 ↑ ∆𝐼𝐷 ↑ 𝑔𝑚 ↑ Ideal para la ganancia en corriente (Cond. de diseño)


POLARIZACION POR DIVISOR DE TENSION

𝐼𝐺 ≅ 𝑉𝐺𝑆 = 𝑉𝐺𝐺 − 𝐼𝐷 .𝑅

∆𝐼𝐷



• Conocer al elemento activo (JFET, MOSFET,ETC)

• Conocer las propiedades de sus configuraciones (FC, DC y CC)

• Conocer las ventajas y desventajas de sus polarizaciones (FIJA, AUTO, DIV)

¿Que debo interpretar de las especificaciones de diseño?

• Como debemos tomar la señal de entrada (por tensión o por corriente)

• Como debemos entregar la señal de salida (por tensión o por corriente)

• Como debe ser la proporción entre las mismas (ganancia)


Como debemos tomar la señal de entrada (por tensión o por corriente)

La señal de entra, proveniente de un transductor o de una etapa previa, la podemos

modelizar para el análisis como:

- Un generador de tensión en serie con una resistencia

- Un generador de corriente en paralelo con una resistencia

𝑉𝑖 =𝑉𝑆.𝑍𝑖𝑍𝑖 + 𝑅𝑆

𝑍𝑖 ≫ 𝑅𝑆

𝐼𝑖 =𝐼𝑆.𝑅𝑆𝑅𝑆 + 𝑍𝑖

𝑍𝑖 ≪ 𝑅𝑆

(Cond. de diseño)

(Cond. de diseño)


Como debemos entregar la señal de salida (por tensión o por corriente)

La señal de salida, que se deberá suministrar a una carga puntual o a una etapa posterior,

la podemos modelizar para el análisis como:

- Un generador de tensión (dependiente) en serie con una resistencia

- Un generador de corriente (dependiente) en paralelo con una resistencia

𝑉𝑜 =𝐴𝑉 .𝑅𝐿𝑅𝐿 + 𝑍𝑜

𝑍𝑜 ≪ 𝑅𝐿

𝐼𝑜 =𝐴𝐼 .𝑍𝑜𝑍𝑜 + 𝑅𝐿

𝑍𝑜 ≫ 𝑅𝐿

(Cond. de diseño)

(Cond. de diseño)


Como debe ser la proporción entre las mismas (ganancia)

Para poder cumplir con las especificaciones de ganancia (o de potencia), quizás sea

necesario diseñar más de una etapa.

Siendo la ganancia total, el producto de las mismas: = . 2.

Por lo tanto, el diseño puede contener una etapa de pequeña señal, otra para señales

fuertes y una última para potencia.

Es sumamente importante conocer las características generales que tiene cada una de

estas etapas. Por ejemplo:

MARGEN DINAMICO

La pendiente de la RCD y la ubicación del punto de trabajo Q determinan el margen dinámico:

- La excursión de señal max hacia el corte: = . =

- La excursión de señal min hacia la región óhmica: = −

GANANCIA: ALTA MODERADA BAJA

ESTABILIDAD: ALTA/MODERADA MODERADA MODERADA/BAJA

RENDIMIENTO: 12% 25% 50%

PEQUEÑA SEÑAL SEÑALES FUERTES POTENCIA

TRANSDUCTOR

CARGA


Ra. Condición:

=

.

+

. . 1

La elección correcta del valor de nos permitirá obtener valores bajos de pero corrientes

altas y viceversa.

Si ≪ => Amp. de Tensión

Si = => . Amp. de Potencia

Si ≫ => 1 . Amp. de Corriente

De acuerdo a (dato de diseño) y la relación que elija entre y , hallamos .

Para el caso de los trs. JFET y MOSFET de tipo decremental, la corriente de drenaje se puede

modelizar de acuerdo a la expresión:

= 1 −

2

Podemos hallar para futuros cálculos.

= − . (√

− 1)

1

JFET N

RD RL

Rs1

iD = iop

+

-

Vop

CONDICIONES PARA EVITAR DISTORSIÓN:

Adaptación para el diseño con FET, del material “Diseño de Amp. con BJT – Ing. A. Calderón”

𝑉𝑅𝐷 𝑅𝐷𝑅𝑒𝑞

. 𝑣𝑜𝑝

𝑖𝑜𝑝


Da. Condición:

Ra. Condición:

es aquella tensión que a partir de la cual, se asegura que el JFET se encuentra trabajando en la

zona de saturación. Es decir:

= − (cond. de canal estrangulado)

Ta. Condición:

Debo verificar: .

2 3

4

𝑉𝐷𝐷

𝑉𝐷

𝑉𝑆

𝑉𝑅𝐷

𝑉𝐷𝑆

𝑉𝑆

𝑉𝑆 𝑣𝑖𝑝 + 1𝑉

𝑉𝐷𝑆 𝑣𝑖𝑝 + 𝑣𝑜𝑝 + 𝑉𝑎𝑐𝑡

𝑉𝐷𝐷 = 𝑉𝑆 + 𝑉𝐷𝑆 + 𝑉𝑅𝐷


Especificaciones de diseño: = − = 1 = =

Configuración y polarización propuesta: Fuente común con auto polarización.

En este caso, el diseño comienza, seleccionando una corriente de drenaje de reposo , entre un

30% y 70% de , para trabajar en la región de mayor linealidad de la curva de transferencia.

(Cond. 1)

= . = . =

Siendo:

= 1 −

2

Podemos calcular el valor de para futuros cálculos:

= (1 − √

) . = −

JFET N

RD

RL

Rs1

Rs2

R1

R2

VDD

Vo

Vi

3 . 𝐼𝐷𝑆𝑆 𝐼𝐷𝑄 7 . 𝐼𝐷𝑆𝑆

EJEMPLO DISEÑO 1 (Resuelto según Libro: Sedra Smith)

𝐼𝐷𝑆𝑆 = 𝑚𝐴 𝑉𝑃 = −3 𝑉

Datos del Trs. JFET a utilizar:


Como podemos observar en el gráfico, la pendiente de la RCD y la ubicación de la tensión , se

encuentran condicionadas por el margen dinámico del punto de trabajo Q.

Es decir:

- La excursión de señal hacia el corte: = . =

- La excursión de señal hacia la región óhmica: = −

ANALISIS DE SEÑAL

= . | |

1 −

= . | |

. √

= 3

Rb Rs1 RD RLgm.vgs

DG

S

Vi Vo

Vgs+ -

𝐴𝑣 =𝑣𝑜𝑣𝑖

=−𝑔𝑚. 𝑅𝐷//𝑅𝐿

𝑔𝑚.𝑅𝑆 + 1 =

−𝑔𝑚.𝑅𝑒𝑞

𝑔𝑚.𝑅𝑆 + 1

𝑣𝑜 = −𝑔𝑚. 𝑣𝑔𝑠. 𝑅𝐷//𝑅𝐿

𝑣𝑖 = 𝑔𝑚. 𝑣𝑔𝑠.𝑅𝑆 + 𝑣𝑔𝑠 = 𝑣𝑔𝑠 𝑔𝑚.𝑅𝑆 + 1


ANALISIS DE CONTINUA

Asumimos:

2 = . = . 137 ≅

= − 2 = 137 − ≅ 7

JFET N

RD

Rs1

Rs2

RGG

VDD

RGG

JFET N

RD

Rs1

Rs2

R1

R2

VDD

𝐼𝐺 ≅

𝑉𝐺𝑆𝑄 = 𝐼𝐷𝑄. 𝑅𝑆 + 𝑅𝑆2 = 𝐼𝐷𝑄.𝑅𝑆𝑇

𝑅𝑆𝑇 =𝑉𝐺𝑆𝑄𝐼𝐷𝑄

= 137 Ω

Si 𝑅𝑆 es grande, me disminuye la gananacia.

Si 𝑅𝑆2 es pequeña, me disminuye la estabilidad (Δ𝐼𝐷 ↑).

𝑅𝑆𝑇 ↑

𝑅𝑆𝑇 ↓

𝑅𝑆2 > 𝑅𝑆 (Cond. 2)


Volviendo a la expresión de ganancia, podemos despejar = // para luego calcular

=− .

. + 1

= | |. . + = 1 1

= .

− ≅ 1

Con los valores comerciales de las resistencias , , hay que verificar si se está cumpliendo el

requerimiento de ganancia:

Verificación:

Conocido el valor de las resistencias de la malla de salida del circuito en condiciones estáticas,

procedemos a calcular :

= − + + 2

= − 1 + 7 +

= 13

Debo verificar que la tensión se encuentre en la región de saturación.

Verificación:

Veamos la excursión de señal (margen dinámico), para ello calculamos previamente

𝑅𝑎𝑐 = 𝑅𝑆 + 𝑅𝐷//𝑅𝐿

𝑅𝑎𝑐 = 𝑅𝑆 + 𝑅𝑒𝑞

𝑅𝑎𝑐 = 7Ω+ 1 1𝐾Ω = 1 𝐾Ω

𝐴𝑉 = −

𝐴𝑉 ≅ −3

𝑉𝐷𝑆𝑄 𝑉𝐺𝑆𝑄 − 𝑉𝑃

13 𝑉 − 𝑉 − −3𝑉 = 𝑉


- = . = . 1 =

- = − = 13 − = 7

Verificación:

Verificación:

Podemos observar que se verifica la condición, pero no se ha tenido en cuenta ningún

margen de seguridad.

= // => =

= = 1

𝑉𝐷𝑆𝑚𝑖𝑛 𝑉𝐺𝑆 − 𝑉𝑃

7 𝑉 𝑉

𝑉𝐷𝐷 = 𝑉

𝑉𝐷𝐷 = 𝑉𝑅𝑆𝑇 + 𝑉𝐷𝑆𝑄 + 𝑉𝑅𝐷

𝑉𝐷𝐷 = 𝑉 + 13 𝑉 + 𝑉 = 𝑉


Especificaciones de diseño: = − = 1 = =

Configuración y polarización propuesta: Fuente común con auto polarización.

Ra. Condición:

Como pretendemos amplificar tensión, se sabe que: ≪ =>

= . = . => = 1

= F. Seg (1,1) => =

Por lo tanto, conocida la resistencia y la tensión en , calculamos :

=

=

=> =

Calculamos la para posteriores cálculos:

= − . √

− 1 => = −

JFET N

RD

RL

Rs1

Rs2

R1

R2

VDD

Vo

Vi

1

EJEMPLO DISEÑO 2 (Resuelto según analogía del criterio de Calderón aplicado a FET)

𝐼𝐷𝑆𝑆 = 𝑚𝐴 𝑉𝑃 = −3 𝑉

𝐵𝑉𝐷𝑆𝑆 = 𝑉

Datos del Trs. JFET a utilizar:

𝑉𝑅𝐷 𝑅𝐷𝑅𝑒𝑞

. 𝑣𝑜𝑝


Da. Condición:

Siendo:

=

| |=

=> = 1 3

1 3 + 1 = 3 F. Seg (1,2) => = 3

Conocida hallamos el valor de :

=

=

=> = 7

ANALISIS DE SEÑAL

De la expresión de la ganancia, podemos despejar el valor de

= .

. siendo = 1 1 = 3

=

| |− = 1 valor comercial => = 3

NOTA: Elijo menor porque lo que me interesa es que sea lo más chica posible.

Verificación:

2 = − = 7 − 3 = 711 valor comercial 2 =

Verificación:

2 𝑉𝑆 𝑣𝑖𝑝 + 1𝑉

𝐴𝑉 = −

𝐴𝑉 ≅ −

𝑉𝑆 3𝑉

𝑉𝑆 = 𝐼𝐷𝑄 𝑅𝑆 + 𝑅𝑆2 = 3 𝑉


Ra. Condición:

es aquella tensión que a partir de la cual, se asegura que el JFET se encuentra trabajando en la

zona de saturación.

Es decir: = − (cond. de canal estrangulado)

− − − = 3 => =

Por lo tanto: 1 3 + + => = 1

Ta. Condición:

= 3 + 1 + => =

Verificación:

Veamos la excursión de señal (margen dinámico):

= (Cond. De diseño) => = =

Verificación:

3

4

𝑉𝐷𝑆 𝑣𝑖𝑝 + 𝑣𝑜𝑝 + 𝑉𝑎𝑐𝑡

𝑉𝐷𝐷 = 𝑉𝑆 + 𝑉𝐷𝑆 + 𝑉𝑅𝐷

𝑉𝐷𝐷 .𝐵𝑉𝐷𝑆𝑆

𝑉 . 𝑉

𝑉 3 𝑉

𝑣𝑑𝑠𝑚𝑎𝑥 = 𝐼𝐷𝑄.𝑅𝑎𝑐 = 𝑚𝐴. 1 𝐾Ω = 𝑉


= − = 1 − =

Verificación:

Por último, calculamos:

= // => = => = = 1

𝑣𝑑𝑠𝑚𝑎𝑥 𝑉𝐺𝑆 − 𝑉𝑃

𝑉 3 𝑉

consideraciones de diseño fet - gmb

Documents