desain rancangan algoritma dan arsitektur dari model rancangan
TRANSCRIPT
1
DESAIN RANCANGAN ALGORITMA DAN ARSITEKTUR
DARI MODEL RANCANGAN PROSESOR TERTANAM
HEYRMAN MENGGUNAKAN PERANGKAT LUNAK
SYNDEX6.8.5 CAD
Sri Cahyo Kasihono, 21104992
Mahasiswa Sarjana Strata Satu (S1)
Jurusan Sistem Komputer, Fakultas Ilmu Komputer
Universitas Gunadarma
ABSTRAK
Pada tahun 2005 Barthelemy Heyrman (Universitas Bourgogne Prancis)
melakukan penelitian dan menghasilkan suatu model rancangan prosesor tertanam
yang menekankan skalabilitas, fleksibilitas dan performa yang tinggi. Pada skripsi
ini, penulis membuat dan membahas bagaimana rancangan algoritma dan
arsitektur dari model rancangan Heyrman hingga mendapatkan suatu skrip
program berupa file m4 dan m4x menggunakan perangkat lunak SynDEx-6.8.5
CAD yang pada akhirnya digunakan dalam pembuatan chip.
Kata Kunci : Heyrman, Algoritma, Arsitektur, SynDEx-6.8.5
PENDAHULUAN
Rancangan algoritma Heyrman ini
membagi data dengan kemampuan
bus hingga mencapai 4096 byte,
dalam hal ini berupa gambar ke
dalam beberapa prosesor elemen
yang memiliki jalur bus 64 byte
menggunakan bantuan perangkat
lunak SynDEx-6.8.5 CAD yang hasil
akhirnya berupa kode yang telah
digenerate dari rancangan hubungan
algoritma dan arsitektur tersebut.
Penulis membuat rancangan
2
algoritma berupa proses
multiplekser, proses pembagian data
pada 8 prosesor elemen, proses
pengolahan data pada prosesor
elemen dan proses penyatuan data
pada memori. Sedangkan
perancangan arsitektur terdiri dari
rancangan media transmisi, arsitektur
pada setiap prosesor elemen dan
arsitektur utama untuk proses lainnya
selain prosesor elemen. Ketika ada
data, maka data tersebut akan
diteruskan pada proses pembagian
data untuk 8 prosesor elemen yang
datanya sama besar. Pada prosesor
elemen akan dilakukan penambahan
delay yang berbeda-beda untuk
setiap prosesor elemen dengan
maksud agar data tidak memasuki
memori secara bersamaan. Maka
data masuk memori dengan ukuran
yang kecil dan tidak dalam waktu
yang bersamaan. Setelah algoritma
dan arsitektur dapat berjalan secara
real-time maka akan mendapatkan
kode program berupa file m4 dan
m4x dengan cara generate code pada
SynDEx, kode hasil generate inilah
yang nantinya akan digunakan dalam
pembuatan chip (Multi-Processor
System on Chip) .
RUMUSAN MASALAH
Bagaiman pembuatan skrip program
rancang algoritma dan arsitektur dari
model rancangan Heyrman untuk
dapat menyimpan data pada memori
dalam waktu yang singkat sehingga
tidak terjadi kemacetan pada sistem.
TINJAUAN PUSTAKA
General pupose prosesor adalah
prosesor yang dapat mengerjakan
segala macam pekerjaan dan dapat
melakukan proses dengan perangkat
pendukung seperti pada CPU
(Central Procesing Unit). Spesifik
purpose prosesor adalah prosesor
yang hanya dapat melakukan satu
macam pekerjaan saja. Prosesor
paralel adalah metode komputasi
yang membagi beban kedalam
beberapa bagian kecil sub proses
kompulasi dimana sub komputasi
dijalankan pada prosesor yang
berbeda secara bersamaan dan saling
berinteraksi satu dengan yang lain
untuk menyelesaikan masalah
komputasi. Multi prosesor yaitu
sistem dengan prosesor jamak yang
3
identik yang dapat memilih proses
apa saja yang akan dijalankan dari
ready queue jadi dapat dikatakan
independen tetapi prosesor harus di
synchonize agar prosesor tidak saling
berebut mengeksekusi proses yang
sama. Untuk aplikasi pada penulisan
ini mengunakan Aplikasi real time
yaitu aplikasi yang memiliki dibatasi
oleh rentang waktu dan memiliki
tenggat waktu (deadline) yang jelas
dengan respon yang cepat dan
ketepatan pelaksanaan instruksi /
tugas. Pada mulanya oleh Heyrman
pemodelan mengunakan C++
mengunakan library dari VHDL.
VHDL menterjemahkan model
arsitektur sistem C yang sedang
berjalan. Kode VHDL tersebut akan
diterapkan dalam 0,35µm CMOS,
proses mengunakan perangkat lunak
Menthor Graphics. Sedangkan dalam
penulisan ini dalam pembuatan
algoritma dan arsitektur
menggunakan perangkat lunak
SynDEx-6.8.5 CAD dengan fitur
yang dimiliki antara lain :
Aplikasi algoritma sebagai
directed acyclik graph (dag).
Multikomponen arsitektur
(programable dan non-
programable).
Spesifikasi karateristik
algoritma, real-time, distribusi
dan penjadwalan.
Algoritma multikomponen
(manual atau otomatis).
Visualisasi dari diagram waktu
yang disimulasikan secara real-
time.
PERANCANGAN DAN
PENJELASAN
Penjelaskan bagaimana pembuatan
rancangan simulasi dari prosesor
paralel dalam menyelesaikan
komputasi berupa pengolahan image
yang hasilnya disimpan pada register
memori yang merupakan model
rancangan arsitektur jaringan
multiprosesor tertanam yang
dikembangkan oleh heyrman pada
tahun 2005.
4
Gambar 1 Model Arsitektur Jaringan
Multiprosesor Tertanam [Heyrman 2005]
Algoritma Rancangan Prosesor
Paralel
Gambar 2 Blok Algoritma Rancangan
Prosesor Paralel
Blok masukan terdiri dari dua
masukan yaitu masukan yang berasal
dari memori dan masukan berupa
image, masukan berupa image
memiliki prioritas utama. Blok
kondisi terdiri dari 2 kondisi yaitu
ketika tidak terdapat data pada port i
(i=0) maka data pada port bus akan
diteruskan dan kondisi ketika pada
port i terdapat data (i=8) maka data
akan diteruskan ke blok selanjutnya.
Gambar 3 Kondisi i=0 dan i=8
Blok jaringan merupakan blok yang
bertugas membagi pekerjaan dalam
hal ini adalah data kepada setiap
prosesor elemen (8 prosesor elemen)
dengan jumlah dan kapasitas yang
sama melalui koneksi TCP.
Gambar 4 Algoritma Fungsi Terminal
Gambar 5 Algoritma Fungsi Divnetwork
Blok prosesor elemen merupakan
tempat pemprosesan sub bagian data
sebelum masuk memori, pada bagian
ini hanya menambahkan waktu tunda
(delay) dengan maksud agar keluaran
data dari prosesor elemen tidak
MASUKAN
(IMAGE /
MEMOR
KONDISI
REGISTER
JARINGAN
PROSESOR
ELEMEN
KELUARAN
(MEMORI)
5
bersamaan sehingga ketika data
masuk memori tidak secara
bersamaan.
Gambar 6 Algoritma Fungsi Processor
Blog register merupakan tempat
sementara data dikumpulkan dan
disatukan dari setiap keluaran
prosesor elemen sebelum data yang
telah lengkap disimpan pada memori
tetap yang bersifat non-volatil.
Gambar 7 Algoritma Fungsi Register
Blok keluaran adalah merupakan
memori utama dimana data akan
disimpan bersifat non-volatil.
Algoritma utama dimana tempat
menyatukan seluruh bagian blok
sehingga dapat saling terhubung
untuk dapat berkomunikasi dalam
tujuan penyimpanan data.
Gambar 8 Window Definisi Utama
Algoritma
Arsitektur Rancangan Prosesor
Paralel
Gambar 9 Blok Arsitektur Rancangan
Prosesor Paralel
Blok operator merupakan blok
dimana algoritma akan ditempatkan
pada sebuah rancangan arsitektur
untuk menghasilkan kode dalam
bentuk file m4. Blok komunikasi
sebagai media penghubung untuk
berkomunikasi antar operator
arsitektur yang telah ditambahkan
algoritma. Arsitektur utama
merupakan window arsitektur utama
dimana operator dan media
komunikasi berada untuk dapat
saling berhubungan melakukan
komunikasi.
Media Komunikasi
OperatorUtama
Operator
6
Gambar 10 Window Utama Arsitektur
Komponen Perangkat Lunak
Komponen perangkat lunak
menghubungkan algoritma dan
arsitektur yang telah dibuat dengan
kata lain menempatkan algoritma
yang dibuat ke model arsitektur yang
telah dirancang.
Gambar 11 Algoritma Utama Dengan
Tambahan Komponen Perangkat Lunak
Simulasi Algoritma Pada
Arsitektur
Diagram real-time dari simulasi
algoritma yang dijalankan pada
arsitektur untuk menjelaskan
hubungan antara algoritma dengan
arsitektur.
Gambar 12 Algoritma Interupsi PE8
Warna kuning sebagai algoritma
interupsi, warna hijau sebagai
algoritma pendahulu/predecessors
dan media komunikasi pendahulu,
warna merah sebagai algoritma
hasil/sucessors dan media
komunikasi.
Pembuatan Kode Dari Rancangan
Pembuatan kode (m4 dan m4x)
dengan cara melakukan generate
code merupakan hasil akhir dari
penulisan ini yang akan digunakan
dalam pembuatan chip dengan cara
melakukan konversi ke bahasa
VHDL untuk pembuatan Multi-
Processor System on Chip
(MPSOC).
7
KESIMPULAN DAN SARAN
Kesimpulan
Berdasarkan pada penelitian ini
waktu yang dibutuhkan dalam
penyimpanan data dengan ukuran
4096 byte selama 8 detik, dengan ini
hasil yang dicapai telah sesuai
dengan teori yang diungkapkan oleh
Heyrman maka dengan ini perangkat
lunak SynDEx dapat digunakan
dalam mendesain model rancangan
Heyrman ini dengan baik hingga
melakukan generate untuk
mendapatkan kode program berupa
file m4 dan m4x yang dapat
digunakan untuk pengembangan
peneliti berikutnya dalam bidang
Multi-Processor System on Chip
(MPSoC) .
Saran
Agar dalam penelitian berikutnya
dapat menggunakan lebih banyak
prosesor elemen sehingga kecepatan
dalam menyimpan data dapat lebih
ditingkatkan lagi karena pada
penelitian ini hanya menggunakan 8
prosesor elemen. Proses yang terjadi
pada prosesor elemen diharapkan
tidak hanya sebatas penambahan
delay tetapi dapat menambahkan
proses lainnya seperti masukan dari
luar prosesor elemen sehingga data
tidak hanya disimpan tetapi dapat
dilakukan pemprosesan oleh
pengguna.
DAFTAR PUSTAKA
Abdurohman, Maman, ST. MT,
Organisasi & Arsitektur Komputer,
Informatika, Jakarta, 2008
Inria Rocquencourt Research Unit,
http://www-rocq.inria.fr/syndex, 16
Desember 2008
Inria Rocquencourt Research Unit,
http://www-rocq.inria.fr/~sorel/work
, 16 Desember 2008
Dr. Wibowo, Eri Prasetyo,
http://eri.staff.gunadarma.ac.id/Dow
nload/files/7722/Bart_real_time_ima
ging.pdf, 27 Januari 2009
8
Wikimedia Foundation, inc,
http://id.wikipedia.org/wiki/prosesor,
11 Februari 2009
Lembaga Ilmu Pengetahuan
Indonesia,
http://www.lipi.go.id/1014224400/da
ta/1123986635, 11 Februari 2009.
http://bebas.vslm.org/VOG/kuliah/Si
stemOperasi/2004/51/produk/sistemo
perasic 39.html, 11 Februari 2009.
Ratnasari, Lilis, ST,
http://ratnasari.staff.gunadarma.ac.id/
Download/files/6808/REAL+TIME+
MULTITASKING.doc, 11 Februari
2009.