digitális rendszerek tervezése fpga áramkörökkel · bme-mit fpga labor b digitális rendszerek...
TRANSCRIPT
BME-MIT
FPGA labor
Dig
itál
is r
end
szer
ek t
erve
zése
F
PG
A á
ram
kör
ökk
el
BU
DA
PE
ST
I M
ŐS
ZA
KI
ÉS
GA
ZD
ASÁ
GT
UD
OM
ÁN
YI E
GY
ET
EM
VIL
LA
MO
SM
ÉR
NÖ
KI
ÉS
IN
FO
RM
AT
IKA
I K
AR
MÉ
RÉ
ST
EC
HN
IKA
ÉS
IN
FO
RM
ÁC
IÓS
RE
ND
SZ
ER
EK
TA
NS
ZÉ
K
Feh
ér B
éla
Szá
ntó
Pét
er, L
azán
yi J
ános
, Rai
kovi
ch T
amás
BM
E M
ITF
PG
A la
bor
atór
ium
BME-MIT
FPGA labor
FP
GA
-kal
kalm
azás
a D
SP
terü
lete
n
•A
lgor
itm
uso
k op
tim
ális
lek
épez
ése
arch
itek
túrá
kra
•S
pec
iáli
s ar
itm
etik
ák, s
zám
ábrá
zolá
s, m
őve
letv
égzı
k
•A
uto
mat
iku
s m
odu
lgen
erál
ás,
MA
TL
AB
→B
IT–
Hat
ékon
yság
–F
lexi
bili
tás
–K
onfi
gurá
lhat
óság
–N
agy
telj
esít
mén
y–
60 ta
p, 1
6 bi
t, 48
kH
z,
•X
C40
05, 1
96 C
LB
–F
olya
mat
os a
ktiv
itás
a 8
0-as
éve
k vé
gétı
l
BME-MIT
FPGA labor
Pro
jekt
1:
EV
OC
HE
M7
•G
yógy
szer
jelö
lt m
olek
ulá
k k
ifej
lesz
tésé
nek
hat
ékon
yság
át e
lıse
gítı
tech
nol
ógiá
k
k
ifej
lesz
tése
újr
akon
figu
rálh
ató
szám
ítóg
épek
re–
Jedl
ikÁ
nyos
Pro
gram
Nem
zeti
Kut
atás
Fej
lesz
tési
Pro
jekt
New
Ker
etös
szeg
: 65
0 m
Ft,
3 p
artn
er–
1 st
art-
upC
hem
istr
yL
ogic
, 1 K
KV
evo
pro,
+ B
ME
MIT
BME-MIT
FPGA labor
Pro
jekt
2: A
kusz
tiku
s lo
kali
záci
ó
•T
ran
zien
s és
fol
yton
os p
assz
ív d
etek
tálá
s
•F
PG
A s
zen
zork
árty
a +
vez
eték
nél
kü
li m
ote
•T
DO
A m
érés
+ e
lıfe
ldol
gozá
s
•P
artn
erek
:
–V
ande
rbil
tIS
IS,
INF
SY
ST
BME-MIT
FPGA labor
Új f
ejle
szté
sek
•S
zen
zorh
álóz
at m
őtá
rgya
k m
egfi
gyel
ésér
e–
Hid
ak ö
rege
dése
–S
zoká
sos
igén
yek:
•K
is f
ogya
sztá
s•
Igén
yes
jelf
eldo
gozá
s•
Rob
oszt
us k
ivit
el
–P
aram
éter
ek•
4 U
ltra
hang
csa
torn
a•
Ada
tmen
tés/
táro
lás
•U
SB
/Zig
Bee
kom
mun
ikác
ió
•K
övet
kezı
pro
jek
t–
Kör
nyez
eti m
onit
oroz
óhá
lóza
t a N
emze
ti P
arkb
a
BME-MIT
FPGA labor
Pro
jekt
3: V
ideó
mod
ul k
önyv
tár
•F
PG
A a
lap
úvi
deó
mod
ul k
önyv
tár
–A
ffin
etr
ansz
form
áció
–2D
nem
line
áris
sző
rı(r
ank,
med
ián)
•A
rchi
tekt
úra
opti
mal
izác
ió
•R
efer
enci
a te
rvek
BME-MIT
FPGA labor
Pro
jekt
4: I
pari
mér
ésad
atgy
őjtı
•D
AT
AR
ec4
ren
dsz
er
Hei
mS
yste
ms
Gm
bH
•N
agyt
elje
sítm
ényő
ren
dsz
er
–Ö
náll
óva
gy e
losz
tott
mér
ıren
dsze
r
–24
bit
es f
elbo
ntás
, 200
kH
z m
inta
véte
l
–F
PG
A a
lapú
mul
tipr
oces
szor
os é
s D
SP
fel
épít
és
–E
xtré
m p
onto
s sz
inkr
oniz
áció
(<10
ns
jitt
er)
–S
zabv
ány
inte
rfés
zek
HEIM SYSTEMS GMBH
BME-MIT
FPGA labor
AX
DIC
6 F
PG
A s
yste
m a
rchi
tect
ure
•X
C2V
P7
FP
GA
•H
igh
sp
eed
use
r p
erip
her
als
on P
LB
•L
ow s
pee
d c
ontr
ol
on O
CM
bu
s
BME-MIT
FPGA labor
LIN
K m
odul
e(2
)
PCI-X 133MHz 64 Bit PCI 33 MHz 32, 64 or 32 Bit
BME-MIT
FPGA labor
Pro
jekt
5: O
ktat
áste
chni
ka
•L
OG
SY
S o
kta
tási
esz
köz
ök
–G
yako
rlat
i kép
zés
az e
lsı
pill
anat
tól
–C
AD
esz
közö
k m
egis
mer
ése
–F
PG
A e
szkö
zök
meg
ism
erés
e
–E
gysz
erő
LE
D p
éldá
k •
Kni
ghtR
ider
, Win
dow
s X
P B
oot,
•T
ámog
atás
–F
elha
szná
lói p
rogr
am
–F
PG
A k
árty
a
–U
SB
Int
erfé
sz
BME-MIT
FPGA labor
Pro
jekt
5: O
ktat
áste
chni
ka
•F
PG
A t
erve
zıi f
elad
atok
az
alap
kárt
yán
–K
omm
unik
áció
s in
terf
észe
k (S
PI,
I2C
, UA
RT
)–
4 di
gite
ski
jelz
és–
5x7
mát
rix
•B
ıvít
ım
odu
lok
terv
ezés
e–
Tel
jes
proj
ekt
–Á
ram
kör
+ P
CB
–M
egép
ítés
–A
lkal
maz
ás
BME-MIT
FPGA labor
Pro
jekt
5: O
ktat
áste
chni
ka
•H
alad
ósz
intő
alk
alm
azás
ok–
Beá
gyaz
ott L
ogik
ai A
nali
záto
r–
Beá
gyaz
ott J
elge
nerá
toro
k•
Mik
rop
roce
sszo
ros
SoP
Cre
nd
szer
ek–
Jan
Gra
y’s
XR
16 +
LC
C–
Xil
inx
ED
K +
Mic
roB
laze
+ G
NU
–H
W/S
W e
gyüt
tes
terv
ezés
•M
odel
l ala
pú
DS
P t
erve
zés
–M
atla
bS
imul
ink
–S
yste
mG
ener
ator
–A
ccel
DS
P
BME-MIT
FPGA labor
Öss
zefo
glal
ás
•E
gyet
emi h
átté
r
–O
ktat
ási t
apas
ztal
at
–K
utat
ási p
roje
ktek
–Ip
ari f
ejle
szté
si r
észv
étel
•H
azai
kap
csol
atok
fon
toss
ága
nı
–T
erm
ékfe
jles
ztés
–G
yárt
áste
chno
lógi
ai ta
pasz
tala
tok
–H
allg
atói
pro
jekt
ek, d
iplo
mat
erve
k