1

行政院國家科學委員會補助專題研究計畫成果報告※※※※※※※※※※※※※※※※※※※※※※※※

※ 總計畫-三維多晶片模組電子封裝之設計、製造與可靠度分析(2/3) ※※ 子計畫四-三維多晶片模組預燒承座之設計、製造與可靠度分析 ※※※※※※※※※※※※※※※※※※※※※※※※※

計畫類別：□個別型計畫 �整合型計畫

計畫編號：NSC 90－2212－E－007－053

執行期間：90 年 8 月 1 日至 91 年 7 月 31 日

計畫主持人：蕭德瑛

計畫參與人員：陳世憲

本成果報告包括以下應繳交之附件：□赴國外出差或研習心得報告一份□赴大陸地區出差或研習心得報告一份□出席國際學術會議心得報告及發表之論文各一份□國際合作研究計畫國外研究報告書一份

執行單位： 清華大學動力機械工程學系

中 華 民 國 91 年 4 月 22 日

2

行政院國家科學委員會專題研究計畫成果報告三維多晶片模組電子封裝之設計、製造與可靠度分析(2/3)

子計畫四-三維多晶片模組預燒承座之設計、製造與可靠度分析Design, analysis and reliability study of burn-in socket for 3-D multi-chips package

計畫編號：NSC 90-2212-E-007-053

本期執行期限：90 年 8 月 1 日至 91 年 7 月 31 日

主 持 人：蕭德瑛 清華大學動力機械工程學系

參與人員：陳世憲 清華大學動力機械工程學系

一、中文摘要

在電子產品生命週期及上市時間越來越短的影響下，電子元件測試設備供應商除了必需要能供給全方面的檢測儀器之外，同時也必需要能夠在最短時間之內達到。習有的承座其設計乃針對單一封裝體，其缺少泛用性使得 IC 設計者在設計時程中無法在最短時間內有效測試，同時，也將會造成設計成本過高而缺乏競爭力。

為了解決這問題，除了將 IC 尺寸標準化外即是設計新式預燒承座（BIS，Burn In Socket），以求能適應不同尺寸之 IC。而如要將 IC 尺寸及錫球間距固定為單一值，對設計者會造成設計上不必要之牽絆。因此，設計適合不同尺寸 IC 預燒承座是最可能的解決方法。

本研究之目的在於設計可用於不同腳距、錫球數之預燒承座，希望可以藉此縮短產品設計、上市時程，提升 IC 設計者、測試設備商之國際競爭力。為達成上列目標，我們將研究計畫分成四大部份逐步執行：第一步份為承座的機構設計；第二部份則針對設計做最佳化設計；第三部份為承座之製作；第四部份將利用本承座測試本群體計畫發展出來的 IC並真正測試本研究所設計之承座可靠性，並加以分析對照實驗資料。

關鍵詞：創意設計，預燒承座，IC 測試，最佳化，可靠性，IC 封裝

Abstract

Due to the decrease of life cycle and time to market of the electrical products, the suppliers have to provide not only all kinds of inspection instruments but have to meet the customers’ need in the shortest time. The

former design of burn-in socket is usually for single package only. IC designers could not examine their samples immediately and effectively during the design period. Also, it will lead to high cost of their designs andlack of competitiveness.

In order to solve this problem, one may either standardize the I/O specification or design a new type of burn-in socket to adapt to ICs with different dimensions. However, it is an unnecessary restriction to the designers to make the ball pitch unique. For this reason, it is most likely to design a new universalburn-in socket.

This research proposed a socket, which can adjust itself to test the IC of different size or/and different footprint. By the design, we hope that we can minimize the period of design or time to market, and we would promote the manufacturers’ international competitiveness in IC testing equipmenteventually. Following work will be finished to achieve to goal listed above: 1. Design a new socket. 2. Optimized the new design. 3. Manufacture the design. 4. Use the socket to test the IC produced by this project, the reliability of the socket is also tested and analyzed.

Keywords: Creative design, burn-in socket, optimization, reliability, IC packaging, IC test

二、緣由與目的

早期的電子零件於封裝後的體積普遍較大，其多利用金屬引腳將待處理訊號輸入晶片中與輸出處理後的結果。當時也因為接點與接線之幾何尺寸相較於今日大得多，所以後續的檢測工作一般以人工目測

3

或簡易測試設備即可使檢測效果在一定水準之上，但以人工檢測之主要問題是標準的一致性。時至今日，在多功能複合電子元件的趨勢下，輸出入腳多以面狀分佈之錫球為之，而對於新發展出之電子封裝來說，可靠度分析佔有決定性的地位，故產學界才會對預燒測試有著高度的期望。而設計者都希望在設計、封裝及組裝前後即能充分的測試 IC 功能與可靠性，以避免在設計過程中浪費時間與銷售至使用者手中的失效與日後維修所導致不必要成本。通常將預燒型式分為下列三種：1. 盲型(Blind or Static)

盲型是將 IC放在預燒爐內增加溫度到某一個溫度後放置數小時，此過程的目的在加速存在於矽內之不純物質移轉使得有問題的 IC 出現失敗的情況。在加溫的時候並沒有做任何的測試，到加溫完成之後才做測試。

2. 動態型(Dynamic)將組件加溫、加電壓、加時序訊號(Clock Signal) 及位址訊號 (Address Signal) 來確定在整個測試過程中是否任何節點都測試過了，在整個過程只裝測試資料寫入節點，但並沒有將寫進去的資料讀出來。因此這種測試法在預燒後還是要再測試一次。

3. 智慧型(Intelligent)。除前述測試外尚加上程式及功能測試，如此一來便可在測試時可得到 IC之即時資料。如：可馬上決定出那一個 DRAM 之記憶體顆粒功能出了錯，進而重新規劃記憶位置來跳過損壞的記憶條即較經濟之手段來處理 IC。

由於 IC 外型尺寸非常小，因此要測試的話就必需要設計一承座來承接 IC，並將訊號經由承座接線至測試電路板以便做測試。沒有承座即無法對 IC 作測試，所以承座在封裝業是不可缺少的重要測試設備。由於承座所擔負之任務可知承座必須要合乎下列之條件：

¦ 承座必須要很容易使用，且很容易將其導入自動化測試。

¦ 承座必須要能重覆使用，同時能提供可靠的電極接觸。尤其是要能打破錫球之氧化層的阻絕層。

¦ 錫球在測試完了之後不可變形過大，造成錫球平面度不足而影響到日後之組裝或焊接到板子上之工作。

三、研究現況

如前文所述，本計畫分成四大部分來執行，研究程序規劃如下圖 1 所示。現階段進行到元件與模組的組裝、可靠性及可使用循環數模擬。

圖 1．研究流程圖

3-1 資料匯整

研究進行中，仍舊繼續找尋相關研究之論文、專利整理其主要概念如下：美商超微公司在其專利中提到一可適用於不同外形尺寸晶片之預燒承座。主要為使用四片楔形塊來承接晶片並將沒有使用到的承座接腳遮蓋起來，此時的楔形塊除了可以控制 I/O 數外，尚需支撐受測晶片其示意圖如圖 2 中所示。

4

圖 2-a．上視圖 圖 2-b．右視圖

3-2 概念分析

將現有設計概念導入創意設計分析軟體中，可藉由 Tech-Optimizer 中提供之概念發展及選用系統以選定優先順序。給定設計分析要點參數後（參數權重如下表中所示），依指標值高低決定設計先後順序。

NO. Name Index1 I/O Interposer 3.642 Printing Substrate 3.813 Weave 4.184 Fan-Out 3.655 Balloon Expansion 4.246 Brick Stack 4.357 Linkage 4.14

表 1．設計概念評估表

3-3 功能展開 - 以設計圖解

依據堆疊概念所設計之一承座可測試晶片最大外形尺寸為 50×50×5 mm；錫球分布形式為全矩陣式(Full Matrix)；可測腳距範圍為 0.75 ~ 1.27 mm；承座整體外形尺寸為 80×90×60 mm、可承受預燒測試溫度則依選用最高耐溫為 200℃。

圖 3．堆疊式設計爆炸圖

NO. 1 2 3 4

Function ForceProtection

ForceFix Force Protect

AlignQuantity 1 1 2 1Mater ial PEI PEI Steel Rubber

NO. 5 6 7 8

Function Dr iving Contactor

Dr iving Plate

Contain all comp.

Align BIS/BIB

Quantity 2 2 1 1Mater ial PEI PEI PEI PEI

表 2．功能/材料展開表

3-4 熱循環測試分析

針對前面選用概念設計出來的元件作有限元素應力分析（應力分布如附圖4-12），並依照分析所得應力情形再以 S-N估算可使用週期數。先以奇異公司之疲勞壽命對照表來作比較，最後再輔助以實驗數值驗證之，並希望可以找出下式中的各常數值。

bf aNS =

eedcbae SkkkkkS ′=

von

ut

SSFS =.

其中，ka、kb、kc、kd、ke 分別為元件表面因素、幾何參數、負載方式、溫度參數及雜項因素等。

圖 4．壽命預估圖

NO. 1 2 3 4VonMises 42.859 96.249 43.02

S.F. 2.543 1.133 2.534Cycles 10e6 10e4

N.A10e6

NO. 5 6 7 8VonMise 58.725 37.467 42.595 37.124

S.F. 1.856 2.909 2.559 2.936Cycles 10e5 10e6 10e6 5×10e6

表 3． 分析結果表 Von Mises Stress is in Mpa

3 Latch Spr ing

2 Latch

1 Cover

4 Guilder /Buffer

7 Housing

6 Driving Tr i

8 Align. Base

5 Driving Plate

5

圖 5．頂蓋

圖 6．拴鎖機構

圖 7．晶片導正

圖 8．驅動塊

圖 9．平板

圖 10．承座主體

圖 11．定位基座

四、實驗平台規劃

本研究的第三個部分，也就是要將前面的設計實體化。剛開始時，針對尚未做最佳化設計之承座由於數量不多且仍需做修改，故先承座加工方式先以熱壓將顆粒狀 PEI 成型為厚板材後，再以機械加工完之。而接觸腳的材料則以鈹銅合金鍍金、鎳外。再選用合適的扭力與線圈彈簧來提供力量與保護測試晶片。

4-1.平台規劃

6

實驗設備如下，相關安裝圖示如圖 4。¦ 三維多晶片模組（3D MCM）¦ 恆溫恆濕箱（Temp/Humidity

Chamber）¦ 高溫烤箱（High Temp Chamber）¦ 監控設備（Monitoring System）¦ 預燒測試電路板（Burn-In Board）¦ 光學顯微鏡（Optical Microscope）

圖 12．實驗設備關聯圖

4-2.實驗步驟為求本研究設計製造出之預燒承座有

高可靠度，故將未來實驗步驟規劃如下：1. 先做靜態溫度測試，將預燒承座置於可靠度測試高響烤箱中加溫到 100℃，放置240 個小時或者視當時所設定之加速因子更動測試時間。

2. 接著做動態測試，將預燒承座放入熱循環烤箱內實施加溫 0℃中 15 分鐘到 100℃同樣也是 15 分鐘（詳細加熱循環如圖），實施 100 個週期測試。

3. 再做壓力加熱測試（ Pressure Cook Test），置入 100℃、2 atm、100％相對濕度中 96 小時，檢查承座是否有電鍍脫落或者是結構損傷之情形出現。

4. 逐漸加嚴測試條件，直到結構的破壞條件出現。ATC 測試先以 A 組預燒溫度範圍 0～100℃，再以更嚴峻- 40～125℃做進一步測試。而編號 1～3 為測試不同溫變率是否會影響到預燒測試結果之對照。

編號溫變化率

溫度範圍

最高溫度

最低溫度

駐留時間

花費時間

A1 10 100 100 0 15 50A2 20 100 100 0 15 40A3 30 100 100 0 15 37B1 10 165 125 - 40 7.5 48B2 20 165 125 - 40 7.5 31.5B3 30 165 125 - 40 7.5 26

表 4．實驗配置

其中溫變率單位：℃/min；溫度單位：℃

4-2.失效模式效應分析（FMEA）

希望經由瞭解可靠度與失效的基本定義及其延伸，對實驗或模擬資料做計量上的分析，方便與其他預燒測試系統間比較。並希望在瞭解失效模式之後以失效樹與失效矩陣作事先嚴重性分析，使設計、製造與組裝過程中都能夠有所改善。蒐集相關研究與模擬分析失效結果整理歸納出可能失效機制表。表中以失效元件、設計規格、失效模式、失效機制追蹤、影響範圍以及補救方式列表如後。

表 5．失效模式效應分析表

五、參考文獻[1] John H. Lau,“ Ball Grid Array Technology ”,

1995 by McGraw-Hill Inc., Chap.17 pp.153-155, 438-439, 517-541.

[2] Joseph Edward Shigley．Charles R. Mischke, “ Mechanical Engineering Design “ 1989 by McGraw-Hill Inc., Chap.7 pp.269-316.

[3] Masato Sakata, Kazuto Ono, and Keisuke Furusawa, “ Development of Burn-In Test Socket for 0.5mm 256 pins LGA “ 1999 Electronic Components and Tech. Conference, pp.524-531.

[4] Shih, Da-Yuan etc. “ New ball grid array module test sockets “, 1996 Electronic Comp/ Tech Conference pp.467-470.

7