diseÑo de un oscilador controlado por tensiÓn (vco) … · 2010-02-26 · diseño de un oscilador...

DISEDISEÑÑO DE UN OSCILADOR O DE UN OSCILADOR CONTROLADO POR TENSICONTROLADO POR TENSIÓÓN (VCO)N (VCO)EN TECNOLOGEN TECNOLOGÍÍA A SiGeSiGe 0.35 0.35 µµmm PARA PARA

EL ESTEL ESTÁÁNDAR DVBNDAR DVB--HH

Titulación: Ingeniería ElectrónicaTitulación: Ingeniería Electrónica

Tutores: Francisco Javier del Pino SuárezTutores: Francisco Javier del Pino Suárez

SunilSunil LalchandLalchand KhemchandaniKhemchandani

Autor: Gerardo Betancort González

Fecha: Septiembre 2006

EstructuraEstructura deldel proyectoproyecto

Introducción Introducción Conceptos básicos de los osciladoresConceptos básicos de los osciladoresTecnología S35D4Tecnología S35D4ObjetivosObjetivos

Estado del arteEstado del arteDesarrollo del núcleo del osciladorDesarrollo del núcleo del osciladorDiseño final del VCODiseño final del VCOLayoutLayout del osciladordel oscilador

ConclusionesConclusionesPresupuestoPresupuesto

Bloque IBloque I

Bloque IIBloque II

Bloque IIIBloque III

Diseño de un oscilador controlado por tensión (VCO) en tecnología SiGe 0.35 µm para el estándar DVB-H

Gerardo Betancort González Septiembre 2006

IntroducciónIntroducciónDiseño de un oscilador controlado por tensión (VCO) en tecnología SiGe 0.35 µm para el estándar DVB-H



DVBDVB--H es una adaptación de DVBH es una adaptación de DVB--TT–– Con requisitos de dispositivos móviles (muy bajo consumo)Con requisitos de dispositivos móviles (muy bajo consumo)

–– Con posibilidades TCP/IPCon posibilidades TCP/IP

Gestión del consumo de bateríaGestión del consumo de batería

HandoverHandover eficazeficaz

Escalabilidad y flexibilidadEscalabilidad y flexibilidad

Cobertura mundialCobertura mundial

El estándar se recoge en ETSI EN 302 304 V1.1.1El estándar se recoge en ETSI EN 302 304 V1.1.1

IntroducciónIntroducción

¿Qué es la DVB-H?



3G es una tecnología costosa3G es una tecnología costosa

El El broadcastingbroadcasting es una técnica más barataes una técnica más barata

Los dispositivos Los dispositivos handheldhandheld tienen particulares tienen particulares requerimientos en términos de consumo de requerimientos en términos de consumo de potencia, tamaño de pantalla y movilidadpotencia, tamaño de pantalla y movilidad


¿Por qué la DVB-H?



Rx RF

Tx RF




El receptor DVBEl receptor DVB--HH

CABEZAL RF ADC DEMODULADORDIGITAL




Etapa RFMezclador

Sintetizador

Etapa IF

El cabezal DVBEl cabezal DVB--HH




El PPL idealEl PPL ideal

Detectorde fase

Kd F(s) Kv

Filtro pasobajo

VCO

Vd VcΦr

Φo

Φo




El SintetizadorEl Sintetizador

Detectorde fase

Kd F(s) Kv

Filtro pasobajo

VCO

Vd VcΦ r,fr fo=N·fr

Φo/N,fo/N

÷N

Φo=N·Φ r




470 4 ( 21) 8 , 21,...,69fc MHz MHz N MHz N= + + − ⋅ =

IntroducciónIntroducciónBanda de frecuencias DVBBanda de frecuencias DVB--HH

862470UHF

Frecuencia superior(MHz)

Frecuencia inferior(MHz)Banda






Bloque IBloque I

Bloque IIBloque II





El VCOEl VCO

Conceptos básicos de los osciladoresConceptos básicos de los osciladores

f

f

f ω1

ω2

ω3

ω

ω

ω

Vtune 1

Vtune 3

Vtune 2

0

cos 2· ·t

VCO tune oo c V dt f tKV V π⎛ ⎞⎛ ⎞⎜ ⎟+⎜ ⎟⎜ ⎟⎜ ⎟⎝ ⎠⎝ ⎠

⋅= ∫



Conceptos básicos de los osciladoresConceptos básicos de los osciladoresEl VCOEl VCO

( )( ) ( )( )cos oo c t t tV V ε ω θ+ +⋅=

IDEAL

ωO

REAL

ωO 5ωO3ωO

∆t (jitter)

ruido de fasearmónicos de orden impar

noise floor

ω

ω

t

t



A

B

+

-

f

⏐AB⏐ (dB)

f

α[AB]

180º

0 dB

⏐AB⏐ > 0 dB

Conceptos básicos de los osciladoresConceptos básicos de los osciladoresTeoría básicaTeoría básica

·

· 180º1 0

condición de Barkhausen

A BA B

dB⎧ ⎫⎪ ⎪⎨ ⎬⎪ ⎪⎩ ⎭∠ =

==

· 1

condición de arranqueA B >



–– RCRCPresentan un área pequeña, pero consumen más potencia y producen mucho más ruido. Topologías típicas son: osciladores en anillo, osciladores basados en integradores y los osciladores de relajación.

–– LCLCSuelen presentar una área mucho más grande (debido a los elementos resonantes), pero el consumo y ruido asociado es bastante menor.Topologías típicas: los osciladores basados en tanques LC, los basados en micro-strips, los basados en resonadores dieléctricos, los osciladores a cristal y los osciladores SAW.

Conceptos básicos de los osciladoresConceptos básicos de los osciladoresClasificaciónClasificación



L C

ωO

L CR

Conceptos básicos de los osciladoresConceptos básicos de los osciladoresOscilador LCOscilador LC

1o LC

ω =



L CR

gm voio

L CR Rn= -1/gm

L CR

VDD

VDD

Rn

L CR Rn= -2/gm

Conceptos básicos de los osciladoresConceptos básicos de los osciladoresOscilador LCOscilador LC

L CR

VDD

L CR



gm-max

vi

gm

L CR

VDD

L CR

CAG

Conceptos básicos de los osciladoresConceptos básicos de los osciladoresOscilador LCOscilador LC–– Estabilización de amplitudEstabilización de amplitud

AutolimitaciónAutolimitación

CAGCAG

( )

( )

tanh

sech

o i

oi

i

i vigm vv

=⎧⎪

∂⎨ = =⎪ ∂⎩



Conceptos básicos de los osciladoresConceptos básicos de los osciladoresParámetros característicosParámetros característicos

–– FrecuenciaFrecuencia

–– Margen de sintoníaMargen de sintonía

–– Constante de sintoníaConstante de sintonía

–– Nivel de armónicosNivel de armónicos

–– RendimientoRendimiento

–– PullingPulling

–– PushingPushing

2·1

o LCf

π=

1

ipotencia del armónico inivel de armónicopotencia del fundamental

PP

= =

L

DC

potencia en la cargarendimientopotencia DC

PP

= =0L

pullingfZ=∆∆

0

CCpushing

fV=∆∆


0

ffTR∆=


IDEAL

ωO

REAL

ωO


–– Ruido de faseRuido de fase

( )·cos ooutV A tω= +Φ ( )·cos ooutV A t tω⎡ ⎤⎣ ⎦= +Φ

ωω



Pportadora

L(∆ω)=Pc-PN(∆ω)

ωo ωωo+∆ω

∆ω

PN(∆ω)

1Hz

dB

L(∆f)

fcfo/2Q∆f

1/∆f

1/∆f3

L(∆f)

fc fo/2Q ∆f

1/∆f3

1/∆f2

(a)

(b)


–– Medida del ruido de faseMedida del ruido de fase

–– Modelo de Modelo de LeesonLeeson

( ) ( ) ( )2

177( ) 10 log 1 12· ·

c oout

f fL f dBm P dB F dB

f Q f∆ = − − + + + +

∆ ∆

⎧ ⎫⎛ ⎞⎛ ⎞⎨ ⎬⎜ ⎟⎜ ⎟⎝ ⎠⎝ ⎠⎩ ⎭




–– Problemas del ruido de faseProblemas del ruido de fase

ω1 ω2

ω1 ω2

SNR↓

señaldeseada

canaladyacente

Receptor

ω1 ω2

ω1 ω2

SNR↓↓↓

señaldeseada

canalPAL-G

Receptor






Bloque IBloque I

Bloque IIBloque II





Tecnología S35D4Tecnología S35D4



Tecnología S35D4Tecnología S35D4ComponentesComponentes



Tecnología S35D4Tecnología S35D4ComponentesComponentes–– El varactorEl varactor

Varactor de unión Varactor de unión pnpn: : jvarjvarVaractor MOS: Varactor MOS: cvarcvar



PortP1Num=1

CC1C=Cox

RR2R=Rs

LL1L=Ls

CC3C=Cp

CC2C=Csub

RR1R=Rsub

PortP2Num=2

Tecnología S35D4Tecnología S35D4ComponentesComponentes–– La bobinaLa bobina






Bloque IBloque I

Bloque IIBloque II





-107 dBc/Hz para un offset de 100 KHzRuido de fase

De 470 MHz a 862 MHzRango de frecuencias a generar

Diseñar un VCO completamente integrado con la Diseñar un VCO completamente integrado con la tecnología S35D4 para el sintetizador del receptor tecnología S35D4 para el sintetizador del receptor DVBDVB--H con las características proporcionadas por el H con las características proporcionadas por el estándar.estándar.

ObjetivosObjetivos






Bloque IBloque I

Bloque IIBloque II





Estado del arteEstado del arteVCO de VCO de PatrickPatrick AntoineAntoine

–– Batería de varactores MOS.Batería de varactores MOS.

–– Control analógico y digital.Control analógico y digital.

–– Impedancia negativa con Impedancia negativa con MOSFET p y n.MOSFET p y n.

–– Poco sensible a Poco sensible a perturbaciones externas perturbaciones externas debido al regulador propio.debido al regulador propio.



Estado del arteEstado del arteVCO de VCO de AndreasAndreas KämpeKämpe y y HåkanHåkan OlssonOlsson

–– Rango de sintonización de Rango de sintonización de

una octava.una octava.

–– Regulación digital de la Regulación digital de la

tensión de alimentación.tensión de alimentación.

–– Configuración Configuración antiparaleloantiparalelode los varactores.de los varactores.

Vtune+

Vtune-



Estado del arteEstado del arteVCO de VCO de JingJing--HongHong ConanConan ZhanZhan

–– Condensador de degeneración de emisor.Condensador de degeneración de emisor.

–– Mejora el ruido de fase. Mejora el ruido de fase.

–– Resistencia negativa más eficiente.Resistencia negativa más eficiente.



Estado del arteEstado del arteVCO de Dawn Wang y Xudong WangVCO de Dawn Wang y Xudong Wang

–– La configuración CMOS La configuración CMOS presenta mejor ruido de presenta mejor ruido de fase para fase para offsetoffset altos, y altos, y en general es más en general es más eficiente que la bipolar.eficiente que la bipolar.

–– Utiliza varactores MOS Utiliza varactores MOS y y pnpn..



Estado del arteEstado del arteVCO de VCO de JenJen--LungLung LiuLiu

–– Inductancias externas, Inductancias externas,

gran factor de calidad.gran factor de calidad.

–– Configuración emisor Configuración emisor

común de los común de los buffersbuffers de de

salida.salida.

–– Configuración del divisor Configuración del divisor capacitivo.capacitivo.






Bloque IBloque I

Bloque IIBloque II





1ª) Determinación de las especificaciones

2ª) Elección de la arquitectura

3ª) Diseño a nivel esquemático y simulaciones

4ª) Diseño a nivel layout y simulaciones post-layout

5ª) Fabricación

6ª) Medida del diseño

¿Cumplen las especificaciones?

Desarrollo del núcleo del osciladorDesarrollo del núcleo del osciladorFlujo de diseñoFlujo de diseño

¿Cumplen las especificaciones

generales?

No

No

Sí

Sí

ADS

CADENCE



Desarrollo del núcleo del osciladorDesarrollo del núcleo del osciladorElección de la arquitecturaElección de la arquitectura



Desarrollo del núcleo del osciladorDesarrollo del núcleo del osciladorCálculo de la densidad de corriente para mínimo ruidoCálculo de la densidad de corriente para mínimo ruido

VmasVmenos

Vmas

Vmenos

RR2R=Rload

RR1R=Rload

I_DCSRC2

TermTerm1

TF3TF2

1

2

3

3

1-

T1

1-

T2

1

TF3TF1

1

2 3

3

1 - T1 1 - T2

1

CC2

CC1

npn121Q2

V_DCSRC4

LL2

V_DCSRC1

V_DCSRC3

npn121Q3

LL1

TermTerm2

·Iref dl Area=



Desarrollo del núcleo del osciladorDesarrollo del núcleo del osciladorCálculo de la densidad de corriente para mínimo ruidoCálculo de la densidad de corriente para mínimo ruido

0.005 0.010 0.015 0.020 0.025 0.030 0.035 0.040 0.0450.000 0.050

15

20

25

30

10

35

Iref

NF

min

m1

m1indep(m1)=plot_vs(NFmin, Iref)=22.884freq=3.500000GHz

0.025



VmasVmenos

Zin

I_DC SRC1 Idc=Iref

npn121Q2

npn121 Q1

I_AC Vx

-200 -150 -100 -50 0 50 100 150 200-250 250

freq (1.000GHz to 3.500GHz)

Zin

m1

m1freq=Zin=-143.675 - j125.124

2.200GHzfreq

1.000 GHz1.100 GHz1.200 GHz1.300 GHz1.400 GHz1.500 GHz1.600 GHz1.700 GHz1.800 GHz1.900 GHz2.000 GHz2.100 GHz2.200 GHz2.300 GHz2.400 GHz2.500 GHz2.600 GHz2.700 GHz2.800 GHz2.900 GHz3.000 GHz3.100 GHz3.200 GHz3.300 GHz3.400 GHz3.500 GHz

Zin

-159.576 - j58.096 -158.688 - j63.831 -157.718 - j69.544 -156.666 - j75.234 -155.534 - j80.900 -154.322 - j86.539 -153.031 - j92.149 -151.661 - j97.730

-150.215 - j103.279 -148.692 - j108.794 -147.093 - j114.274 -145.421 - j119.718 -143.675 - j125.124 -141.857 - j130.490 -139.969 - j135.816 -138.010 - j141.099 -135.984 - j146.338 -133.890 - j151.532 -131.730 - j156.679 -129.506 - j161.779 -127.219 - j166.831 -124.870 - j171.832 -122.460 - j176.783 -119.992 - j181.681 -117.466 - j186.527 -114.885 - j191.319

Desarrollo del núcleo del osciladorDesarrollo del núcleo del osciladorAmplificador de resistencia negativaAmplificador de resistencia negativa

( )2 2

1x

inx

V rZi gm

π

β= = ≈ −

−C

T

IgmV

=



0.6 0.8 1.0 1.2 1.4 1.6 1.8 2.0 2.2 2.4 2.6 2.8 3.0 3.2 3.40.4 3.6

20

40

60

80

100

120

140

160

180

200

220

0

240

freq, GHz

QJV

AR

QC

VA

R

Desarrollo del núcleo del osciladorDesarrollo del núcleo del osciladorElección del varactorElección del varactor

Vtune

f0varactor MOS

varactor PN


jvar

cvar


VmenosVmas

LL2

CC1

I_DCSRC1Idc=Iref

npn121Q1

npn121Q2

InitCondInitCond1

InitCond C

C2

LL1

V_DCSRC4

Desarrollo del núcleo del osciladorDesarrollo del núcleo del osciladorDiseño del tanqueDiseño del tanque

22.93 – 6.8

Varactor (pF)

5470 – 862 MHz

Bobina (nH)Banda

12·o

fLCπ

=

66.4 66.6 66.8 67.0 67.2 67.4 67.6 67.8 68.0 68.2 68.4 68.6 68.866.2 69.0

-0.6

-0.4

-0.2

0.0

0.2

0.4

-0.8

0.6

time, nsec

Vm

as-V

men

os



Vb2Vb1

X

Y

CC2C=Ctanq

V_DCSRC5Vdc=Vbias

RR3R=Rbias

RR4R=Rbias

CC4C=Cbias

CC3C=Cbias

CC1C=Ctanq

I_DCSRC1Idc=Iref

V_DCSRC4

npn121Q2

npn121Q1

INDQL1

INDQL2

21.0 21.2 21.4 21.6 21.8 22.0 22.2 22.4 22.6 22.8 23.0 23.2 23.4 23.6 23.8 24.0 24.2 24.4 24.6 24.8 25.0 25.2 25.420.8 25.6

-600

-400

-200

0

200

400

600

-800

800

time, nsec

Vd

ivis

or,

mV

m1

m2m1time=Vdivisor=0.385Cinferior=8.000000E-12

22.25nsecm2time=Vdivisor=0.714Cinferior=2.000000E-12

24.25nsec

Desarrollo del núcleo del osciladorDesarrollo del núcleo del osciladorEl divisor capacitivoEl divisor capacitivo

Vcc

Vdivisor

CC1C=Csuperior

CC2C=Cinferior

11superior

Zj w C

=⋅ ⋅

12inferior

Zj w C

=⋅ ⋅




1.43 – 0.4251880 – 3448 MHz

7.1 – 2.1 11880 – 3448 MHz

3.5 – 121880 – 3448 MHz

8.5 – 2.60.81880 – 3448 MHz

22.93 – 6.8

Varactor (pF)

5470 – 862 MHz

Bobina (nH)Banda

Vb1 Vb2

XY

V_DCSRC5Vdc=Vbias

RR3R=Rbias

RR4R=Rbias

I_DCSRC1Idc=Iref

INDQL2

V_DCSRC4

CC4

CC3

jvarX2

jvarX1

npn121Q1

npn121Q2

INDQL1

10.955.543 varactores

7.303.692 varactores

3.641.841 varactor

Capacidad superior (pF)

Capacidad inferior (pF)Varactores

22.93 – 6.8

Varactor (pF)

5470 – 862 MHz

Bobina (nH)Banda

1.43 – 0.4251880 – 3448 MHz

22.93 – 6.8

Varactor (pF)

5470 – 862 MHz

Bobina (nH)Banda

1.43 – 0.4251880 – 3448 MHz

7.1 – 2.1 11880 – 3448 MHz

22.93 – 6.8

Varactor (pF)

5470 – 862 MHz

Bobina (nH)Banda

1.43 – 0.4251880 – 3448 MHz

7.1 – 2.1 11880 – 3448 MHz

3.5 – 121880 – 3448 MHz

22.93 – 6.8

Varactor (pF)

5470 – 862 MHz

Bobina (nH)Banda



Vb1 Vb2

X Y

RR3R=Rbias

RR4R=Rbias

V_DCSRC5Vdc=Vbias

V_DCSRC4

jvarX2

jvarX1

V_DCSRC6Vdc=Vtune

CC11C=C2

VtStepSRC8

Rise=1 nsecDelay=120 nsecVhigh=3.3 VVlow=0 Vt

VtStepSRC7


npn121Q2

npn121Q1

I_DCSRC1Idc=Iref

SwitchVL4

V

SwitchVL3V

CC4

CC3

CC5

CC6

InitCondInitCond1Init

Cond

CC8C=C2

CC9C=C3

CC12C=C3

LL2

LL1



Banda 940 – 1724 MHz

Varactor + C1 + C2 + C31067 – 9071071 – 934

Varactor + C1 + C21281 – 10301285 – 1066

Varactor + C11728 – 12331727 – 1281

Valor capacitivo (pF)Resultados en ADS (MHz)Cálculos teóricos

(MHz)

0.07 pFC1

1.63 pFC2

1.84 pF – 3.64 pF1 varactor

1.6 pFC4


Vb1 Vb2

X Y

RR3R=Rbias

RR4R=Rbias

V_DCSRC5Vdc=Vbias

V_DCSRC4

jvarX2

jvarX1

V_DCSRC6Vdc=Vtune

CC11C=C2

VtStepSRC8


VtStepSRC7


npn121Q2

npn121Q1

I_DCSRC1Idc=Iref

SwitchVL4

V

SwitchVL3V

CC4

CC3

CC5

CC6


Cond

CC8C=C2

CC9C=C3

CC12C=C3

LL2

LL1

10 20 30 40 50 60 70 80 90 100 110 120 130 140 150 160 1700 180

2.0E8

4.0E8

6.0E8

8.0E8

1.0E9

1.2E9

1.4E9

1.6E9

0.0

1.8E9

time, nsecF

recu

en

cia m1

m2 m3

m4m5

m6

m1time=Frecuencia=9.155E8Vtune=3.300000

34.60nsec


45.33nsec


85.03nsec


95.09nsec


144.8nsec


170.8nsec

10 20 30 40 50 60 70 80 90 100 110 120 1300 140

-4

-2

0

2

4

-6

6

time, nsec

X-Y

Desarrollo del núcleo del osciladorDesarrollo del núcleo del osciladorConmutador idealConmutador ideal



YX

Vb1 Vb2

vdn1

VtStepSRC9

Delay=35 nsecVhigh=0 VVlow=3.3 Vt

vdp1

VtStepSRC7

Delay=35 nsecVhigh=3.3 VVlow=0 Vt

vdp2

VtStepSRC8

Rise=0 nsecDelay=60 nsecVhigh=3.3 Vt

vdn2

VtStepSRC10

Delay=60 nsecVhigh=0 VVlow=3.3 Vt

I_DCSRC1Idc=Iref

V_DCSRC6Vdc=Vtune

LL1

LL2

CC3

CC4

CC5

CC6

InitCondInitCond1InitCond

CC13C=C3

CC12C=C3

CC11C=C2

CC8C=C2

jvarX1

jvarX2

npn121Q1

npn121Q2

V_DCSRC13

vdp2

vdn2

tx_gateX4

pmosgate

Out

nmosgate

In

vdp1

vdn1

tx_gateX3

pmosgate

Out

nmosgate

In

RR3R=Rbias

RR4R=Rbias

V_DCSRC5Vdc=Vbias

Vin Vout

nmos4MN1

PortInNum=1

PortOutNum=2

PortnmosgateNum=3

Desarrollo del núcleo del osciladorDesarrollo del núcleo del osciladorConmutador realConmutador real

5 10 15 20 25 30 35 40 45 50 55 60 65 70 75 80 850 90

-2

-1

0

1

2

-3

3

time, nsec

X-Y



Desarrollo del núcleo del osciladorDesarrollo del núcleo del osciladorComponentes ideales / componentes realesComponentes ideales / componentes reales

5 10 15 20 25 30 35 40 45 50 55 60 65 70 75 80 850 90

200

400

600

800

1000

1200

1400

1600

1800

0

2000

time, nsec

Fre

cue

nci

a

m1

m2

m1time=Frecuencia=1626.993Vtune=0.000000

28.23nsecm2time=Frecuencia=1028.753Vtune=3.300000

82.18nsec

10 15 20 25 30 35 40 45 50 55 60 65 70 75 80 85 90 95 100 105 110 1155 120

800

1000

1200

1400

1600

1800

2000

600

2200

time, nsec

Fre

cuen

cia

m1

m2 m3

m4m5

m6m7

m8


28.12nsec


28.28nsec


55.86nsec


58.51nsec


83.35nsec


86.48nsec


114.4nsec


117.9nsec

5 10 15 20 25 30 35 40 45 50 55 60 65 70 75 80 85 90 95 100 105 110 1150 120

-0.8

-0.6

-0.4

-0.2

0.0

0.2

0.4

0.6

0.8

-1.0

1.0

time, nsec

X-

Y



Desarrollo del núcleo del osciladorDesarrollo del núcleo del osciladorOptimización del circuito tanqueOptimización del circuito tanque

-102 / -1031059 – 930Sub-banda 4

-102 / -1031173 – 1005Sub-banda 3

-102 / -1091348 – 1108Sub-banda 2

-109 / -1111730 – 1288Sub-banda 1

Margen de fase (dBc/Hz) a 100 KHz de offsetFrecuencias (MHz)Sub-bandas



Desarrollo del núcleo del osciladorDesarrollo del núcleo del osciladorOptimización del circuito tanqueOptimización del circuito tanque–– AlternativasAlternativas

Situar dos conmutadores.

Introducir varactores JVAR en vez de condensadores típicos.

En vez de conmutar valores capacitivos, conmutar niveles de tensión.

Variar el ancho del transistor de conmutación para lograr un mejor resultado del ruido de fase.



X Y

cmimC28

cmimC29

cmimC41

cmimC40

cmimC20

cmimC21

vcc

V_DCSRC17Vdc=3.3 V

gnd

V_DCSRC18Vdc=0 V

V_DCSRC13

V_DCSRC6Vdc=Vtune

npn121Q4

npn121Q1

I_DCSRC1Idc=Iref

V_DCSRC5Vdc=Vbias rpolyh

R7

rpolyhR8

CC35

cmimC24

cmimC25

CC34

npn121Q3

npn121Q2

rpolyhR6

rpolyhR5

cmimC22

cmimC23

cmimC30

cmimC31

InitCondInitCond1

InitCond

gnd

tx_gate_nmosX6

OutIn

nmosgate

cmimC36

cmimC37

gnd

tx_gate_nmosX5

OutIn

nmosgate

cmimC18

cmimC19

gnd

tx_gate_nmosX4

OutIn

nmosgate

gnd

tx_gate_nmosX3

OutIn

nmosgate

cmimC26

cmimC27

INDQL1

INDQL2

jvarX1

jvarX2

cmimC16

cmimC17

-108.1928

-1071024Sub-banda 5 (conmutador s4)

-1091019

-107.81154Sub-banda 4 (conmutador s3)

-108.91079

-107.41246Sub-banda 3 (conmutador s2)

-109.21173

-107.41403Sub-banda 2(conmutador s1)

-1101325

-1091728Sub-banda 1(varactor)

Ruido de fase (dBc/Hz) a 100 KHz de offsetFrecuencias (MHz)Sub-bandas

Desarrollo del núcleo del osciladorDesarrollo del núcleo del osciladorDegeneración de emisor 1Degeneración de emisor 1


2.66 pFCapacidad máxima del varactor

4.1 nHValor de la bobina

20 pFCapacidad de degeneración en cada rama

6.4 mACorriente por la rama diferencial

A = 44Área de los transistores del par diferencial



20 pFCapacidad de degeneración en cada rama






7 pFCapacidad de degeneración equivalente



X Y

I_DCSRC19Idc=Iref

I_DCSRC1Idc=Iref

CC35C=Cdegenerado

CC34C=Cdegenerado

V_DCSRC13Vdc=3.3 V

V_DCSRC6Vdc=Vtune

Bobina_3_2X8

2

1

jvarX1

jvarX2

vcc

tx_gate_nmosX3

OutIn

nmosgate

vcc

tx_gate_nmosX4

OutIn

nmosgate

vcc

tx_gate_nmosX5

OutIn

nmosgate

vcc

tx_gate_nmosX6

OutIn

nmosgate

npn121Q3

npn121Q1

npn121Q4

cmimC25

rpolyhR5

cmimC22

cmimC23

cmimC36

cmimC41

cmimC37

cmimC40

cmimC21

cmimC38

cmimC20

cmimC39

cmimC28

cmimC19

cmimC29

cmimC18

cmimC16

cmimC26

cmimC17

cmimC27

V_DCSRC5Vdc=Vbias

cmimC24

cmimC31


Cond

cmimC30

rpolyhR6

npn121Q2

Bobina_3_2X7

2

1

gnd

V_DCSRC18Vdc=0 V

vcc

V_DCSRC17Vdc=3.3 V

-109.21933

-1081033Sub-banda 5 (s4)

-109.5991

-1081118Sub-banda 4 (s3)

-110.171076

-108.431251Sub-banda 3 (s2)

-110.531168

-108.531417Sub-banda 2 (s1)

-112.561307

-108.41737Sub-banda 1

Ruido de fase (dBc/Hz) a 100 kHz de offsetFrecuencias (MHz)Sub-bandas

Desarrollo del núcleo del osciladorDesarrollo del núcleo del osciladorDegeneración de emisor 2Degeneración de emisor 2






Bloque IBloque I

Bloque IIBloque II





vcc

XY

cpolyrfX9

cmimC24

npn121Q4

rpolyhR6

rpolyhR5

InitCondInitCond1

InitCond

cmimC30

cmimC22

cmimC23

V_DCSRC13

V_DCSRC6Vdc=Vtune

jvarX1

jvarX2

cmimC26

cmimC27

cmimC29

cmimC19

cmimC18

cmimC20

cmimC21

cmimC28

cmimC41

cmimC25

npn121Q18

npn121Q19

npn121Q21

npn121Q20

cmimC17

cmimC16

cmimC36

cmimC40

cmimC31

cmimC37

npn121Q2

npn121Q1

npn121Q3

Bobina_4_1X8

2

1

Bobina_4_1X7

2

1

gnd

tx_gate_nmosX6

OutIn

nmosgate

gnd

tx_gate_nmosX5

OutIn

nmosgate

gnd

tx_gate_nmosX4

OutIn

nmosgate

gnd

tx_gate_nmosX3

OutIn

nmosgate

I_DCSRC1Idc=Iref

I_DCSRC19Idc=Iref

gnd

V_DCSRC18Vdc=0 V

vcc

V_DCSRC17Vdc=3.3 V

-109.3933

-1081022Sub-banda 5 (s4)

-109.8531007

-108.3511125Sub-banda 4 (s3)

-110.21088

-108.4121249Sub-banda 3 (s2)

-110.6411192

-108.6621429Sub-banda 2 (s1)

-112.2341346

-107.571751Sub-banda 1

Ruido de fase (dBc/Hz) a 100 KHz de offset

Frecuencias(MHz)Sub-bandas

Diseño final del VCODiseño final del VCOOptimización del núcleo del osciladorOptimización del núcleo del oscilador



Diseño final del VCODiseño final del VCOPolarización del par diferencialPolarización del par diferencial

vccVbias

npn121Q23

npn121Q25

npn121Q24

npn121Q22

1.65 V



Diseño final del VCODiseño final del VCOFuentes de corrienteFuentes de corriente

/o ce AF QZo r r V Ie= ≈ =




· / 2oZo o rβ=Gerardo Betancort González Septiembre 2006


X Y

vcc

V_DCSRC13

cmimC27

cmimC29

cmimC26

cmimC28

cmimC18

cmimC20

cmimC21

cmimC40

cmimC41

cmimC23

cmimC31

cmimC30

nmos4MN3

nmos4MN1

nmos4MN2

cpolyrfX9

cmimC24

cmimC25

rpolyhR6

rpolyhR5

rpolyhR7

gnd

tx_gate_nmosX4

OutIn

nmosgate

gnd

tx_gate_nmosX3

OutIn

nmosgate

gnd

tx_gate_nmosX5

OutIn

nmosgate

gnd

tx_gate_nmosX6

OutIn

nmosgate

cmimC36

cmimC19

cmimC37

cmimC16

cmimC17

jvarX1

jvarX2

npn121Q3

npn121Q1

cmimC22

npn121Q4

npn121Q2

npn121Q18

npn121Q19

npn121Q21

npn121Q20

Bobina_4_1X8

2

1

Bobina_4_1X7

2

1

V_DCSRC6Vdc=Vtune

-108.24930

-107.31020Sub-banda 5 (s4)

-108.41003

-107.21124Sub-banda 4 (s3)

-108.31083

-106.91248Sub-banda 3 (s2)

-108.1311185

-106.91426Sub-banda 2 (s1)

-110.9851329

-107.091734Sub-banda 1

Ruido de fase (dBc/Hz) a 100 KHz de offset

Frecuencias(MHz)Sub-bandas

Fuentes de corrienteFuentes de corriente

Diseño final del VCODiseño final del VCO



v cc

Y1

Y

X1

X

cmimC17

cmimC20

cmimC23

npn121Q7

V_DCSRC6Vdc=Vtune

V_DCSRC13

rpoly 2R7

cpoly rfX9

cmimC25

cmimC24

rpoly hR6

rpoly hR5

cmimC22

cmimC31

cmimC30

cmimC37

cmimC41

cmimC40

cmimC21

cmimC18

cmimC19

cmimC29

cmimC28

jv arX1

jv arX2

cmimC27

cmimC26

npn121Q5

CC42C=50 pF

CC43C=50 pF

TermTerm2

Z=50 OhmNum=2

TermTerm1

Z=50 OhmNum=1

nmos4MN2

nmos4MN8

nmos4MN6

nmos4MN5

nmos4MN10

npn121Q19

npn121Q18

npn121Q21

npn121Q20

npn121Q4

npn121Q2

npn121Q1

npn121Q3

cmimC36

cmimC16

Bobina_4_1X11

2

1

Bobina_4_1X10

2

1

gndnmos4MN14

gndnmos4MN13

gndnmos4MN12

gndnmos4MN1

Diseño final del VCODiseño final del VCOEsquemático final en ADSEsquemático final en ADS



freq (940.0MHz to 1.724GHz)

S(2

,2)

Diseño final del VCODiseño final del VCOBuffersBuffers de salidade salida



v cc

Y1

Y

X1

X

cmimC17

cmimC20

cmimC23

npn121Q7

V_DCSRC6Vdc=Vtune

V_DCSRC13

rpoly 2R7

cpoly rfX9

cmimC25

cmimC24

rpoly hR6

rpoly hR5

cmimC22

cmimC31

cmimC30

cmimC37

cmimC41

cmimC40

cmimC21

cmimC18

cmimC19

cmimC29

cmimC28

jv arX1

jv arX2

cmimC27

cmimC26

npn121Q5

CC42C=50 pF

CC43C=50 pF

TermTerm2

Z=50 OhmNum=2

TermTerm1

Z=50 OhmNum=1

nmos4MN2

nmos4MN8

nmos4MN6

nmos4MN5

nmos4MN10

npn121Q19

npn121Q18

npn121Q21

npn121Q20

npn121Q4

npn121Q2

npn121Q1

npn121Q3

cmimC36

cmimC16

Bobina_4_1X11

2

1

Bobina_4_1X10

2

1

gndnmos4MN14

gndnmos4MN13

gndnmos4MN12

gndnmos4MN1

Diseño final del VCODiseño final del VCOEsquemático final en ADSEsquemático final en ADS






Bloque IBloque I

Bloque IIBloque II





Layout Layout del osciladordel osciladorSimulación del esquemático en CADENCESimulación del esquemático en CADENCE

-111.7925Vtune = 3.3

-111.11017Vtune = 0Sub-banda 5 (s4)

-111.8997Vtune = 3.3


-111.81077Vtune = 3.3


-111.41178Vtune = 3.3


-113.01318Vtune = 3.3

-107.91735Vtune = 0Sub-banda 1

Ruido de fase (dBc/Hz) a 100 KHz de offsetFrecuencias (MHz)

Tensión de sintonización (V)Sub-bandas



Layout Layout del osciladordel osciladorSimulación del esquemático en CADENCESimulación del esquemático en CADENCE



Layout Layout del osciladordel osciladorProceso de diseñoProceso de diseño

–– Técnica del centroideTécnica del centroide--comúncomún

B B

A

A

Contorno Isobárico

Stress

XStress a través de la sección B-B



Layout Layout del osciladordel oscilador

A

AB

B

B

A

B

A

A

B

A

B


Proceso de diseñoProceso de diseño

–– ArrayArray de dos dimensionesde dos dimensiones


Layout Layout del osciladordel osciladorPar diferencialPar diferencial



Layout Layout del osciladordel osciladorPolarización del par diferencialPolarización del par diferencial



Layout Layout del osciladordel osciladorCondensador de degeneraciónCondensador de degeneración



Layout Layout del osciladordel osciladorArrayArray de condensadoresde condensadores



Layout Layout del osciladordel osciladorVaractoresVaractores



Layout Layout del osciladordel osciladorFuentes de corrienteFuentes de corriente



Layout Layout del osciladordel osciladorBuffersBuffers de salidade salida



Layout Layout del osciladordel osciladorBobinasBobinas



Layout Layout del osciladordel osciladorDistribución de los Distribución de los padspads

300 f200

C FR

⎧⎪⎨⎪⎩

== Ω



Layout Layout del osciladordel osciladorLayoutLayout finalfinal



Layout Layout del osciladordel osciladorSimulación Simulación postpost--layoutlayout



-108.8936.957Vtune = 3.3

-108.51013.61Vtune = 0Sub-banda 5 (s4)

-109.01011.87Vtune = 3.3

-108.51113.65Vtune = 0Sub-banda 4 (s3)

-109.01101.2Vtune = 3.3

-108.11240.87Vtune = 0Sub-banda 3 (s2)

-108.81219.17Vtune = 3.3

-107.81426.64Vtune = 0Sub-banda 2 (s1)

-107.81376.49Vtune = 3.3

-108.01724.37Vtune = 0Sub-banda 1

Ruido de fase (dBc/Hz) a 100 KHz de offsetFrecuencias (MHz)

Tensión de sintonización (V)Sub-bandas

Layout Layout del osciladordel osciladorCaracterística finalCaracterística final



825.59 µm x 1019.12 µm = 841375.280 µm2Área total

Max: 340 mVpp; min: 257.6 mVppAmplitud de señal de salida

-8.583 dBmPotencia de salida máxima

32 mWPotencia de consumo máxima

10.68 mAConsumo de corriente total

De 0 V a 3.3 VTensión de sintonización

3.3 VTensión de alimentación

Layout Layout del osciladordel osciladorOtras característicasOtras características



L = 4.1 nH2IUMABobina

C = 699.694 fF y 439.561 fF2 y 2cmimCapacidad de la banda 5

W = 28 µm, C = 1.06322 pF2cmimCapacidad de la banda 4



C = 1.89134 pF, A = 700 µm2jvarVaractores (banda 1)

C = 1 pF5cmimrfCondensador de degeneración

C = 740.65 fF y 74.643 fF2 y 2cmimDivisor capacitivo

R = 440 Ω, W = 10 µm, L = 85.8 µm1rpoly2Resistencia en la rama de referencia

R = 2002.04 µm, W =10 µm, L = 16.35 µm2rpolyhResistencias de polarización del par diferencial

W = 42 µm, L = 0.35 µm, Number gates = 74nmos4Transistores de los conmutadores

A = 0.84npn121Transistores del divisor de tensión

W = 120 µm, L = 3 µm, Number gates = 71nmos4Transistor de la rama de referencia de las fuentes de corriente

W = 135 µm, L = 20 µm, Number gates = 72nmos4Transistores de la fuente de corriente de los buffers

A = 52npn121Transistores de los buffers

W = 120 µm, L = 3.5 µm, Number gates = 72nmos4Transistores de la fuente de corriente del par diferencial

A = 964npn121Transistores del par diferencial

Parámetros internosUnidadesModeloComponente

Layout Layout del osciladordel osciladorComponentes del circuitoComponentes del circuito






Bloque IBloque I

Bloque IIBloque II





900950

10001050110011501200125013001350140014501500155016001650170017501800

0 0,25 0,5 0,75 1 1,25 1,5 1,75 2 2,25 2,5 2,75 3 3,3Vtune (V)

Frec

uenc

ias

(MH

z)

Sub-banda 1Sub-banda 2Sub-banda 3Sub-banda 4Sub-banda 5

ConclusionesConclusionesCurva de tensiónCurva de tensión--frecuenciafrecuencia



ConclusionesConclusionesCurva del ruido de faseCurva del ruido de fase



ConclusionesConclusionesAmplitud de oscilaciónAmplitud de oscilación



ConclusionesConclusiones

Se lograron alcanzar los objetivos planteadosSe lograron alcanzar los objetivos planteados–– VCO completamente integrado VCO completamente integrado –– Tecnología de bajo coste (S35D4)Tecnología de bajo coste (S35D4)–– Rango de frecuencia (940 MHz Rango de frecuencia (940 MHz –– 1724 MHz)*1724 MHz)*–– Ruido de fase (Ruido de fase (≤≤ --107 dBc/Hz 107 dBc/Hz a 100 KHz de a 100 KHz de offsetoffset))

Se han planteado e introducido novedosas Se han planteado e introducido novedosas estructuras en la configuración de un oscilador estructuras en la configuración de un oscilador obteniéndose además buenos resultadosobteniéndose además buenos resultados



ConclusionesConclusiones

Hay motivos para ser optimistas de cara a la medida Hay motivos para ser optimistas de cara a la medida porque se tomaron considerables márgenes de porque se tomaron considerables márgenes de guarda guarda

Este trabajo pertenece a un proyecto de Este trabajo pertenece a un proyecto de investigación de mayor envergadura (RECITAL), en investigación de mayor envergadura (RECITAL), en el que se trata de diseñar el receptor completoel que se trata de diseñar el receptor completo



ConclusionesConclusionesLíneas futurasLíneas futuras

–– Medida del diseñoMedida del diseño

–– Diseño del divisor por dosDiseño del divisor por dos

–– Diseño del sintetizadorDiseño del sintetizador

–– Integración en el receptor de DVBIntegración en el receptor de DVB--HH






Bloque IBloque I

Bloque IIBloque II





2028.37IGIC (5%)

32256Trabajo tarificado por tiempo empleado

747.07Amortización del material hardware

4954.18Amortización del material software

2610.3Redacción del proyecto

42595.92TOTAL FINAL

40567.55Total (sin IGIC)

Coste (€)Concepto

PresupuestoPresupuesto


DISEDISEÑÑO DE UN OSCILADOR O DE UN OSCILADOR CONTROLADO POR TENSICONTROLADO POR TENSIÓÓN (VCO)N (VCO)EN TECNOLOGEN TECNOLOGÍÍA A SiGeSiGe 0.35 0.35 µµmm PARA PARA

EL ESTEL ESTÁÁNDAR DVBNDAR DVB--HH

Titulación: Ingeniería ElectrónicaTitulación: Ingeniería Electrónica

Tutores: Francisco Javier del Pino SuárezTutores: Francisco Javier del Pino Suárez

SunilSunil LalchandLalchand KhemchandaniKhemchandani

Autor: Gerardo Betancort González

Fecha: Septiembre 2006

diseÑo de un oscilador controlado por tensiÓn (vco) … · 2010-02-26 · diseño de un oscilador...

Documents