Download - Arquitectura, problemas de compuertas
7/23/2019 Arquitectura, problemas de compuertas
http://slidepdf.com/reader/full/arquitectura-problemas-de-compuertas 1/6
3-31 Escriba en HDL la descripción de estructura de compuertas del circuito de la figura 3-
22a).
// Descripción del circuito simple del problema 3.22module circuito_smpl (A, B, C, D, x, y, z!"nput A, B, C, D!#utput x, y, z!$ire e, %, &, ', i, , ), l, m, n, p, *, r, s!+and 2, 3, -, , , 0, 1!+ot 1, , 4, 11!endmodule
3-32 El circuito OR eclusi!o de la figura 3-32 a) tiene compuertas con retardo de 1"ns para
los in!ersores# 2"ns para las compuertas $%D & 3"ns para las compuertas OR. La entrada del
circuito pasa de xy ' "" a xy ' "1.
a) Dedu(ca las seales en la salida de cada compuerta desde t'" *asta t' +"ns b) Escriba la descripción HDL del circuito# inclu&endo los retardos.c) Escriba un módulo de est,mulo similar al eemplo HDL 3-3) & simule el circuito para
!erificar la respuesta de la parte a).
Solución:
a)
W3
W1
W4W2
7/23/2019 Arquitectura, problemas de compuertas
http://slidepdf.com/reader/full/arquitectura-problemas-de-compuertas 2/6
/nicialmente# con &'"# 01'02'1# 03'0'" & '". 01 deber,a de cambiar a "# 1"ns
despus de 4ue & cambie a "1. 0 deber,a de cambiar a 1# 2"ns despus de 4ue &
cambie a "1. deber,a de cambiar desde " a 1# 3"ns despus de 4ue 0 cambie desde
" a 1# entonces cambiara de &'"" a &'11 en "ns.
b)
5timescale 1ns61psmodule 7rob83832output # input #&)90ire 01# 02# 03# 09and :2"03# # 01)9not :1"01# )9and :2"0# &# 01)9
not :1"02# &)9or :3"# 03# 0)9endmodulemodule t87rob83832 )9reg #&90ire 97rob83832 ;" # # &)9initial :2"" <finis*9initial for= ' "9& ' "9
:2" & ' 19 oinendmodule
c)
7ara simular el circuito# se est> asumiendo 4ue las entradas &'"" se *an aplicado
suficientemente largo para 4ue el circuito sea estable antes 4ue se pase a &'"1. El
testbenc* pone a &'"" a un t' "ns# & a &'11 a t'3"ns. El simulador asume 4ue
&'"" se *a aplicado por un corto tiempo para 4ue el circuito sea estable en el estado
de t' "ns# & mostrar '" como el !alor de la salida a t' "ns. La forma de onda
mostrada responde a &'"1 aplicado a t' 3"ns.
7/23/2019 Arquitectura, problemas de compuertas
http://slidepdf.com/reader/full/arquitectura-problemas-de-compuertas 3/6
3-33 Escriba la descripción HDL del circuito de la figura 3-3?
empleando dos epresiones booleanas.
5ol6
//Circuito especificado con expresiones booleanas
module circuit_3.33 (x,y,e);
input A,B,C;output x,y;
assign x = (A & B) 7 ~C;assign y = ~C;
endmodule
3-3 Escriba la descripción HDL del circuito especificado por estas funciones booleanas@
Atilice enunciados de asignación continua.
library "888!use "888.59D_:#;"C_11-.A::!use "888.59D_:#;"C_A<"9=.A::!use "888.59D_:#;"C_+5";+8D.A::!
entity pru.1 is>ort (A6 in std_lo&ic!B6 in std_lo&ic!C6 in std_lo&ic!D6 in std_lo&ic!56 out std_lo&ic!516 out std_lo&ic!526 out std_lo&ic!
end pru.1!
arc'itecture be'a?ioral o% pru.1 is
7/23/2019 Arquitectura, problemas de compuertas
http://slidepdf.com/reader/full/arquitectura-problemas-de-compuertas 4/6
be&in5@((A and C and D or (A and B or (B and not(C51@((A and not(B and not(D or (not(A and B and not(Dor (A and not(B and C or (not(A and B and C52@((not(A and not(B or (not(B and C or (C and Dend be'a?ioral!
3-3+ Encuentre los errores de sintais en las declaraciones siguientes tome nota de 4ue los nombres
de las compuertas primiti!as son opcionales)@
module 8xmpl3(A,B,C,D,inputs A,B,C,#utput D,!and &1(A,B,D!not (D,B,A!
#< (,B,C!endmodule!
3-3B Dibue el diagrama lógico del circuito digital especificado por esta descripción HDL@
module circt $#C##D#)9input $#C##D9output 90ire 0##&#(#a#d9
and #C##d)9and &#a#)9and 0#(#C)9or (#&#$)9or ##0)9not a#$)9not d#D)9endmodule
7/23/2019 Arquitectura, problemas de compuertas
http://slidepdf.com/reader/full/arquitectura-problemas-de-compuertas 5/6
3-3? Ana función lógica de ma&or,a es una función booleana 4ue da 1 si la ma&or,a de las
!ariables
!ale 1# & " en caso contrario. Escriba una primiti!a definida por el usuario en HDL
para una funciónde ma&or,a de tres bits.
solucion
S = BC + AC + AB
HDL
module circt (A, B, C, S);
input A, B, C;
output S;
wire w, x, y, z;
nd (w, A, B);
nd (x, B, C);
nd (y, A, C);
or (z, x, y);
or(S, w, z);
A\BC
00 01 11 10
0 ! ! 1 !
1 ! 1 1 1
A B C S
! ! ! !
! ! 1 !
! 1 ! !
! 1 1 1
1 ! ! !
1 ! 1 1
1 1 ! 1
1 1 1 1
7/23/2019 Arquitectura, problemas de compuertas
http://slidepdf.com/reader/full/arquitectura-problemas-de-compuertas 6/6
endmodule