-
Chapitre 1 Introduction au Test de Systèmes
Électroniques
Abdelhakim Khouas
Département de Génie Électrique
École Polytechnique de Montréal
-
1ELE6306 – Chap. 1 : Introduction © A. Khouas
C’est quoi le test ?
Le test dans les phases de fabrication d’un circuit VLSI
Différents tests
Économie des tests
Rendement
Qualité
Plan
-
2ELE6306 – Chap. 1 : Introduction © A. Khouas
Test ?
C’est quoi le test ?
C’est le processus qui permet de déterminer si le circuit est correct ou défectueux
-
3ELE6306 – Chap. 1 : Introduction © A. Khouas
Circuit défectueux
Un circuit est défectueux parce que :Soit le circuit conçu ne répond pas aux spécifications du cahier des charges
Erreur de conception ---> test fonctionnel
Soit le circuit fabriqué ne correspond pas au circuit conçu
défaut physique ou de fabrication ---> test structurel
-
4ELE6306 – Chap. 1 : Introduction © A. Khouas
Fabrication d’un circuit VLSI
Conception Prototype
Diagnostic
Test Fonc.OK
Specs…….
no
Production
Assemblage
Test Struc.
OK
oui
oui
nonDiagnostic
-
5ELE6306 – Chap. 1 : Introduction © A. Khouas
Test fonctionnel
But :Déterminer si le circuit fabriqué réalise bien les fonctions définies dans le cahier des charges
Critères importants :Tester toutes les fonctionnalités du circuitPouvoir diagnostiquer le circuit en cas d’erreur
Localiser ou se trouve l ’erreur pour modifier la conception du circuit
-
6ELE6306 – Chap. 1 : Introduction © A. Khouas
Test de production
But :Déterminer si le circuit fabriqué ne contient pas de défauts physiques
Critères importants :Test OK/KO ou « Go/No Go » (sans considérer le diagnostic)Détecter le maximum de défauts physiquesRéduire au maximum le temps de test
-
7ELE6306 – Chap. 1 : Introduction © A. Khouas
Test de production (suite)
Il existe trois types de test :Test de continuité
Pour détecter les défauts grossiersTest logique (test structurel)
Test numérique des fonctions du circuitBasé sur les modèles de fautes
Test paramétrique ou de caractérisationPour déterminer les limites de fonctionnement du circuitTrès lent (très coûteux)Pour les lots de circuits (aussi les prototypes)
-
8ELE6306 – Chap. 1 : Introduction © A. Khouas
Les différentes phases de test
Test sur waferDétecter les défauts dus au processus de fabrication
Test du circuit encapsulé « Packaged»Détecter les défauts dus au processus d’encapsulation
Test du circuit sur la carte
Test de la carte dans système
-
9ELE6306 – Chap. 1 : Introduction © A. Khouas
Coût d’un circuit défectueux
0100200300400500600700800900
1000
Coû
t ($)
Fab. Enc. Carte Système Client
Coûts de détection des défauts (règle des X 10)
-
10ELE6306 – Chap. 1 : Introduction © A. Khouas
Choix des vecteurs de test
Vecteurs exhaustifsOn applique tous les tests possibles
Vecteurs aléatoireOn choisi aléatoirement les vecteurs de test
Vecteurs fonctionnelsOn applique les même vecteurs de test que ceux utilisés dans la phase de conception
Vecteurs de test suivant un modèle de fautesOn génère automatiquement des vecteurs de test selon un modèle de fautes
-
11ELE6306 – Chap. 1 : Introduction © A. Khouas
Choix des vecteurs de test (suite)
On considère le circuit ALU 74181 - 14 entréesTest exhaustif
Détecte 100% des fautes détectablesNécessite 16384 vecteurs de test
Test fonctionnelDétecte 100% des fautes détectablesNécessite 448 vecteurs de testPas d’algorithme pour vérifier que toutes les fonctions ont été testées (nécessite une expertise)
-
12ELE6306 – Chap. 1 : Introduction © A. Khouas
Choix des vecteurs de test (suite)
Test suivant un modèle de fautesDétecte 100% des fautes modéliséesNécessite 47 vecteurs de testLes vecteurs peuvent être générés et analysés automatiquement (pas d’expertise)Le nombre de défauts physiques réellement détectés dépend de la qualité du modèle de fautes utilisé
-
13ELE6306 – Chap. 1 : Introduction © A. Khouas
Technique de test utilisée
Utilisation de la simulation de fautes avec les vecteurs de test fonctionnel pour déterminer la liste des fautes non détectées
Utilisation d’un générateur automatique de vecteurs de test pour détecter les fautes non détectées
S’il y a encore beaucoup de fautes non détectéesUtilisation des technique de conception en vue du test pour améliorer la testabilité du circuit
-
14ELE6306 – Chap. 1 : Introduction © A. Khouas
Coût du test de production
Coût du test :Coût = NC * CS * Tm
NC = Nombre de circuitsCS = Coût de test par seconde (0.05$/s)Tm = Temps moyen de test par circuit
Exemple : NC = 5 millions, CS=0.05$/s et Tm = 5s Coût = 1 250 000 $
-
15ELE6306 – Chap. 1 : Introduction © A. Khouas
Coût du test de production (suite)
CS = Coût de test par seconde
semainepartesteurduinactivitédtempsTsemainepartesteurduioninutilisatdtempsT
semainepartesteurdunutilisatiodtempsTindexdtempsTtestdetempsT
testeurdufixecoûtChandlertesteur,duondépréciatiDD
TTTT
TTTCDDC
idle
down
prod
index
test
ht
prod
idledownprod
testindextesthts
' : ' :
' : ' : :
: :,
)()()( ++⋅+⋅++=
-
16ELE6306 – Chap. 1 : Introduction © A. Khouas
Coût du test de production (suite)
Tm = Temps moyen de test
défautundétectenttestspremiersilesqueeprobabilitlaP
testidunapplicatiodtempsTtestdevecteursdenombren
PTT
i
èmei
i
n
iim
)1( :
' : :
)1(
1
11
−
−=
−
−=∑
-
17ELE6306 – Chap. 1 : Introduction © A. Khouas
Économie du test
Réduire le coût du test par seconde (CS)
Réduire le temps moyen de test par circuit (Tm)Réduire le nombre de vecteurs de testOrdonner les vecteurs de test
Appliquer en premier les tests :Qui détectent le plus de défautsQui détectent les défauts les plus probablesAyant le plus petit temps d’application
-
18ELE6306 – Chap. 1 : Introduction © A. Khouas
Rendement
Wafer Testpassent
Échouent
50000 40000
10000
%8080.05000040000
circuits de totalNb testlepassent qui circuits de Nb:
===
=
Y
YRendement
-
19ELE6306 – Chap. 1 : Introduction © A. Khouas
Rendement (suite)
Le rendement exprime la rentabilité d’un processus de fabrication, il dépend :
1 - du processus de fabrication utiliséNombre de poussières dans l’airDes variations de températureDes vibrationsDe la précision des machinesDe la pureté des produits utilisés
2 - essentiellement de la surface du circuit fabriqué
-
20ELE6306 – Chap. 1 : Introduction © A. Khouas
Rendement (suite)
Matrice 9x9
Nb circuits = 45
Nb circuits défectueux = 6
Nb de bon circuits = 39
Y = 39/45 = 87 %
-
21ELE6306 – Chap. 1 : Introduction © A. Khouas
Rendement (suite)
Matrice 6x9
Augmentation de la surface de 50%
Nb circuits = 24
Nb circuits défectueux = 5
Nb de bon circuits = 19
Y = 19/24 = 79 %
-
22ELE6306 – Chap. 1 : Introduction © A. Khouas
Niveau de Qualité d’un ensemble de test
Testpassent
échouent
40000
10000
%99.999999.04000039996
testlepassent qui circuits de Nbbons circuits de Nb:
===
=
QL
QLQualitédeNiveau
circuits défectueux
Analyse39996
circuits bons
4
-
23ELE6306 – Chap. 1 : Introduction © A. Khouas
Niveau de Défectuosité
QL
DLtéDéfectuosideNiveau
−==
===
=
1 Million)Par (Défauts DPM 100
%01.00001.0400004
testlepassent qui circuits de Nbdéfectueux circuits de Nb:
Testpassent
échouent
40000
10000circuits
défectueux
Analyse39996
circuits bons
4
-
24ELE6306 – Chap. 1 : Introduction © A. Khouas
1 1
1
(1 )
1 1 (1 )
N N
carte i i
i iN
carte carte i
i
QL QL DL
DL QL DL
= =
=
= = −
⇒ = − = − −
∏ ∏
∏
Niveau de Qualité d’une carte
Soit une carte avec : N circuits
Chaque circuit a une probabilité DLi d’être défectueux
Les défauts sont indépendants
La probabilité que la carte ne contient aucun circuit défectueux est :
-
25ELE6306 – Chap. 1 : Introduction © A. Khouas
Niveau de Qualité d’une carte (suite)
00,10,20,30,40,50,60,70,80,9
1N
ivea
u de
Qua
lité
de la
car
te
5 10 20 40 80 160 320Nombre de circuits sur la carte (N)
DL=10DL=100DL=1000DL=10000
-
26ELE6306 – Chap. 1 : Introduction © A. Khouas
Taux de Couverture
Le taux de couverture FC « Fault Coverage » est le rapport du nombre de fautes détectées par un ensemble de test par le nombre de fautes global
Il dépend du modèle de fautes utilisée Il est donné par le simulateur de fautes
On définie « Test Transparency » TT comme :TT = 1 - FC
Certaines études montre que :TTTT YDLYQL −=⇒= 1
-
27ELE6306 – Chap. 1 : Introduction © A. Khouas
Taux de Couverture (suite)
1
10
100
1000
10000
100000
90 99 99,9 99,99
Taux de Couverture TC (%)
Niv
eau
de D
éfec
tuos
ité D
L (D
PM)
Y=50Y=60Y=70Y=80Y=90
-
28ELE6306 – Chap. 1 : Introduction © A. Khouas
Taux de Couverture (suite)
1
10
100
1000
10000
100000
90 99 99,9 99,99
Taux de Couverture TC (%)
Niv
eau
de D
éfec
tuos
ité D
L (D
PM)
Y=50Y=60Y=70Y=80Y=90
: (1 ) (1 )(1 )Approximation DL Y TT Y FC= − = − −
-
29ELE6306 – Chap. 1 : Introduction © A. Khouas
Conclusion
Introduction générale au test des circuits intégrésPourquoi ?Quand ?Comment ?
Différents types de testsTest fonctionnelTest structurel (de production)
Aspects économiques du test de productionCoût du test RendementNiveau de qualité qualitéTaux de couverture
-
30ELE6306 – Chap. 1 : Introduction © A. Khouas
Définitions
DUT = Circuit sous test « Device Under Test »
Y = Rendement « Yield »
QL = Niveau de Qualité « Quality Level »
DL = Niveau de Défectuosité « Defect Level »
FC = Taux de Couverture « Fault Coverage »
-
31ELE6306 – Chap. 1 : Introduction © A. Khouas
Questions
-
Chap. 1 : Introduction au test des systèmes Électronique
Abdelhakim Khouas
Département de Génie Électrique
École Polytechnique de Montréal