2005.1.13 OKM
CMOS (相補型MOS)インバータ
インバータ伝達特性を考えてみよう
出力
Gsub
入力D
Slow level
= 0V
Gsub
D
S
high level= +5V
0V
+5V
0V
+5V
2005.1.13 OKM
E/E, E/D, E/Rの場合の復習
D-MOS
V OUT
E-MOS
GND
V DD
拡散層 (ソース、ドレイン、 配線を兼ねる)
ゲート電極
V IN
G
D
E-MOS (n)
E-MOS (n)
G
S
D-MOS (n)
E-MOS (n)
2005.1.13 OKM
負荷による伝達特性の比較
D-MOS負荷の場合が最も急峻な特性.
5 V
4 V
0 V0 V 5 V
0
5
10
15
20
25
30
0 1 2 3 4 5
+2 V
+3 V+4 V+5 V
VGS
< +1 V
I DS [ µ
A]
VDS
[V]
VGS
= +2.5 V
0 V
入力電圧
出力電圧
E-MOS
D-MOS
R
2005.1.13 OKM
負荷としての pMOS
同じサイズのゲートパターンのとき,利得は n>p.
V DD = +5 V
出力
V SS = 0 V
入力
S
G
G
D
S
E-MOS(p)
E-MOS(n)
0
50
100
150
200
0 1 2 3 4 5
I DS [ µ
A]
VDS
[V]
nMOS
pMOS
2005.1.13 OKM
P-SPICE モデルパラメータ
.model EPMOS PMOS(Level=3 Gamma=0 Delta=0 Eta=0 Theta=0 Kappa=0 Vmax=0 Xj=0
+ Tox=100n Uo=300 Phi=.6 Rs=70.6m Kp=10.15u W=2u L=2u Vto=-1+ Rd=60.66m Rds=4e10 Cbd=2.141n Pb=.8 Mj=.5 Fc=.5 Cgso=877.2p+ Cgdo=369.3p Rg=.811 Is=52.23E-18 N=2 Tt=140n)* 2u*2u E(Vt=-1V)PMOS* 94-8-31 TO creation
.model ENMOS NMOS(Level=3 Gamma=0 Delta=0 Eta=0 Theta=0 Kappa=0 Vmax=0 Xj=0
+ Tox=100n Uo=600 Phi=.6 Rs=1.624m Kp=20.53u W=2u L=2u Vto=1+ Rd=1.031m Rds=4e10 Cbd=3.229n Pb=.8 Mj=.5 Fc=.5 Cgso=9.027n+ Cgdo=1.679n Rg=13.89 Is=194E-18 N=1 Tt=288n)* 2u*2u E(Vt=1V)NMOS* 94-8-31 TO creation
2005.1.13 OKM
CMOSインバータの伝達特性
0
10
20
30
40
50
0 1 2 3 4 5
I DS [ µ
A]
VDS
[V]
VGS(n)
= 0 [V]
VGS(p)
= -5 [V]
0
10
20
30
40
50
0 1 2 3 4 5
I DS [ µ
A]
VDS
[V]
VGS(n)
= 2 [V]
VGS(p)
= -3 [V]
0
10
20
30
40
50
0 1 2 3 4 5
I DS [ µ
A]
VDS
[V]
VGS(n)
= 2.24 [V]VGS(p)
= -2.76 [V]
0
10
20
30
40
50
0 1 2 3 4 5
I DS [ µ
A]
VDS
[V]
VGS(n)
= 3 [V]
VGS(p)
= -2 [V]
2005.1.13 OKM
CMOSの過渡電流
0V 5V
20uA
0ASEL>>
v(N)
5.0V
0V
Vin
2.5 V
Vout
IDS0
10
20
30
40
50
0 1 2 3 4 5
I DS [ µ
A]
VDS
[V]
VGS(n)
= 5 [V]
VGS(p)
= 0 [V]
2005.1.13 OKM
CMOS vs. E/D-MOS
0V 5V
20uA
0ASEL>>
v(N)
5.0V
0V
Vin
2.5 V
Vout
IDS
0V 5V
40uA
0ASEL>>
v(2)
5.0V
0V
Vin
2.5 V
Vout
IDS
2005.1.13 OKM
CMOSインバータ動作の解析
0V 5V
20uA
0ASEL>>
v(N)
5.0V
0V
Vin
2.5 V
Vout
IDS
① ② ③ ④ ⑤
0
10
20
30
40
50
0 1 2 3 4 5
I DS [ µ
A]
VDS
[V]
VGS(n)
= 0 [V]
VGS(p)
= -5 [V]
0
10
20
30
40
50
0 1 2 3 4 5
I DS [ µ
A]
VDS
[V]
VGS(n)
= 2 [V]
VGS(p)
= -3 [V]
0
10
20
30
40
50
0 1 2 3 4 5
I DS [ µ
A]
VDS
[V]
VGS(n)
= 2.24 [V]VGS(p)
= -2.76 [V]
0
10
20
30
40
50
0 1 2 3 4 5
I DS [ µ
A]
VDS
[V]
VGS(n)
= 3 [V]
VGS(p)
= -2 [V]
①
②
③
④
2005.1.13 OKM
線形領域と飽和領域
線形領域のドレイン電流
利得係数 β, プロセス係数 KP
飽和電流値 IDSS
IDS =µ nεOXε0
dOX
WL
VGS − VTH( )VDS −
VDS2
2
= β VGS − VTH( )VDS −VDS
2
2
β ≡µ nεOXε0
dOX
WL
≡ K P
WL
IDSS =12
β VGS − VTH( )2=
12
βVP2
IDS
VDS0
線形領域
飽和領域IDSS
VP = VGS − VTH
2005.1.13 OKM
MOSデバイスの設計方程式
nMOS
– 線形領域:
– 飽和領域:
pMOS
– 線形領域:
– 飽和領域:
IDS(n) = β(n) V in − VTH(n) Vout − Vout2
2
IDSS(n) = β(n)
2 V in − VTH(n)
2
IDS(p) = − β(p) V in − VDD − VTH(p) Vout − VDD − 12
Vout − VDD2
IDSS(p) = − β(p)
2 V in − VDD − VTH(n)
2
β ≡µ nεOXε0
dOX
WL
≡ K P
WL
2005.1.13 OKM
小信号パラメータ
ドレインコンダクタンス
伝達コンダクタンス
gD 0 ≡∂ IDS
∂VDS VDS → 0
= β VP = β (VGS −VTH )
gDS ≡∂IDS
∂VDS V DS >VP
=∂IDSS
∂VDS= 0
線形領域:
飽和領域:
gm ≡∂ IDS
∂VGS= β VDS
gm ≡∂IDSS
∂VDS= β VP
線形領域:
飽和領域:
IDS = β VGS −VTH( )VDS −VDS
2
2
2005.1.13 OKM
ゲートキャパシタンス
遮断領域 線形領域 飽和領域
COX WL
S G D
sub
S G D S G D
sub sub
COX WL2
COX WL2
COX WL23
2005.1.13 OKM
より精密な等価回路
G D
S
C GS g mv GSv GS
i G i D
CGS =23
COXWL gm =12
β VP
G D
S
C GS
C GD
g mv GS
g Dv GS
i G i D
2005.1.13 OKM
インバータしきい値の算出
0V 5V
20uA
0ASEL>>
v(N)
5.0V
0V
Vin
2.5 V
Vout
IDS
① ② ③ ④ ⑤
0
10
20
30
40
50
0 1 2 3 4 5
I DS [ µ
A]
VDS
[V]
VGS(n)
= 0 [V]
VGS(p)
= -5 [V]
0
10
20
30
40
50
0 1 2 3 4 5
I DS [ µ
A]
VDS
[V]
VGS(n)
= 2 [V]
VGS(p)
= -3 [V]
0
10
20
30
40
50
0 1 2 3 4 5
I DS [ µ
A]
VDS
[V]
VGS(n)
= 2.24 [V]VGS(p)
= -2.76 [V]
0
10
20
30
40
50
0 1 2 3 4 5
I DS [ µ
A]
VDS
[V]
VGS(n)
= 3 [V]
VGS(p)
= -2 [V]
①
②
③
④
2005.1.13 OKM
領域①
0≦ Vin ≦ VTH(n)
⇒ nMOS:遮断領域
⇒ pMOS:線形領域
nMOSは遮断領域にあるので,
IDSS(n)=0
IDSS(p)=IDSS(n)=0となるのは
Vout=VDD のときである.
0V 5V
20uA
0ASEL>>
v(N)
5.0V
0V
Vin
2.5 V
Vout
IDS
① ② ③ ④ ⑤
0
10
20
30
40
50
0 1 2 3 4 5
I DS [ µ
A]
VDS
[V]
VGS(n)
= 0 [V]
VGS(p)
= -5 [V]
2005.1.13 OKM
0
10
20
30
40
50
0 1 2 3 4 5
I DS [ µ
A]
VDS
[V]
VGS(n)
= 2 [V]
VGS(p)
= -3 [V]
領域②
VTH(n)≦ Vin ≦ VDD/2
⇒ nMOS:飽和領域
⇒ pMOS:線形領域
このとき、nMOSは電流源,
pMOSは抵抗で表現できる.
0V 5V
20uA
0ASEL>>
v(N)
5.0V
0V
Vin
2.5 V
Vout
IDS
① ② ③ ④ ⑤
Vout = V in − VTH(p) + V in − VTH(p)2 − 2 V in − VTH(p) − VDD
2 VDD − β(n)
β(p) V in − VTH(n)
2
2005.1.13 OKM
0
10
20
30
40
50
0 1 2 3 4 5
I DS [ µ
A]
VDS
[V]
VGS(n)
= 2.24 [V]VGS(p)
= -2.76 [V]
領域③
Vin がほぼVDD/2
⇒ nMOS:飽和領域
⇒ pMOS:飽和領域
このとき、Voutの値は定まらないが,
Vin - VTH(n) からVin - VTH(p) 範囲で変動.
Vinは以下のようになる。
0V 5V
20uA
0ASEL>>
v(N)
5.0V
0V
Vin
2.5 V
Vout
IDS
① ② ③ ④ ⑤
V in = VDD + VTH(p) +VTH(n) β(n) /β(p)
1 + β(n) /β(p)
2005.1.13 OKM
領域④と⑤
0V 5V
20uA
0ASEL>>
v(N)
5.0V
0V
Vin
2.5 V
Vout
IDS
① ② ③ ④ ⑤
領域④ VDD/2≦ Vin ≦ VDD-VTH(p)
⇒ nMOS:線形領域
⇒ pMOS:飽和領域
領域②と同様にして求める。
領域⑤ VDD-VTH(p)≦ Vin
⇒ nMOS:線形領域
⇒ pMOS:遮断領域
領域①と同様にして求める。
0
10
20
30
40
50
0 1 2 3 4 5
I DS [ µ
A]
VDS
[V]
VGS(n)
= 3 [V]
VGS(p)
= -2 [V]
0
10
20
30
40
50
0 1 2 3 4 5
I DS [ µ
A]
VDS
[V]
VGS(n)
= 5 [V]
VGS(p)
= 0 [V]
2005.1.13 OKM
P-SPICE モデルパラメータ
.model ENMOS NMOS(Level=3 Gamma=0 Delta=0 Eta=0 Theta=0 Kappa=0 Vmax=0 Xj=0
+ Tox=100n Uo=600 Phi=.6 Rs=1.624m Kp=20.53u W=2u L=2u Vto=1
+ Rd=1.031m Rds=4e10 Cbd=3e-14 Pb=.8 Mj=.5 Fc=.5 Cgso=9.027n
+ Cgdo=1.679n Rg=13.89 Is=194E-18 N=1 Tt=288n)
* 2u*2u E(Vt=1V)NMOS
* 94-8-31 TO creation
.model DNMOS NMOS(Level=3 Gamma=0 Delta=0 Eta=0 Theta=0 Kappa=0 Vmax=0 Xj=0
+ Tox=100n Uo=600 Phi=.6 Rs=1.624m Kp=20.53u W=2u L=8u Vto= -3
+ Rd=1.031m Rds=4e10 Cbd=1.2e-13 Pb=.8 Mj=.5 Fc=.5 Cgso=9.027n
+ Cgdo=1.679n Rg=13.89 Is=194E-18 N=1 Tt=288n)
* 8u*2u D(Vt=-3V)MOS
* 94-8-31 TO creation
2005.1.13 OKM
インバータしきい値
0V 5V
20uA
0ASEL>>
v(N)
5.0V
0V
Vin
Vout
IDS
① ② ③ ④ ⑤
インバータしきい値は,
のときにのみ VD D/2 になる
.2.5 V
V in = VDD + VTH(p) +VTH(n) β(n) /β(p)
1 + β(n) /β(p)
VTH(p) = VTH(n)
β(n) = β(p)
2005.1.13 OKM
CMOSの過渡応答
V DD = +5 V
V SS = 0 V
nMOS
pMOS
0
V DD
C L
2005.1.13 OKM
スイッチング特性を表現するパラメータ
遅延時間(t d):入力振
幅が50%になってから出
力振幅が50%になるまで
に時間。
立ち下がり時間(t f):
出力波形が定常値の90%
から10%に下がるまでの
時間。
立ち上がり時間(t r):
出力波形が定常値の10%
から90%に上がるまでの
時間。
V in = V DD
V in = 0
V out = V DD
V out = 0
t
t
V DD/2
0.9 V DD
0.1 V DD
V DD/2
t d
t f t r
2005.1.13 OKM
入力電圧変化直後:low-level からhigh-levelへ
nMOSの特性はVGS(n)=0(遮断)
からVGS(n)=VDDに変化する。
出力電圧はすぐには下がらない
(CLの電荷が放電しなければな
らない)。
一方、電流は即時に応答できる
ので、VGS(n)=VDDの飽和領域に遷
移する。①→②
I DS(n)
V out
V DD
V in =0
V in = V DD
しゃ断
飽和
線形
0.9 V DD0.1 V DD
V GS(n) - V TH(n)
= V DD - V TH(n)
①
②③④
⑤
⑥V DD = +5 V
V SS = 0 V
nMOS
pMOS
0
V DD
C L
2005.1.13 OKM
過渡状態における動作点の変化
入力電圧がhigh-level(VDD)
での出力電圧の定常状態の動作
点は⑥(Vout=0).
過渡状態において動作点は、
VGS(n)=VDD の出力特性曲線に沿
って、②→③→④→⑤→⑥と変
化
立ち下がり時間を考えるとき、
この変化を、飽和領域と線形領
域の2つに分けて考える。
このとき、pMOSはしゃ断領域に
入っていることに注意。
I DS(n)
V out
V DD
V in =0
V in = V DD
しゃ断
飽和
線形
0.9 V DD0.1 V DD
V GS(n) - V TH(n)
= V DD - V TH(n)
①
②③④
⑤
⑥
2005.1.13 OKM
飽和領域(1)
③→④:飽和領域のMOSトランジスタ
は
で与えられる電流源として扱える。
これが、負荷CLに蓄えられていた電荷
を引っ張る出すと考える
I DS(n)
V out
V DD
V in =0
V in = V DD
しゃ断
飽和
線形
0.9 V DD0.1 V DD
V GS(n) - V TH(n)
= V DD - V TH(n)
①
②③④
⑤
⑥
IDSS(n) = β(n)
2 V in − VTH(n)
2
− CL d Vout
d t = β(n)
2 V in − VTH(n)
2
= β(n)
2 VDD − VTH(n)
2
2005.1.13 OKM
I DS(n)
V out
V DD
V in =0
V in = V DD
しゃ断
飽和
線形
0.9 V DD0.1 V DD
V GS(n) - V TH(n)
= V DD - V TH(n)
①
②③④
⑤
⑥
飽和領域(2)
Vout=0.9VDDからVDD − VTH(n) まで
積分
− CL d Vout
d t = β(n)
2 V in − VTH(n)
2 = β(n)
2 VDD − VTH(n)
2
tf1 = 2 CL
β(n) VDD − VTH(n)2 d Vout
VDD − VTH(n)
0.9 VDD
= 2 CL VTH(n) − 0.1VDD
β(n) VDD − VTH(n)2
2005.1.13 OKM
I DS(n)
V out
V DD
V in =0
V in = V DD
しゃ断
飽和
線形
0.9 V DD0.1 V DD
V GS(n) - V TH(n)
= V DD - V TH(n)
①
②③④
⑤
⑥
線形領域(1)
線形領域にはいると,nMOSには
,
に従って電流が流れる。
時間変化は次の微分方程式.
立ち下がり時間の後半部分は,
VDD−VGS(n)から0.1VDD まで積分.
IDS = β VGS − VTH VDS − VDS2
2
− CL d Vout
d t = β(n) VDD − VTH(n) Vout − Vout
2
2
2005.1.13 OKM
I DS(n)
V out
V DD
V in =0
V in = V DD
しゃ断
飽和
線形
0.9 V DD0.1 V DD
V GS(n) - V TH(n)
= V DD - V TH(n)
①
②③④
⑤
⑥
線形領域(2)
立ち下がり時間 t f は,飽和領
域分のt f 1,プラス線形領域分
のt f2 .
VTH(n)=0.2VDD とすれば、以下の
近似値.
tf2 = CL
β(n) VDD − VTH(n) Vout
2
2 VDD − VTH(n) − Vout
−1 d Vout
0.9 VDD
VDD − VTH(n)
= CL
β(n) VDD − VTH(n) ln 19 VDD − 20 VTH(n)
VDD
tf ≅ 4 CL
β(n) VDD
0.1 VDD
2005.1.13 OKM
立ち上がりはpMOSの特性で決まる
同様の議論から
ゲート遅延時間は、出
力の立ち上がりと立ち
下がり時間に支配され
る。定義から、遅延時
間はこれらの約半分。
V in = V DD
V in = 0
V out = V DD
V out = 0
t
t
V DD/2
0.9 V DD
0.1 V DD
V DD/2
t d
t f t r
tr ≅ 4 CL
β(p) VDD
V DD = +5 V
V SS = 0 V
nMOS
pMOS
0
V DD
C L