![Page 1: Dispositivos Lógicos Programáveis (DLP) Ideia e Arquiteturas Universidade Federal de Uberlândia Faculdade de Computação Prof. Dr. rer. nat. Daniel D. Abdala](https://reader036.vdocuments.pub/reader036/viewer/2022062418/552fc132497959413d8d6a79/html5/thumbnails/1.jpg)
Dispositivos Lógicos Programáveis (DLP) Ideia e Arquiteturas
Universidade Federal de UberlândiaFaculdade de Computação
Prof. Dr. rer. nat. Daniel D. Abdala
GSI
510
– Si
stem
as D
igita
is
![Page 2: Dispositivos Lógicos Programáveis (DLP) Ideia e Arquiteturas Universidade Federal de Uberlândia Faculdade de Computação Prof. Dr. rer. nat. Daniel D. Abdala](https://reader036.vdocuments.pub/reader036/viewer/2022062418/552fc132497959413d8d6a79/html5/thumbnails/2.jpg)
Prof. Dr. rer. nat . Daniel Duarte Abdala 2
Na Aula Anterior
• Funções incompletamente especificadas;• Simplificação de funções incompletamente
especificadas.
![Page 3: Dispositivos Lógicos Programáveis (DLP) Ideia e Arquiteturas Universidade Federal de Uberlândia Faculdade de Computação Prof. Dr. rer. nat. Daniel D. Abdala](https://reader036.vdocuments.pub/reader036/viewer/2022062418/552fc132497959413d8d6a79/html5/thumbnails/3.jpg)
Prof. Dr. rer. nat . Daniel Duarte Abdala 3
Nesta Aula
• DLPs – Ideia Geral• Benefícios da Utilização de DLPs;• Funcionamento geral de DLPs;• Visão geral FPGAs;• Introdução ao VHDL.
![Page 4: Dispositivos Lógicos Programáveis (DLP) Ideia e Arquiteturas Universidade Federal de Uberlândia Faculdade de Computação Prof. Dr. rer. nat. Daniel D. Abdala](https://reader036.vdocuments.pub/reader036/viewer/2022062418/552fc132497959413d8d6a79/html5/thumbnails/4.jpg)
4
Introdução
• Projeto digital demanda diferentes componentes;• Manter em estoque todos os componentes
potencialmente necessários pode ser custoso;• Projeto digital usando as famílias 7400 e 4000 requerem
muito espaço em circuitos impressos;• Muitas vezes apenas uma ou duas portas são utilizadas em
um CI;• Solução: CIs reconfiguráveis (programáveis) pelo usuário
para executar as operações específicas requeridas.• Estes CIs são chamados DLPs – Dispositivos Lógicos
programáveis.
Copyright Prof. Dr. rer. nat . Daniel Duarte Abdala todos os direitos reservados
![Page 5: Dispositivos Lógicos Programáveis (DLP) Ideia e Arquiteturas Universidade Federal de Uberlândia Faculdade de Computação Prof. Dr. rer. nat. Daniel D. Abdala](https://reader036.vdocuments.pub/reader036/viewer/2022062418/552fc132497959413d8d6a79/html5/thumbnails/5.jpg)
Prof. Dr. rer. nat . Daniel Duarte Abdala 5
Projeto de SDs usando CIs Individuais
![Page 6: Dispositivos Lógicos Programáveis (DLP) Ideia e Arquiteturas Universidade Federal de Uberlândia Faculdade de Computação Prof. Dr. rer. nat. Daniel D. Abdala](https://reader036.vdocuments.pub/reader036/viewer/2022062418/552fc132497959413d8d6a79/html5/thumbnails/6.jpg)
6
Exemplo DLPs
Copyright Prof. Dr. rer. nat . Daniel Duarte Abdala todos os direitos reservados
![Page 7: Dispositivos Lógicos Programáveis (DLP) Ideia e Arquiteturas Universidade Federal de Uberlândia Faculdade de Computação Prof. Dr. rer. nat. Daniel D. Abdala](https://reader036.vdocuments.pub/reader036/viewer/2022062418/552fc132497959413d8d6a79/html5/thumbnails/7.jpg)
Prof. Dr. rer. nat . Daniel Duarte Abdala 7
Programação: Fusíveis
![Page 8: Dispositivos Lógicos Programáveis (DLP) Ideia e Arquiteturas Universidade Federal de Uberlândia Faculdade de Computação Prof. Dr. rer. nat. Daniel D. Abdala](https://reader036.vdocuments.pub/reader036/viewer/2022062418/552fc132497959413d8d6a79/html5/thumbnails/8.jpg)
8
Exemplo DLPs
Copyright Prof. Dr. rer. nat . Daniel Duarte Abdala todos os direitos reservados
![Page 9: Dispositivos Lógicos Programáveis (DLP) Ideia e Arquiteturas Universidade Federal de Uberlândia Faculdade de Computação Prof. Dr. rer. nat. Daniel D. Abdala](https://reader036.vdocuments.pub/reader036/viewer/2022062418/552fc132497959413d8d6a79/html5/thumbnails/9.jpg)
9Copyright Prof. Dr. rer. nat . Daniel Duarte Abdala todos os direitos reservados
![Page 10: Dispositivos Lógicos Programáveis (DLP) Ideia e Arquiteturas Universidade Federal de Uberlândia Faculdade de Computação Prof. Dr. rer. nat. Daniel D. Abdala](https://reader036.vdocuments.pub/reader036/viewer/2022062418/552fc132497959413d8d6a79/html5/thumbnails/10.jpg)
10
DLPs – Dispositivos Lógicos Programáveis
• Milhares de unidades lógicas;• Funções lógicas sequenciais;• Programação/Especificação via ferramentas
CAD;• Possibilidade de testar o sistema antes de
efetivamente programá-lo.
Copyright Prof. Dr. rer. nat . Daniel Duarte Abdala todos os direitos reservados
![Page 11: Dispositivos Lógicos Programáveis (DLP) Ideia e Arquiteturas Universidade Federal de Uberlândia Faculdade de Computação Prof. Dr. rer. nat. Daniel D. Abdala](https://reader036.vdocuments.pub/reader036/viewer/2022062418/552fc132497959413d8d6a79/html5/thumbnails/11.jpg)
11
Fluxo de Projeto em DLPs
Copyright Prof. Dr. rer. nat . Daniel Duarte Abdala todos os direitos reservados
Definição do Problema
Definição das Equações do Problema
Utilização de ferramenta CAD para especificação
do sistema
Simulação via análise das formas
de onda de I/O
Programação dos circuitos internos
do DLP
Testes Finais no DLP programável
![Page 12: Dispositivos Lógicos Programáveis (DLP) Ideia e Arquiteturas Universidade Federal de Uberlândia Faculdade de Computação Prof. Dr. rer. nat. Daniel D. Abdala](https://reader036.vdocuments.pub/reader036/viewer/2022062418/552fc132497959413d8d6a79/html5/thumbnails/12.jpg)
12
Visão Interna FPGA
Copyright Prof. Dr. rer. nat . Daniel Duarte Abdala todos os direitos reservados
![Page 13: Dispositivos Lógicos Programáveis (DLP) Ideia e Arquiteturas Universidade Federal de Uberlândia Faculdade de Computação Prof. Dr. rer. nat. Daniel D. Abdala](https://reader036.vdocuments.pub/reader036/viewer/2022062418/552fc132497959413d8d6a79/html5/thumbnails/13.jpg)
13
FPGA – Field-Programmable Gate Arrays
• Array de portas interconectadas em uma matriz linha x coluna no campo a partir de u computador via conexão USB;
• Utiliza uma LUT – Look-up table;• Possui diversas vantagens se comparado a
outras tecnologias DLPs;• Ex:
– Altera Cyclone IV, Xilix, etc...
Copyright Prof. Dr. rer. nat . Daniel Duarte Abdala todos os direitos reservados
![Page 14: Dispositivos Lógicos Programáveis (DLP) Ideia e Arquiteturas Universidade Federal de Uberlândia Faculdade de Computação Prof. Dr. rer. nat. Daniel D. Abdala](https://reader036.vdocuments.pub/reader036/viewer/2022062418/552fc132497959413d8d6a79/html5/thumbnails/14.jpg)
14Copyright Prof. Dr. rer. nat . Daniel Duarte Abdala todos os direitos reservados
Exemplo LU
T/FPGA
![Page 15: Dispositivos Lógicos Programáveis (DLP) Ideia e Arquiteturas Universidade Federal de Uberlândia Faculdade de Computação Prof. Dr. rer. nat. Daniel D. Abdala](https://reader036.vdocuments.pub/reader036/viewer/2022062418/552fc132497959413d8d6a79/html5/thumbnails/15.jpg)
15
Kits de Desenvolvimento FPGA
Copyright Prof. Dr. rer. nat . Daniel Duarte Abdala todos os direitos reservados
![Page 16: Dispositivos Lógicos Programáveis (DLP) Ideia e Arquiteturas Universidade Federal de Uberlândia Faculdade de Computação Prof. Dr. rer. nat. Daniel D. Abdala](https://reader036.vdocuments.pub/reader036/viewer/2022062418/552fc132497959413d8d6a79/html5/thumbnails/16.jpg)
16
Introdução a VHDL
• Linguagem de especificação/descrição de hardware;
• Não é linguagem de programação;• Existem outras linguagens (e.g. AHDL,
Verilog);• Comportamento paralelo;• Comportamento sequencial (processos).
Copyright Prof. Dr. rer. nat . Daniel Duarte Abdala todos os direitos reservados
![Page 17: Dispositivos Lógicos Programáveis (DLP) Ideia e Arquiteturas Universidade Federal de Uberlândia Faculdade de Computação Prof. Dr. rer. nat. Daniel D. Abdala](https://reader036.vdocuments.pub/reader036/viewer/2022062418/552fc132497959413d8d6a79/html5/thumbnails/17.jpg)
17
Estrutura de uma Descrição em VHDL
<libs to be imported>ENTITY <ID> ISPORT ( <var_in> : IN BIT;
<var_out>: OUT BIT);END <ID>;ARCHITECTURE <IDA> OF <ID> ISBEGIN<architecture implementation>
END <IDA>;
Copyright Prof. Dr. rer. nat . Daniel Duarte Abdala todos os direitos reservados
![Page 18: Dispositivos Lógicos Programáveis (DLP) Ideia e Arquiteturas Universidade Federal de Uberlândia Faculdade de Computação Prof. Dr. rer. nat. Daniel D. Abdala](https://reader036.vdocuments.pub/reader036/viewer/2022062418/552fc132497959413d8d6a79/html5/thumbnails/18.jpg)
18
Entity
• Descreve a interface (entradas e saídas);
ENTITY e_comb ISPORT ( A, B, : IN BIT;
S, : OUT BIT);END e_comb;
Copyright Prof. Dr. rer. nat . Daniel Duarte Abdala todos os direitos reservados
![Page 19: Dispositivos Lógicos Programáveis (DLP) Ideia e Arquiteturas Universidade Federal de Uberlândia Faculdade de Computação Prof. Dr. rer. nat. Daniel D. Abdala](https://reader036.vdocuments.pub/reader036/viewer/2022062418/552fc132497959413d8d6a79/html5/thumbnails/19.jpg)
19
Architecture
• Descreve o funcionamento, especificação interna de uma entidade;
ARCHITECTURE dataflow OF e_comb ISSIGNAL temp,temp2 : Bit;
BEGINtemp <= A and not B;temp2 <= not A and B;S <= temp or temp2;
END dataflow;
Copyright Prof. Dr. rer. nat . Daniel Duarte Abdala todos os direitos reservados
![Page 20: Dispositivos Lógicos Programáveis (DLP) Ideia e Arquiteturas Universidade Federal de Uberlândia Faculdade de Computação Prof. Dr. rer. nat. Daniel D. Abdala](https://reader036.vdocuments.pub/reader036/viewer/2022062418/552fc132497959413d8d6a79/html5/thumbnails/20.jpg)
20
Bibliotecas
• VHDL permite que sistemas já criados sejam importados;
• Também permite a importação de bibliotecas para execução de diversos outros recursos;
• Ex:
library ieee;library ieee.std_logic_1164.all;library ieee.numeric_std.all;
Copyright Prof. Dr. rer. nat . Daniel Duarte Abdala todos os direitos reservados
![Page 21: Dispositivos Lógicos Programáveis (DLP) Ideia e Arquiteturas Universidade Federal de Uberlândia Faculdade de Computação Prof. Dr. rer. nat. Daniel D. Abdala](https://reader036.vdocuments.pub/reader036/viewer/2022062418/552fc132497959413d8d6a79/html5/thumbnails/21.jpg)
21
Tipos de Dados
• STD_LOGIC;• ARRAY;• INTEGER;• REAL;• RECORD;• NATURAL;• UNSIGNED;• ETC...
Copyright Prof. Dr. rer. nat . Daniel Duarte Abdala todos os direitos reservados
![Page 22: Dispositivos Lógicos Programáveis (DLP) Ideia e Arquiteturas Universidade Federal de Uberlândia Faculdade de Computação Prof. Dr. rer. nat. Daniel D. Abdala](https://reader036.vdocuments.pub/reader036/viewer/2022062418/552fc132497959413d8d6a79/html5/thumbnails/22.jpg)
22
Processos
• Parte da arquitetura que é executada apenas quando um ou mais sinais específicos sofrem alteração de valor:
Copyright Prof. Dr. rer. nat . Daniel Duarte Abdala todos os direitos reservados
LIBRARY IEEE; USE IEEE.std_logic_1164.ALL;ENTITY nand2 IS PORT( a, b : IN std_logic; PORT( c : OUT std_logic);END nand2;ARCHITECTURE nand2 OF nand2 ISBEGIN PROCESS( a, b ) VARIABLE temp : std_logic; BEGIN temp := NOT (a and b); IF (temp = ‘1’) THEN c <= temp AFTER 6 ns; ELSIF (temp = ‘0’) THEN c <= temp AFTER 5 ns; ELSE c <= temp AFTER 6 ns; END IF; END PROCESS;END nand2;
![Page 23: Dispositivos Lógicos Programáveis (DLP) Ideia e Arquiteturas Universidade Federal de Uberlândia Faculdade de Computação Prof. Dr. rer. nat. Daniel D. Abdala](https://reader036.vdocuments.pub/reader036/viewer/2022062418/552fc132497959413d8d6a79/html5/thumbnails/23.jpg)
Prof. Dr. rer. nat . Daniel Duarte Abdala 23
Bibliografia Comentada
• TOCCI, R. J., WIDMER, N. S., MOSS, G. L. Sistemas Digitais – Princípios e Aplicações. 11ª Ed. Pearson Prentice Hall, São Paulo, S.P., 2011, Brasil.
• CAPUANO, F. G., IDOETA, I. V. Elementos de Eletrônica Digital. 40ª Ed. Editora Érica. São Paulo. S.P. 2008. Brasil.