Elettronica di front-end per rivelatori di radiazione
Attività di ricerca e proposte per lo svolgimento della tesi di laurea specialistica
presso il Laboratorio di Strumentazione Elettronica
2Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
Gruppo di ricerca
Prof. Valeria Speziali, capo del gruppo di Strumentazione Elettronica
Stretta collaborazione con gruppo del prof. Valerio Re dell’Università di Bergamo (Massimo Manghisoni, Gianluca Traversi)
Lodovico Ratti, responsabile del Laboratorio di Strumentazione Elettronica
Tre dottorandi attualmente impegnati in attività di ricerca presso il nostro gruppo
Durata media dell’attività di tesi: 6 mesi
3Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
Collaborazioni con enti nazionali ed internazionali
Fermi National Accelerator Laboratory, Batavia, USA
European Center for Nuclear Research (CERN),
Geneva, Switzerland
Stanford Linear Accelerator Center, Stanford, USA
Istituto Nazionale di Fisica Nucleare
Lawrence Berkeley National Laboratory,
Berkeley, USA
Brookheaven National Laboratory, Upton, USA
STMicroelectronics
4Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
Linee di ricerca
L’attività del gruppo di Strumentazione Elettronica è incentrata sullo sviluppo di elettronica di lettura a basso rumore per rivelatori di radiazione, con impiego prevalente nella fisica delle alte energie (HEP)Le ricadute di questa attività interessano molteplici settori:
strumentazione per radioterapia e radiodiagnostica in medicina
astronomia (spaziale e terrestre) in varie regioni dello spettro
radiografia industriale
homeland security
elettronica per satelliti in orbita terrestre e per l’esplorazione dello spazio analisi delle opere d’arte
5Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
Caratterizzazione di dispositivi e circuiti realizzati con tecnologie innovative
Studio degli effetti delle radiazioni su dispositivi e circuiti
Caratterizzazione di tecnologie CMOS submicrometriche (Lmin=130 nm, 90 nm, 65 nm)
Test di dispositivi appartenenti a processi produttivi CMOS su strato isolante (silicon on insulator, SOI, Lmin=180 nm)
Sviluppo di strumentazione per misure di rumore di elevata precisione su un esteso intervallo di frequenze
Progetto di elettronica di lettura in tecnologia integrata per rivelatori di radiazione ad elevata risoluzione spaziale
Sviluppo di sensori monolitici a pixel attivi (MAPS) in tecnologia CMOS deep submicron per applicazioni a minimo ingombro e bassa dissipazione di potenza
Linee di ricerca (cont’d)
6Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
Rivelatori di particelle o di radiazione
Nella fisica delle alte energie, un rivelatore di radiazione serve a ricostruire il percorso e/o identificare la natura delle particelle prodotte da decadimento nucleare, dalla radiazione cosmica o in un acceleratore di particelle Diversi rivelatori di radiazione sono assemblati in apparati di una certa complessità (anch’essi chiamati rivelatori in senso lato), alla cui costruzione contribuisce generalmente una molteplicità di gruppi
7Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
Esempio: rivelatore per l’esperimento CMS (LHC)
8Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
Canali di lettura per rivelatori di radiazione
Qin CD
Cf
Gf
- Formatore
Preamplificatore
Rivelatore
Blocchi di conversione A/D ed eleaborazione digitale
Sezione analogica
La misura dell’energia rilasciata da una particella in un rivelatore di radiazione implica la misura della carica rilasciata da una sorgente di tipo capacitivo con la massima accuratezza compatibile con il rumore del sistema di amplificazione
Il tipo di tecnologia utilizzato per la realizzazione dell’elettronica dipende dal tipo di rivelatore
9Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
Sensori monolitici a pixel attivi (MAPS) CMOS
Sviluppati come rivelatori di immagine nella regione dello spettro visibile (videocamere CMOS)
Integrano sul medesimo substrato rivelatore ed elettronica di lettura ( sensori monolitici)Sono caratterizzati da una regione sensibile molto sottile (~10 μm)
Se assottigliati, possono essere utilizzati come rivelatori a basso ingombro ( ridotta interazione con le particelle, elevata risoluzione nella ricostruzione delle traiettorie)
10Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
MAPS in deep N-well (DNW) per esperimenti di HEP
NMOS
La deep N-well è usata come elettrodo di raccoltaUn canale di lettura più complesso del semplice schema a 3 NMOS (3T) può essere utilizzato per l’elaborazione del segnale
NMOS della sezione analogica realizzati all’interno della deep N-well
La realizzazione di un elettrodo di raccolta di grandi dimensioni consente di utilizzare anche dispositivi PMOS nel disegno dell’elettronica di front-end migliori prestazioni e più elevata densità di funzioni integrata vicino al sensore
P-epitaxial layer
Standard N-well
P-substrate
Buried N-type layer
Deep N-well
+++
---
+
+
--
-
-
++
NMOS (analog)PMOS
(analog)PMOS (digital)
P-well
11Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
PMOSPMOSNMOS P-well
Preamplificatore ad elevata sensibilità di caricaFormatore RC-CR con tempi di picco programmabili (0.5, 1 e 2 μs)Comparatore seguito da latch
Due strutture di test già realizzate in tecnologia CMOS deep submicron con Lmin=130 nm (STMicroelectronics)
Preamplifier Shaper Discriminator Latch
Gm
A(s)
b0
b0
b1
b1
+
CF
C1
C2
Vt
RST
VF
~43 m
~4
3
m
Il test sui primi due prototipi ha già consentito di verificare la capacità del sensore di raccogliere la carica rilasciata nel substrato e la capacità dell’elettronica di effettuare una elaborazione del segnale a basso rumore
Prototipi di MAPS DNW già disponibili (Apsel)
12Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
Circuiti in fase di produzione (serie Apsel)
Circuiti di test in tecnologia CMOS con lunghezza minima di canale pari a 130 nm
Circuiti di test in tecnologia CMOS con lunghezza minima di canale pari a 90 nm
13Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
Circuiti in fase di produzione (serie SDR)
25
m
25 m
Circuito a segnali misti, analogici e digitali, in tecnologia CMOS con Lmin=130 nm
Time stamp register
•Preamplifier
•Discriminator
DNW sensor
Sparsification logic•Token passing core
•Hit-latch
•Bus control FF
•Nand gate
14Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
X=1 X=16
Y=1
Y=2
Y=16
X=2Time Stamp
Buffer 1
Time Stamp
Buffer 2
Time Stamp
Buffer 16
Cell (1,1)
Cell (1,2)
Cell (1,16)
Cell (2,1)
Cell (2,2)
Cell (2,16)
Cell (16,1)
Cell (16,2)
Cell (16,16)
5 5 5
5554 4 4
4
4
4
4
45
MUX
Last token out
First token in
X
Y
T
Tkin Tkout
1 1 1
TkoutTkin
Tkin Tkout TkinTkout
TkoutTkin TkoutTkin
TkoutTkin TkoutTkin TkoutTkin
TS TS TS
1
1
1
Serial data output
gXb
gYb
TS TS TS
TS TS TS
Readout CK
gXb
gYb
gXb
gYb
gXb
gYb
gXb
gYb
gXb
gYb
gXb
gYb
gXb
gYb
gXb
gYb
Cell CK
gXb=get_X_bus
gYb=get_Y_bus
TS=Time_Stamp
Tkin=token_in
Tkout=Token_out
Schema di readout digitale (SDR0)
15Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
Possibili argomenti di tesi su MAPS CMOS
Caratterizzazione di pixel monolitici attivi in tecnologia CMOS da 130 nm (serie Apsel e SDR)
Caratterizzazione di pixel monolitici attivi in tecnologia CMOS da 90 nm (serie Apsel)
Allestimento di setup per la caratterizzazione di rivelatori con laser infrarosso
Simulazione a livello fisico di sensori MAPS con software ISE-TCAD e/o con l’applicazione di algoritmi Monte Carlo per l’ottimizzazione geometrica del sensore (in 2D e 3D)
Progetto di pixel monolitici in tecnologia CMOS deep submicron (130 nm, 90 nm)
16Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
Caratterizzazione di dispositivi e circuiti realizzati con tecnologie innovative
Interesse legato alle particolari prestazioni di rumore e resistenza alle radiazioni richieste all’elettronica di front-end per rivelatori di particelle
Nel caso delle tecnologie CMOS, dato il rapido avvicendarsi delle generazioni di processi produttivi e l’altrettanto rapida obsolescenza delle vecchie generazioni, è opportuno tenere sotto controllo l’evoluzione dei parametri di maggior interesse
Nonostante l’interesse sia rivolto principalmente al campo dei circuiti di lettura per rivelatori di radiazione, i risultati di questa attività hanno validità ed utilità più generale e trovano applicazione in diversi campi dell’elettronica
17Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
Tecnologie bulk CMOS deep submicron
Transistori singoli in tecnologia CMOS HCMOS9 (Lmin=130 nm) e CMOS090 (Lmin=90 nm) prodotti da STMicroelectronics sono attualmente in fase di caratterizzazione
Caratteristiche della tecnologia– VDD = 1.2 V– tOX= 2 nm– COX=15 fF/μm2
Geometrie disponibili– W = 200, 600, 1000 μm– L = 0.13 - 1 μm
HCMOS9 CMOS090
La tecnologia CMOS065 (Lmin=65 nm) è già accessibile attraverso multiproject wafer per la realizzazione di prototipi
Caratteristiche della tecnologia– VDD = 1 V– tOX= 1.6 nm– COX=18 fF/μm2
Geometrie disponibili– W = 100, 200, 600, 1000 μm– L = 0.1 – 0.7 μm
Un aspetto interessante è costituito dall’analisi teorica e sperimentale della corrente di gate, non più trascurabile quando l’ossido di gate è così sottile
18Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
10-10
10-8
10-6
10-4
10-2
100
102
104
0 0.2 0.4 0.6 0.8 1
130 nm technology
Gat
e C
urr
ent
Den
sity
[A
/cm
2]
Gate-to-Source Voltage [V]
NMOS @ VDS
=VBS
=0
90 nm technology tox = 16 A
tox = 20 A
Esempi di misura di corrente di gate
La corrente di gate varia con lo spessore dell’ossido di gate la corrente di gate è circa 3 ordini di grandezza maggiore nella tecnologia CMOS da 90 nm rispetto aa quella da 130 nm
19Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
Tecnologie CMOS silicon on insulator (SOI)
Inverter in bulk CMOS
Inverter in CMOS SOI
Le tecnologie CMOS SOI offrono alcuni vantaggi rispetto alle tecnologie CMOS bulk
Riduzione delle capacità parassite verso il substrato
Maggiore velocità operativa
Riduzione della potenza dissipata
Più elevata densità di integrazione
Maggiore resistenza a certi tipi di danno da radiazione (Single Event Upset, SEU)
Tecnologia CMOS SOI con Lmin=180 nm prodotta dai Lincoln Labs del MIT (MITLL 0.18 μm)
20Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
Tecnologie CMOS SOI per sensori 3D
La tecnologia MITLL 0.18 μm viene utilizzata nella realizzazione di sensori monolitici 3D
3D Routing (small chip)2D Routing (large chip)
Opto Electronics
and/or Voltage Regulation
Digital Layer
Analog Layer
Sensor Layer
50 um
Power In
Optical In Optical OutIn genere un chip 3D include 2 o più strati di dispositivi a semiconduttore opportunamente assottigliati, uniti a formare un dispositivo monolitico (tramite tecniche di wafer bonding) e interconnessi tra loro mediante via metallici
21Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
Strumentazione per misure di rumore
Circuito dipolarizzazione di
gate e drain
Amplificatorea transimpedenza a basso rumore
Stadio di guadagno
SD.U.T.
Circuito di polarizzazione del bulk/well
Analizzatore di spettro
RF
Larga banda (>100 MHz)
Rumore elettronico estremamente basso
La misura del rumore elettronico nei dispositivi CMOS richiede la realizzazione di circuiti di interfaccia (tra dispositivo ed analizzatore di spettro)
22Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
0.1
1
10
100
103 104 105 106 107
Id=0.10 mAId=0.25 mAId=1.00 mA
No
ise
Vo
lta
ge
Sp
ectr
um
[n
V/H
z1/
2 ]
Frequency [Hz]
STM 90 nm
NMOSW/L=600/0.2V
DS=600 mV
0.1
1
10
100
103 104 105 106 107 108
Id=0.10 mAId=0.25 mAId=1.00 mA
No
ise
Vo
lta
ge
Sp
ect
rum
[n
V/H
z1/2 ]
Frequency [Hz]
STM 130 nm
NMOSW/L=1000/0.35V
DS=600 mV
Esempi di misure di densità spettrale di rumore
La banda del circuito di interfaccia deve essere tale da consentire di distinguere il contributo bianco (indipendente dalla frequenza) dal contributo di tipo 1/f
23Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
Lo studio del danno da radiazione riveste un duplice interesse
Determinazione dei limiti di tolleranza alle radiazioni dei circuiti elettronici
Studio di meccanismi fisici fondamentali attraverso l’analisi del danno da radiazione in dispositivi elettronici
La radiazione (raggi γ ed X, particelle cariche, ioni) può determinare guasti più o meno gravi nei circuiti elettronici
In circuiti digitali può produrre guasti temporanei o permanenti
Nei circuiti analogici, l’aumento del rumore elettronico può causare una riduzione della sensibilità, fino a rendere il sistema inutilizzabile
Studio della resistenza alle radiazioniin dispositivi e circuiti elettronici
24Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
Resistenza alle radiazioni in dispositivi CMOS
Nei dispositivi CMOS l’effetto principale della radiazione ionizzante consiste nella generazione di carica all’interno dell’ossido di silicio (ossido di gate, ossido di campo, shallow trench isolation) e/o all’interfaccia Si/SiO2L’esposizione a radiazione ionizzante può dunque comportare variazione della tensione di soglia, aumento delle correnti di leakage ed aumento del rumore elettronico
Può essere interessante verificare che la tolleranza alle radiazioni è maggiore nelle generazioni CMOS più recenti a causa della riduzione dello spessore dell’ossido di gate
G
DS
+++++++ G
D
STI
+++++++++
+++++++++
STI
S
25Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
Possibili argomenti di tesi relativi a caratterizzazione
di tecnologie CMOS bulk e CMOS SOI
Studio teorico e sperimentale delle caratteristiche di rumore in dispositivi CMOS con lunghezza minima di canale pari a 90 e 65 nm
Realizzazione di strutture di test in tecnologia CMOS da 90 e 65 nm per lo studio delle proprietà di rumore e delle tecniche di hardening by design (i.e. enclosed layout transistors, ELT)
Caratterizzazione sotto il profilo del rumore e della resistenza alle radiazioni di dispositivi CMOS SOI con lunghezza minima di canale da 180 nm
Studio della resistenza alle radiazioni di dispositivi CMOS con lunghezza minima di canale pari a 90 nm e 65 nm
Sviluppo di circuiti di interfaccia a larga banda per misure di rumore su dispositivi elettronici
Analisi teorica e sperimentale della corrente di gate e del rumore nella medesima corrente in tecnologie con lunghezza minima di canale pari a 130, 90 e 65 nm
26Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
progetto di circuiti analogici a basso rumore elettronico
uso degli strumenti software più diffusi per la simulazione ed il progetto di circuiti elettronici
caratteristiche delle tecnologie CMOS bulk di più recente introduzione e di altre tecnologie innovative (e.g. CMOS SOI)
comportamento dei dispositivi elettronici, anche a livello fisico, approfondito a livello sia teorico, sia sperimentale
uso di strumentazione di laboratorio avanzata
Quali opportunità offre una tesi presso ilLaboratorio di Strumentazione Elettronica
L’attività di tesi presso il Laboratorio di Strumentazione Elettronica può coprire gli aspetti teorici e/o sperimentali degli argomenti proposti
Offre allo studente, a seconda dell’argomento affrontato, la possibilità di acquisire competenze relativamente a
BACKUP SLIDES
28Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
Front-end analogico della cella (SDR0)
Preamplifier Discriminator
22T
14T
iF
CF Vt
Preamplifier response to an 800 e- pulse
Smaller area than in the Apsel prototypes smaller detector capacitance
ENC=25 e- rms@CD=100 fF
Power consumption: about 5 μW
Threshold dispersion: about 30 e- rms
Features power-down capabilities for power saving
-0.02
0
0.02
0.04
0.06
0.08
0.1
0.12
0 5 10 15 20 25 30
iF=3 nA
iF=5 nA
iF=10 nA
iF=15 nA
Pre
amp
lifie
r o
utp
ut
[V
]
t [s]
29Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
Sezione digitale della cella (SDR0)
OE
OEb
t1
t2
t3
t4
t5
t5in
t4in
t3in
t2in
t1in
CPb
CP
DQ
Qb
WE
hit
hitb
tokin
tokrsttokout
getb_enQ
QbLat_en
R
S
token passing
core
Get X bus
From the time stamp counter
To the time stamp buffer
Cell C
K
Get Y bus
Master Reset
time stamp
register
4T
10T 13T 20T
76T
From the discriminator
Cell C
K
hit latch bus control
FF
Includes a 5 bit time stamp register and the data sparsification logic
During the bunch train period, the hit latch is set in each pixel that is hit
When the pixel is hit, the content of the time stamp register gets frozen
30Proposte di tesi presso il Laboratorio di Strumentazione Elettronica
X=1 X=16
Y=1
Y=2
Y=16
X=2Time Stamp
Buffer 1
Time Stamp
Buffer 2
Time Stamp
Buffer 16
Cell (1,1)
Cell (1,2)
Cell (1,16)
Cell (2,1)
Cell (2,2)
Cell (2,16)
Cell (16,1)
Cell (16,2)
Cell (16,16)
5 5 5
5554 4 4
4
4
4
4
45
MUX
Last token out
First token in
X
Y
T
Tkin Tkout
1 1 1
TkoutTkin
Tkin Tkout TkinTkout
TkoutTkin TkoutTkin
TkoutTkin TkoutTkin TkoutTkin
TS TS TS
1
1
1
Serial data output
gXb
gYb
TS TS TS
TS TS TS
Readout CK
gXb
gYb
gXb
gYb
gXb
gYb
gXb
gYb
gXb
gYb
gXb
gYb
gXb
gYb
gXb
gYb
Cell CK
gXb=get_X_bus
gYb=get_Y_bus
TS=Time_Stamp
Tkin=token_in
Tkout=Token_out
Schema di readout digitale (SDR)