Download - アナログ集積回路基本回路（1） - Gunma University...Id-Vds 特性上の動作点の動き I V¡ V V V ΔVin ΔVout Vout =Vdd −Rd Id Vdd Vdd/Rd Rd: 大 Gunma University

　　　　Gunma University

アナログアナログアナログアナログ技術技術技術技術シリーズシリーズシリーズシリーズアナログアナログアナログアナログ集積回路集積回路集積回路集積回路

アナログ集積回路

基本回路（１）

　担当　小林春夫

この資料はＡＴＮ麻殖生健二氏および

小林研究室学生の協力のもと作成された

　　　群馬大学工学部電気電子工学科

「集積回路システム工学」　講義資料　（４）



オペアンプ回路設計の先駆者

Bob Widlar （1937-1991)

フェアチャイルドセミコンダクター社で1960年代に活躍。

様々な世界初のアナログ設計を

行ない、後の業界標準となる。

世界初のICオペアンプμA702

μA741 の元となった LM101

電圧レギュレータ μA723

ワイドラー電流源

バンドギャップ電圧参照回路

等



１．基礎

２．ソース接地回路

３．ソースフォロア

４．ゲート接地回路

５．エミッタ接地回路

６．エミッタフォロア

７．ベース接地回路

８．付録　　

　８．１　ゲート接地回路の等価モデル

　８．２　ベース接地回路の等価モデル



ディスクリート回路と集積回路の違い（１）

+

-

Vin VoutVcc

+

-

VoutVinVDDVss

+

+

-

-

• モノリシック回路

　（一個の半導体結晶上に作られる集積回路）では

　右図のような構成をとる。

個別部品回路による

オーディオ増幅器の典型例

CMOS集積回路による

オーディオ増幅器の典型例



ディスクリート

回路

・最小限のトランジスタ

・段間接続にキャパシタ

CMOS集積回路

コスト

受動部品＜能動部品

•コスト要因　：　チップの使用面積

•個別部品回路で用いられるキャパシタ使用不可

　　　　　　外付けが必要となりコスト高

最小面積の部品である

トランジスタを多数用いる。

最も安価で最

適な回路方法

ディスクリート回路と集積回路の違い（２）



アナログ回路の近似解析

・　大信号解析大信号解析大信号解析大信号解析、、、、直流解析直流解析直流解析直流解析　

　　　　主に直流レベル（バイアス電圧やバイアス電流）の解析に使用。

　　　　微分により、下記小信号特性（ゲイン等）を求めることができる。

・　小信号解析小信号解析小信号解析小信号解析、、、、交流解析交流解析交流解析交流解析

　　　　上記直流レベル近辺での微小交流信号に対する特性の解析。

　　　　ゲイン解析、入出力特性等、主要特性の解析に使用。

　　　　小信号モデルを使って簡単に解析できる。



＊ポートとは

　一方の端子に流れ込む電流が

　他方の端子から流れ出る電流に

　等しい対のことである。

小信号モデル　ー

　増幅器の２ポートモデリング（１）

i1

i1

i2

i2

V1V2

++

--

2ポート回路網

222121

212111

2

1

vyvyi

vyvyi

+=

+=

2ポート等価回路

i1V1+-

y11 y12v2 i2 V2+-

y22y21v1アドミタンスパラメータ方程式

これらの式は小信号記述　：

トランジスタは固定動作点近辺の小信号

に対してだけ線形動作をするため



各パラメータの解釈

( )

( )

==

==

=

==

=

=

=

=

Zov

Gv

v

Zv

v

iy

v

iy

v

iy

v

iy

m

i

101

2

222

02

1

221

01

2

121

102

1

111

力アドミタンス　　　＝入力短絡時の出

タンス　方向トランスコンダク　　＝出力短絡時の順

通常は無視タンス　方向トランスコンダク　　＝入力短絡時の逆

力アドミタンス　　　＝出力短絡時の入



ユニラテラル（単方向性）

2ポート等価回路

+V 1-

i 1z i

i2

V2

+

-

V1Gm

zo

+V 1-

i 1z i

+

+

-

-

V2V1 i2zoav

(a)ノートン型出力モデル

(b)テフナン型出力モデル

omiv ZGv

va −= == 02

1

2Gm,Zo,avの3つのパラメータの

なかの2つから、残りのパラメー

タを求めることができる。

大部分の増幅器（とくに低周波）では　入力⇒出力への単方向性（ユニラテラル）



2ポート等価回路でモデル化した増幅器の

入力および出力ローディングの例

Vin +

+

--

V1i1 RiRs i2 V2=Vout+

-

V1Gm RoRL

•Ri=1kΩΩΩΩ, , , , Ro=1MΩΩΩΩ,,,,Gm=m=m=m=1mA/V

•Rs,RLをそれぞれ入力発生器の信号源抵抗と負荷抵抗とする。

入力が理想電圧源で出力が無負荷のときの低周波ゲインvout/vinを求める。

またRs= 1kΩΩΩΩ,RL =1MΩΩΩΩの場合も求める。



(1) 理想電圧源、無負荷の場合

　2ポート増幅器モデル自体のv1からvoutへの開放ゲイン

( )( )1000

1000/1

1

2

102

−=

Ω−=

−== =∞→

　　　　　　

　　　　　　 KVmA

GmRoV

V

V

VoutiRL

信号源抵抗と入力抵抗は分圧器として働き、出力抵抗は負荷抵抗と並列になっ

ている。VinからVoutまでの全体のゲインを求める。

( )Lo RRGmRsRi

Ri

V

Vout

Vin

V

Vin

Vout

+−==

1

1250−=

Vin

Vout

（２）　Rs,RLが存在する場合



１個のトランジスタからなる基本増幅段

MOSトランジスタトランジスタトランジスタトランジスタ

　　ソース接地

　　　ゲート接地

　　　ドレイン接地（ソースフォロワ）

回路仕様に適合したプロセスの選択が必要。一般的に下記特徴あり。

バイポーラ特徴項目ＣＭＯＳ

デジタルとの混載

トランスコンダクタンスＧｍ*

入力抵抗

飽和電圧

雑音

ドライバビリティ

遮断周波数　ｆＴ*

その他

容易

低い

∞

0

大きい（1/f雑音）

小さい

低い

ＡＳＩＣ向き

困難（IIL利用）

高い

低い

大きい

小さい

大きい

高い

低雑音、高ゲイン向き

ｱﾅﾛｸﾞｽｲｯﾁ、

ＳＣ回路向き

バイポーラトランジスタバイポーラトランジスタバイポーラトランジスタバイポーラトランジスタ

エミッタ接地

　　　ベース接地

　　　コレクタ接地（エミッタフォロワ）

• 基本増幅段の構成法

*：同一電流条件

MOS は特性の製造ばらつき大

MOS のモデリングは複雑



トランスコンダクタンス　gm(バイポーラトランジスタ）

Ic = Is・(1+Vce/VA)・exp(Vbe/VT)

gm =

= (1/ VT) Is・(1+Vce/VA)・exp(Vbe/VT)

= Ic / VT

δIcδVbe

gm =IcVT

Ic

+Vbe -

+Vce-

VT = qT/k （熱電圧, 温度300K で26mV）VA: Early 電圧

q: 電子の電荷、T: 絶対温度

k: Boltzmann 定数



トランスコンダクタンス　gm（MOSトランジスタ　飽和領域）

Id = β・ (W / L) (Vgs – Vth)

gm =

= 2 β (W/L) (Vgs – Vth)

= 2 　β (W/L) Id

δIdδVgs

2

n

n

n

D

G

S

W

L

Id

+Vgs -

+Vds-

D

G

S

gm は W / L , Idβn,

に比例



トランスコンダクタンス　gm（MOSトランジスタ　飽和領域　（２））

Id = β・ (W / L) (Vgs – Vth)

gm =

= 2 β (W/L) (Vgs – Vth)

= 2 Id / (Vgs – Vth)

= 2 Id / Vov

δIdδVgs

2

n

n

D

G

S

W

L

Id

+Vgs -

+Vds-

D

G

S

Vov = Vgd – Vth

オーバードライブ電圧



MOSトランジスタの線形領域

トランスコンダクタンス gm

gm =

= 2 β (W/L) Vds

δIdδVgs

線形領域では飽和領域に比べ

gm が小さい。

Id = 2β・ (W / L) x[(Vgs – Vth) Vds – (1/2) Vds ]

2n

nD

G

S

W

L

Id

+Vgs -

+Vds-

D

G

S

線形領域 Vds < Vgs - Vth



トランジスタの出力抵抗

MOS, Bipolar ともバイアス電流に反比例

rds = VA / Ids

-Va Vds

Ids

Ids1

Ids2

傾きの逆数が出力抵抗



１．基礎







８．付録　　





ソースソースソースソース接地増幅回路接地増幅回路接地増幅回路接地増幅回路　　　　概要概要概要概要

Vdd

Vout

Rd

Vin

M1

(a)　ソース接地アンプ

～～～～

VGS ID

直流成分（バイアス）

＝Vdd－Id・Rd

変化分

＝ gm・Rd・VinVout

時間Vdd

Vov

Vomax

Vomin

(b)　出力波形

( )2

2tiD

oxnDD

DdDDo

VVRL

WCV

RIVV

−−=

−=

µ　　


アナログアナログアナログアナログ技術技術技術技術シリーズシリーズシリーズシリーズアナログアナログアナログアナログ集積回路集積回路集積回路集積回路ソースソースソースソース（（（（またはまたはまたはまたはエミッタエミッタエミッタエミッタ））））接地増幅回路接地増幅回路接地増幅回路接地増幅回路概要概要概要概要　最も基本的な増幅回路で、電圧を増幅する場合に使う。MOSトランジスタの場合はソース接地、バイポーラの場合はエミッタ接地である。後者はベース電流を無視すればソース接地と同等に解析できる。直流動作直流動作直流動作直流動作レベルレベルレベルレベルおよびおよびおよびおよびゲインゲインゲインゲイン　上図(a)に回路構成を示す。また、出力を上図（ｂ）に示す。・入力には直流電圧VGSと増幅したい信号電圧Vinを印加する。・VGSの大きさによって出力ドレイン電流Id（直流バイアス電流）が決まる。これによって、出力の直流バイアスがきまる。・ゲインをできるだけ大きくしたい場合、VGSはVoutがVomax(=Vdd)とVomin(=Vov=Vgs-Vth：オーバードライブ電圧、トランジスタが飽和領域で動作できる最小Vds)の丁度真中になるIdになるように設定すると良い。・ゲインはトランジスタのgmと負荷抵抗でほぼ決まり、次式で表現できる。なお、符号が－になるのは、極性が反転するためである。

dddddcout IRVV −=,

dm

in

outv Rg

V

VA ⋅−==ゲイン

〔〔〔〔計算例計算例計算例計算例〕〕〕〕　入力信号振幅 = 100mVpp, Vdd=3V, Id=1mA, gm =

10mS（＠W/L=100um/0.5um) の場合に、（１）　ゲインAv=１０倍の回路を設計しなさい。また、その時の直流出力レベルを求めよ（２）　上記（１）でもとめたRdのまま、ゲインを２０倍にするにはどうすればよいか。（ただし、Id＝1mAのまま）。（１）　ゲイン＝gm・Rd より、　Rd=10/10m =1kΩ　出力直流レベルVodc=Vdd-Id・Rd　より、Vodc=2V（２）　ゲインを20倍にするには、gmを２倍にすればよい。電流条件が同じ場合、gmはW/Lの√に比例する。したがってW/Lを４倍(=

400um/0.5um)にすればよい。ただし、このとき出力信号振幅は2Vppになり、Vomax=Vddとなり、上限ギリギリになる。２Vpp Vodc=２V

Vdd=３V



ソースソースソースソース接地増幅回路接地増幅回路接地増幅回路接地増幅回路のののの動作点動作点動作点動作点

VthVin1 Vgs

Vout

Vdd

(a)　入出力特性

Vindc

Vodc

Vov

（b)　MOSトランジスタの

Id-Vds 特性上の動作点の動き

Id

VDSVGS1VGS2VGS3

ΔVin

ΔVout

ddddout IRVV −=

Vdd

Vdd/Rd

Rd:大



　同図から、ゲイン（＝Δvout/Δvin）をあげるには、抵抗を大きく、すなわち直線の勾配をゆるやかにする方法が有効だがあまり大きくしすぎるとＩｄを極めて小さくする必要がある。抵抗負荷抵抗負荷抵抗負荷抵抗負荷ののののソースソースソースソース接地接地接地接地アンプアンプアンプアンプ回路構成回路構成回路構成回路構成、、、、直流入出力特性直流入出力特性直流入出力特性直流入出力特性、、、、動作点動作点動作点動作点のののの動動動動きききき　前述の回路構成の入出力特性を上図（a）に示す。（a）　VGS = 0の時、M1には電流が流れないので、Vo=Vdd （b）　VGS > VthでM1に電流が流れ始め、負荷抵抗における電位降下でVoは低下し始める。　この勾配ΔVo / ΔVGSがゲインである。（c）　VGSがさらに上昇して、VoがM1のVov（オーバドライブ電圧=Vgs – Vth) より低下すると、飽和する。　通常、出力振幅が大きくなるように、VodcがVddとVovの中間にくるようにするために、Viの直流バイアスレベルをVindcに設定する。(動作点の動き）　この増幅動作イメージをMOSトランジスタの静特性である Id – Vds特性を使って説明する。　抵抗による負荷線は、であるので、上図（b）のように書ける。すなわち、Id=0ではVddであり、Vo＝Vds＝0では、Id=Vdd/Rdである。負荷線はその２点を結ぶ直線で表現でき、直流動作点はその上を移動する。　今、入力ViがVgs2を中心にΔVin変化したとすると、それに対応してVds、すなわちVoは、ΔVout変化する。　

ddddout IRVV −=



ソース接地増幅回路のゲイン解析手法

gmVGSG

S

D

VinRd

Vout

下の小信号モデルを使っても

同じ結果を導出できる

Vdd

Vout

dmTHinoxd

in

outv

THinoxdddddddout

ininTH

RgVVL

WCR

V

VA

VVL

WCRVIRVV

VVVat

−=−−=∂

∂=

−−=−=

<<

)(

)(2

1 2

1

µ

µ

　

G

D

S

Rd

VinM1

大信号動作解析


アナログアナログアナログアナログ技術技術技術技術シリーズシリーズシリーズシリーズアナログアナログアナログアナログ集積回路集積回路集積回路集積回路ゲインゲインゲインゲイン解析手法解析手法解析手法解析手法　　ゲイン解析の代表的な方法は次の２つである。・大信号動作解析：直流特性をもとに解析する方法・小信号解析：交流成分（信号の変動分）だけを取り出した小信号等価モデルを利用して解析する方法　通常、後者の方が簡単であるので、以降の解析にはこの小信号解析法を使用する。大信号動作解析大信号動作解析大信号動作解析大信号動作解析によるによるによるによるゲインゲインゲインゲイン解析解析解析解析　上図から、ゲインは次式のように算出できる。dmTHinoxd

in

outv

THinoxdddddddout

ininTH

RgVVL

WCR

V

VA

VVL

WCRVIRVV

VVVat

−=−−=∂

∂=

−−=−=

<<

)(

)(2

1 2

1

µ

µ

したがって、ゲインは

　



小信号小信号小信号小信号モデルモデルモデルモデルによるによるによるによる特性解析特性解析特性解析特性解析

gmvgs

G

S

D

vin Rd

vout

ro（ｂ)　出力抵抗roの影響を

考慮した場合の等価回路

gmvgs

G

S

D

vinRd

vout

(a)　小信号等価モデル

トランスコンダクタンスGm

m

voi

om g

v

iG ==

=0

入力抵抗Ri

∞→=i

ii

i

vR

出力抵抗Ro

o

vio

oo rDR

i

vR ==

=0

電圧ゲインAv

)(0

dom

ioi

o

v Rrgv

vA −==

=

I iIo

I i Io

omv rgARD

−=→∞

lim無負荷の場合、　

dmvo RgAar −=の場合、　を無視 )(


アナログアナログアナログアナログ技術技術技術技術シリーズシリーズシリーズシリーズアナログアナログアナログアナログ集積回路集積回路集積回路集積回路小信号動作解析小信号動作解析小信号動作解析小信号動作解析によるによるによるによるゲインゲインゲインゲイン解析解析解析解析理想理想理想理想アンプアンプアンプアンプのののの場合場合場合場合　小信号動作モデルを構成する場合、電源やバイアス電位等、電位の動かないノードはGNDとして扱う。したがって、抵抗Rdは上図（a）のように、Vdd側は接地される。ゲインは次式のようにキルヒホフの電流則を使ってノード方程式をたて、算出できる。dm

in

outv

ings

doutgsm

Rgv

vA

vv

RVvg

D

−==

=

−=

であるので、一方、

を適用すると、にキルヒホフの電流則ノード

/)0(

出力抵抗出力抵抗出力抵抗出力抵抗 roのののの影響影響影響影響をををを考慮考慮考慮考慮したしたしたした場合場合場合場合　上図（ｂ）に小信号等価モデルをしめした。出力抵抗　roがRdと並列にはいるため、ゲインはとなり、理想の場合に比べ、ゲインは少し低下する。)//( odmv rRgA −=無負荷無負荷無負荷無負荷のののの場合場合場合場合　ゲインはである。 omv rgA −=



電圧電圧電圧電圧ゲインゲインゲインゲインののののバイアスバイアスバイアスバイアス電流依存特性電流依存特性電流依存特性電流依存特性

ID (A )

31 0

81 0 − 71 0 − 61 0 − 51 0 − 41 0 − 31 0 −

11 0

21 0

最大ＭＯＳＦＥＴ

電圧ゲイン

二乗則領域

サブスレッショルド領域

MOSではバイアス電流が小さいほど　Intrinsic Gain が大。

Bipolar では　Intrinsic Gain はバイアス電流に依存しない。



d

oxA

d

Adoxomv

IL

WCV

I

VI

L

WCrgA

⋅−=

⋅−=−=

µ

µ

2

2

最大電圧最大電圧最大電圧最大電圧ゲインゲインゲインゲイン*ののののバイアスバイアスバイアスバイアス電流依存性電流依存性電流依存性電流依存性 (＊：理想電流源負荷の場合に相当）　二乗則領域の最大電圧ゲインは、ゲインは 1/√Id に比例。二乗則領域では

最大電圧ゲインは　1/√Ｉｄ　に比例　サブスレッショルド領域では、ｇｍは Id に比例するため、Ａｖは電流に依存しない。二乗則領域二乗則領域二乗則領域二乗則領域でのでのでのでの最大電圧最大電圧最大電圧最大電圧ゲインゲインゲインゲイン　二乗則領域の最大電圧ゲインは、( ) ov

A

t

A

A

D

moD

D

momv

R

V

V

VV

V

VI

grI

I

grga

GS

D

2

2/

lim

−=−

−=

−=−=−=∞→

　　　　



例例例例　　　　題題題題

とする。のバイアス値は求める。として、電圧ゲインを VVi

XdLdVVtmL

mWVACoxn

kKRDVVDD

1

0,0,0,8.0,1

50,2/100,

,5,5

=====

===Ω==

λµ

µµµ

ii

+

-

io

Vin

RDVo

+

-

Vigm

ro



( ) ( ) AVtVL

WkI GSD µ1008.01

1

5010

2

100

2

262,

=−××=−= −

( )( ) VKmAVo DDDDDS RIVVV 5.451.05 =−=−== Ω

VGSVDS VtVV 2.05.4 =−= ＞

( ) ( )V

AVtV

L

Wkg GSm

µ10008.01

1

5010100 6, =−××=−= −

( )( ) 550.1 / −=−=−= ΩKVmADmv Rga



ソース抵抗（ﾃﾞｼﾞｪﾈﾚｰｼｮﾝ抵抗）

を有するソース接地増幅回路

（ソース帰還ソース接地増幅器）

Vdd

Rd

Vout

VinM1

Rs

gmVGSVin

Rd

Vout

roRs

Vx

Vx

インピーダンスが

1/gmに見える

(a) デジェネレーション抵抗付

　　　　ソース接地回路

(b)　等価回路

gmｂVＢS


アナログアナログアナログアナログ技術技術技術技術シリーズシリーズシリーズシリーズアナログアナログアナログアナログ集積回路集積回路集積回路集積回路ソースソースソースソース抵抗抵抗抵抗抵抗（（（（デジェネレーションデジェネレーションデジェネレーションデジェネレーション抵抗抵抗抵抗抵抗））））をををを有有有有するするするするソースソースソースソース接地接地接地接地アンプアンプアンプアンプ　上図（a）に示す回路は、トランスコンダクタンスが低下するが、出力抵抗が増大する。また、低歪回路として利用される。ゲインゲインゲインゲイン解析解析解析解析　上図（ｂ）の小信号等価モデルを使って、キルヒホフの電流則を適用すると、ゲインは以下にように解析できる。

s

dv

ms

s

m

d

o

sdsm

dmv

o

d

s

o

oinm

m

osx

d

o

s

x

o

xoxinm

R

RA

gR

Rg

R

r

RRRg

RgA

VR

R

r

VVg

grRV

R

V

R

V

r

VVVVg

−≈

>>

+

−≈+

++

−=∴

−=+=

−==−

+−

ならば/1

11

))(1

////(

)( [ ]

する。に増大したことを意味

倍　この式は出力抵抗が、 sm

osmosmbmout

Rg

rRgrRggR

+

+≈++≈

1

)1()(1

出力抵抗解析出力抵抗解析出力抵抗解析出力抵抗解析　本回路の別の特徴は、出力抵抗が大きくできるという点である。　負荷抵抗Rdを除いた出力抵抗は、以下の通りである。

　上式より、ゲインは、主として　Rd と Rsの比で決まるため、歪を低減できる。



１．基礎







８．付録　　





バッファ回路

　　ボルテージ・フォロワ回路

　　オペアンプを使用するので、

　　回路量、消費電力が大きくなる。

　エミッタ・フォロワ回路（バイポーラ）

　　ソース・フォロワ回路（MOS)

　回路が簡単であるが、高精度は得られない。

　

Vin +VoutA

Vin = Vout

Pin < Pout



バッファ回路

Vout1 と　Vout2 は等しくない。

Vin R1

GND

R2

R3

GND

R4

+Vin R1

GND

R2

R3

GND

R4

Vout1

Vout2



Ａ級出力段

エミッタ・フォロワ、ソースフォロワ回路

Vout

Vin

Vee

Vcc

Vout

Vin

Vss

Vdd

　バッファとして使用される。

Emitter Follower

（コレクタ接地回路）

Source Follower



エミッタ・フォロワ回路の動作（１）

（出力電圧=入力電圧、入力電流小）

Vout

Vin

Vee

Vcc

Ib

Ie

+-Vbe(on)

　Vout = Vin – Vbe(on)　　　Vbe(on) = 0.7 V

　Ib /Ie = 1/(β-1)

β= 100

Ib = 0

Vin

Vout

Vbe(on)



エミッタ・フォロワ回路の動作（２）

（出力電流大）

Vout

Vin

Vee

Vcc

Ib

Ie

　電荷供給

C

Vout

Vin

Vee

Vcc

Ib

Ie

　電荷引き抜き

C

Slew Rate

スルーレート

dV/dt = I/C



エミッタ・フォロワ回路の電流源

Vout

Vin

Vee

Vcc

Ie

Vin Vout

Vee

Vcc

RVb

Vout

Vin

Vee

Vcc

R

Ie = (Vb – 0.7)/R

Ie はVin によらず一定

Ie =(Vin – 0.7 – Vee)/R

　Ie はVin に依存する



パワーアンプの効率

Vout

Vin

Vee

Vcc

Emitter Follower(A級出力段）

R

L

Ibias

効率　＝

Pin : 電源 Vcc, Vee から供給される電力

Pout : 負荷RLに供給される電力

エミッタ・フォロワの最大効率は

２５％と低い。

常にバイアス電流Ｉｂiasが流れているため。

Pout

Pin



ドレインドレインドレインドレイン接地回路構成接地回路構成接地回路構成接地回路構成（（（（ソースフォロワソースフォロワソースフォロワソースフォロワ））））

(a)　ドレイン接地回路構成

入力信号は、ゲート

出力信号は、ソース

Vdd

Vout

(≒vi)

viM1

RＬ（負荷抵抗）

Vin,dc

+

-

-

-

+

+

gm・vgs=-gmb・vs

gmb・vbs

ro

io

RL vo=VVVVs

vi

vgs

(b)　小信号等価回路



MOSソースフォロアのゲインは

１よりかなり低い⇒利用されない。

(レベルシフト的に利用）

ソースフォロアソースフォロアソースフォロアソースフォロア（（（（ドレインドレインドレインドレイン接地接地接地接地アンプアンプアンプアンプ））））　上図（a）（b）に示すドレイン接地回路は、一般にはソースフォロアと呼ばれ、電圧ゲインは１以下だが電力アンプとして使用される。ソースフォロアソースフォロアソースフォロアソースフォロア(抵抗負荷抵抗負荷抵抗負荷抵抗負荷））））（１）　ゲイン解析　上図（ｂ）の小信号等価モデルを適用すると、ゲインは以下のように解析できる。ソースフォロアソースフォロアソースフォロアソースフォロア（（（（定電流源負荷定電流源負荷定電流源負荷定電流源負荷））））（１）　ゲイン解析　ゲインは左記の式で RL=∞とおくことにより、以下にように解析できる。

( )L

oombm

om

oL

mbm

m

i

o

o

o

L

oombgsm

ogsi

R

rrgg

rg

rRgg

g

v

v

r

v

R

vvgvg

vvv

io

+++

=

+++

=∴

=−−−

+=

=

1

11

0

0

　　　　

( )

χ+=

+

=+

=

∞→

++

∞→∞→

=∞→

=

1

1

1

1lim

1lim 0

m

mbmbm

m

rR

o

ombm

omio

vi

vo

R

g

ggg

g

vi

vo

r

rgg

rg

o

L

L

ならばさらに、

VthVin

Vout

1.0

1/(1+χ）

mmb gg /=χ

Vdd

Vout

Vin M1

M2Vｂ低電流源



+

-

-

-

+

+

gm・vgs -gmb・vs

gmb・vbs= ro

io

RL vo=VVVVs

vi

vgs

で駆動して計算とし出力を電圧源vovi 0=

は次式となる。であり oogs Rvv −=

m

Lo

mbmo

o

g

Rrgg

i

vRo

1

11

1≈

+++

==

ソースフォロワソースフォロワソースフォロワソースフォロワのののの出力抵抗出力抵抗出力抵抗出力抵抗

出力インピーダンスが

1/gmに見える

Vdd

Vout(≒Vin)

VinM1

RＬ（負荷抵抗）



１．基礎







８．付録　　





ゲート接地回路構成

VDD

RD

+ +

--

Vi Vo

入力信号は、ソース

出力信号は、ドレイン



ro

S D

gmVgs

gmbVbs

(a) 低周波ハイブリッドπ型モデル

ハイブリッドπ型モデルから

T型モデルへの変換(付録参照）

ゲートゲートゲートゲート接地回路接地回路接地回路接地回路のののの小信号小信号小信号小信号モデルモデルモデルモデル

(b) 低周波T型モデル

+

-

DS

ro

(gm+gmb)Vsg

G

Vsg

gmbgm +

1



ゲート接地増幅回路

Vdd

Rd

Vout

Vin

M1

＋

ー

VｂVdd

Rd

Vout

Vin

M1

＋

ー

VｂI１C１

(a)　ゲート接地増幅回路 (b)　ゲート接地増幅回路の信号入力

+++

-- -

Vi RD

Vogmbgm +

1

(gm+gmb)Vsg

Vsg

(ｃ)　小信号等価回路（roを無視した場合）


アナログアナログアナログアナログ技術技術技術技術シリーズシリーズシリーズシリーズアナログアナログアナログアナログ集積回路集積回路集積回路集積回路ゲートゲートゲートゲート接地接地接地接地アンプアンプアンプアンプ　上図（a）にゲート接地アンプの回路構成を示す。信号はソースに入力される。通常、直流動作電流の安定化のため、同図（ｂ）のように定電流源でバイアス電流を流しておき、ソースに交流信号を印加するのが一般的である。　本回路は入力インピーダンスが低いため高周波増幅向きである。図（ｃ）にroを無視した場合の等価回路を示す。（１）　トランスコンダクタンス　Ｇｍは次式のようになる。（２）　入力抵抗　入力抵抗は次式のように、ソースフォロアの出力抵抗と同じで、かなり小さい。　1/gm を５０Ωにすることにより、同軸ケーブルとの整合がとれ、効率よく増幅できる。（３）　出力抵抗

mmbm

inggg

R11

≈+

=

mbmm ggG +=

Do RR =

( ) Dmbmom RggRGva +==

1== imRGia

（４）　開放回路電圧ゲイン（５）　短絡回路電流ゲイン



roが有限な場合の特性

• roは増幅器の入力から出力につながっているので

　　roを介したフィードバックが生じる

•　roが有限な場合でもro≫1/Gmであれば影響を無視できる。

++

-

V1

Rs

Ri

Ri(ideal)

Gmv1

+

-

Vs

ii

ro

Vo

-

RLR

Ro

io

入力信号源

モデル

増幅器モデル負荷モデル

roを考慮した小信号等価回路

* R = Rd


アナログアナログアナログアナログ技術技術技術技術シリーズシリーズシリーズシリーズアナログアナログアナログアナログ集積回路集積回路集積回路集積回路　ｒ　ｒ　ｒ　ｒoをををを考慮考慮考慮考慮したしたしたしたゲートゲートゲートゲート接地接地接地接地アンプアンプアンプアンプ　上図にroを考慮したゲート接地アンプの等価回路を示す。ここで、R = Rdである。（１）　入力抵抗　キルヒホフの電流則を使うと

( ))(

)(

)(

1

11

1

111

ideali

Lo

L

Lo

t

t

oL

o

oidealit

t

tmo

to

L

o

o

ot

ideali

t

ti

R

RRrRRGm

RRr

i

vRi

rRR

rGm

rRv

i

vGr

vv

RR

v

r

vv

R

vii

++−

+==∴

+

+−+=∴

⋅=+

+=≡

−

−

( )( )

( )( )

( ) ombm

LD

mbm

i

ombm

ombm

LDo

i

D

mbm

ideali

mbmm

rgg

RR

ggR

rgg

rgg

RRr

t

tR

RR

ggR

ggG

iv

++

+

+

++

+==

=

+=

+=

∴

1

1

1

1

≒

のとき≫

ンプではここで、ゲート接地ア


アナログアナログアナログアナログ技術技術技術技術シリーズシリーズシリーズシリーズアナログアナログアナログアナログ集積回路集積回路集積回路集積回路（２）　出力抵抗　出力抵抗は、次のステップで計算する。１の結果と並列接続とＳＴＥＰ２：の場合を計算ＳＴＥＰ１：である。のときの

stepR

R

o

oRos

ivv

∞→

== 0

−+

++

=

=

m

ideali

oideali

o

t

t

GRRs

rRRsr

Rv

iRRo

)(

)(

11

111

したがって、

キルヒホフの電流則から

m

ideali

oideali

o

t

t

oideali

o

m

oo

o

t

ideali

o

tmto

GRRs

rRRsr

i

v

rRRs

rG

rrt

t

r

vv

R

v

Rs

v

r

vvvG

vi

ii

−+

++

=∴

++

+−=∴

=++

+−=

−

−≡

)(

)(

)(

)(

11

111

111

1

11

0111

1

1

( )( )

( )( )[ ]( ) ( )

( )( )sombm

Rsgmbgmrogmbgm

ombmo

mbm

ideali

mbmm

RrggRRo

rggRsrRRo

ggR

ggG

+≅

+++=

+=

+=

++ のときは≫で≫ 11

1

1

ゲート接地アンプでは



１．基礎







８．付録　　





エミッタ接地回路

-

+

-

ic

Rc

Vcc

Vin

Voutib

+

抵抗性負荷エミッタ接地増幅器

T

insc

V

VII exp=

大信号等価回路

-

Vbe

+

-

+

-

Rc

Vcc

Vin

Voutib

+

Ic

順方向活性領域順方向活性領域順方向活性領域順方向活性領域ではではではでは

T

i

F

s

F

cb

V

VIII exp

ββ

==



Vcc Vo,VVCE(sat) V i,V0.5 1 1.5Vcc

V i,V0.5 1 1.5Ib,A

エミッタ接地回路のＶｉに対する

出力電圧とベース電流特性

VT

ViRcIsVccIcRcVccVo exp−=−=

)(satcEo VV =

c

satcccc

R

VVI

E )(−=

Vi:大の場合、TRS:飽和領域で動作

エミッタ接地回路の電圧ー電流特性

順方向活性領域

飽和領域



+++

-- -

Vi V1

ii

Rcro

gmv1

io

rπ

小信号等価回路

を無視πより≪ rbrrb

エミッタエミッタエミッタエミッタ接地回路接地回路接地回路接地回路のののの特性特性特性特性


アナログアナログアナログアナログ技術技術技術技術シリーズシリーズシリーズシリーズアナログアナログアナログアナログ集積回路集積回路集積回路集積回路エミッタエミッタエミッタエミッタ接地接地接地接地アンプアンプアンプアンプのののの特性特性特性特性　上図にエミッタ接地アンプの等価回路を示す。（１）　入力抵抗mi

ii

gr

i

vR

0βπ===

mvo

i

om g

v

iG == = 0

（２）　トランスコンダクタンス ( )comio

i

ov Rrg

v

va −== = 0

ocvi

o

oo rR

i

vR == = 0

（４）　電圧ゲイン（３）　出力抵抗

Rcが十分大きいとき、avは、η

1lim −=−=−=−=

∞→ T

A

c

A

T

comv

Rc V

V

I

V

V

Irga短絡回路電流ゲインai　は、

om

i

i

im

ri

oi rg

R

v

vG

i

ia

o

βπ =====0

Intrinsic Gain = - VA/ VT

　バイアス電流に依存しない

　npn, pnp に依存しない

　Si BJT, SiGe HBT, GaAs HBT でも同じ



-

+

-

Ic=100μA

Rc=5kΩ

Vcc

Vin

Voutib

+

(a)増幅回路例

(a)図のエミッタ接地増幅器の入力抵

抗,出力抵抗,電圧ゲインおよび電流

ゲインを求めよう。

Ic=100μμμμA,ββββo=100,rb=0,ro=∞とする。

( )

100

2.19526

100

5

26100

)26(100

==

−≅Ω

−≅−=

Ω==

Ω=≅==

oi

cmv

m

oi

a

kmV

uARga

kRcRo

kuA

mV

grR

β

βπ

例例例例　　　　　　　　題題題題



RL=10kΩ

-

Vs

+

Rc=5kΩ

Vcc

Rs=20kΩ

VBIAS

Vout

+

+ +

--

-

Vs

V1

R

L=10kΩ

Gmv1

r

π=26ｋΩ

Rc=5kΩ

Rs=20kΩ

左図回路の電圧ゲインを計算する。VBIASは直流コレク

タ電流が100μＡとなるように調整するものとする。

( ) ( )

( )( )25.7

510

510

2026

26

260

1

1

1

−≅

Ω+Ω

ΩΩ

Ω+Ω

Ω

Ω−=

+−=−=

+=

kk

kk

kk

k

RRRR

RGRRG

RR

R

s

o

so

is

imomo

is

is

vv

vvv

vv

LL

例例例例　　　　　　　　題題題題



エミッタ帰還エミッタ接地増幅器（１）

-

+

-

RcVcc

Vin Vout+

RE(a)エミッタ帰還エミッタ接地増幅器

+++

-- -

V1

ibRc

ro

gmv1=βoib

io

rπ

+

-

Ve

RE

VoutVin

(b)エミッタ帰還CE増幅器の小信号等価回路


アナログアナログアナログアナログ技術技術技術技術シリーズシリーズシリーズシリーズアナログアナログアナログアナログ集積回路集積回路集積回路集積回路エミッタエミッタエミッタエミッタ抵抗抵抗抵抗抵抗（（（（デジェネレーションデジェネレーションデジェネレーションデジェネレーション抵抗抵抗抵抗抵抗））））をををを有有有有するするするするエミッタエミッタエミッタエミッタ接地接地接地接地アンプアンプアンプアンプ　上図（a）に示す回路は、ＭＯＳの場合と同様、トランスコンダクタンスが低下するが、入出力抵抗が増大する。また、低歪回路として利用される。入力抵抗入力抵抗入力抵抗入力抵抗　上図（ｂ）の小信号等価モデルを使って、キルヒホフの電流則を適用すると、入力抵抗は以下にように解析できる。トランスコンダクタンストランスコンダクタンストランスコンダクタンストランスコンダクタンス

( )

( )

( )

( ) Eoi

Eco

o

co

Eo

b

ii

Ec

o

Ec

c

oo

be

eib

bo

o

coeo

bo

o

coe

E

e

RrR

REroRcro

RRr

Rr

Rri

vR

RR

r

RR

R

r

iv

r

vvi

ir

Rivi

ir

Riv

R

v

1

,,

11

11

11

1

++≅

++

++

++==

++

++=∴

−=

=+

+

+=+

+

β

ββ

β

β

β

π

π

π

入力抵抗はならば≫　≫

( )

REgm

REgm

gmGm

gmro

REroo

gmrooREgm

oro

RE

gmvi

ioGm

r

o

REro

r

o

vive

+

=⋅+

≅

++⋅+

−

==∴

+++

+

⋅=

1

1

1

1

1

1111

1

111

1

なので≫および

≫、≫実際多くの場合 β

β

β

π

βπ

β

とするで、では出力を短絡するの 0== Rcvi

ioGm



+

+

-

-V1 rogmv1rπ

REVt

i1it

出力抵抗解析用回路

エミッタエミッタエミッタエミッタ帰還帰還帰還帰還エミッタエミッタエミッタエミッタ接地増幅器接地増幅器接地増幅器接地増幅器（（（（２２２２））））

Rｃを無視したときのエミッタ帰還CE増幅器の

小信号2ポート等価回路

+

V1

-

Ri

V1Gm

Ro

( )EmRgrRi +≅ 1π

( )Emo RgrRo +≅ 1

+≅

Em

m

Rg

gGm

1


アナログアナログアナログアナログ技術技術技術技術シリーズシリーズシリーズシリーズアナログアナログアナログアナログ集積回路集積回路集積回路集積回路出力抵抗出力抵抗出力抵抗出力抵抗( )

( )

( )

+≅>>

+≅<<

+

+=

+

+=+

+≅

+

++==∴

++=+−=

+=−=

−=

ooo

Emoo

o

Em

Emo

E

Emo

E

Emoo

EmoE

t

to

EmotEtot

Emmttmt

Et

rRogmRE

RgrRogmRE

Rg

Rgr

r

R

Rgr

RrRr

grR

RErgmroREr

RrgrRri

vR

RrgriRririvv

Rrgiivgii

Rriv

ββ

β

β

ππ

π

π

π

ππ

ππ

π

1

1

1

1

1

11

1

1

111

11

1

なら、　

なら、　

なので≪

　　　　　　　でもβoが有限なら

出力抵抗は有限値

∞→ER

出力抵抗が

（１＋ｇｍ・Ｒｅ）倍になる



１．基礎







８．付録　　





コレクタ接地回路（エミッタフォロワ）

-

+

-

io

RL

Vcc

Vs

Vout

ii

+

-VEE

バイアス

Rｓ

(a)コレクタ接地回路構成

入力信号は、ベース

出力信号は、エミッタ

-

V1

RL

Rs

Vi

rπ

ro

+

+

+

-

+

-

-

Vs

Vo

oiigmv β=1

Ri

ii

Ro

io

(b) 小信号等価回路


アナログアナログアナログアナログ技術技術技術技術シリーズシリーズシリーズシリーズアナログアナログアナログアナログ集積回路集積回路集積回路集積回路エミッタフォロアエミッタフォロアエミッタフォロアエミッタフォロア（（（（コレクタコレクタコレクタコレクタ接地接地接地接地アンプアンプアンプアンプ））））　上図（a）（b）に示すコレクタ接地回路は、一般にはエミッタフォロアと呼ばれ、電圧ゲインは１以下だが電力アンプとして使用される。電圧電圧電圧電圧ゲインゲインゲインゲイン　上図（ｂ）の小信号等価モデルを適用すると、ゲインは以下のように解析できる。キルヒホフの電流則より、( )( )

( ) ( )

RLgm

RL

gmRL

gmRL

vs

vo

RLrooRsr

vs

vo

rRsroRLo

roRLo

rRsvs

vo

ro

vo

RL

vo

rRs

vovso

rRs

vovs

+

=+

≅

≈

+

+

++

=∴

=−−

+

−+

+

−

11

,1,

1

//

//11

1

0

のとき、≫≫≫ なら、≫βπ

πβ

β

π

πβ

π



-

RLrπ ro+

+

- VoibβVtit ib

(a)エミッタフォロワの入力抵抗を計算するための回路

エミッタフォロワエミッタフォロワエミッタフォロワエミッタフォロワのののの入出力抵抗入出力抵抗入出力抵抗入出力抵抗

(b)エミッタフォロワの出力抵抗を計算するための回路

V1-

rπ r o+

+

-

1gm v

itRs

Vt


アナログアナログアナログアナログ技術技術技術技術シリーズシリーズシリーズシリーズアナログアナログアナログアナログ集積回路集積回路集積回路集積回路エミッタフォロアエミッタフォロアエミッタフォロアエミッタフォロア（（（（コレクタコレクタコレクタコレクタ接地接地接地接地アンプアンプアンプアンプ））））　上図（a）（b）に入力抵抗および出力抵抗を計算するための等価回路を示す入力抵抗入力抵抗入力抵抗入力抵抗　キルヒホフの電流則より、ib=itと置くと

( )( )

)1

(

1

11

L

oLt

i

oL

toot

o

o

L

o

Rgm

o

rRori

vR

rR

iirivriv

totr

v

R

v

t

t

tt

ii

+⋅≈

++==∴

+

++=+=

+=+

β

β

β

β

π

ππ

　　　　

ベース側からみた抵抗値が、エミッタと

小信号接地点間に接続された微分抵

抗値を(ββββo+1)倍したものにrππππを加えた値に等しい。

( )

( )1

1

1

11

1

1

++≅

++

+

+==∴

+++

+=

+−=

o

Rs

gmRo

o

Rs

gmroo

ro

Rsr

i

vRo

Rsr

rvg

r

v

Rsr

vi

Rsr

rvv

ot

tm

o

tt

t

t

t

β

ββ

β

π

π

π

π

π

π

のとき≫、≫

出力抵抗出力抵抗出力抵抗出力抵抗



１．基礎







８．付録　　





ベース接地回路

RcRcRcRc

+

-

VinVinVinVin

VccVccVccVcc

VoutVoutVoutVout

+

-

典型的ベース接地増幅器

入力信号は、エミッタ

出力信号は、コレクタ



Cμ

Cπ

rb

rμ

rπ ro

gmｖ1

+

-

ｖ1

ベース

エミッタ

コレクタ


(b) 低周波T型モデル

ベースベースベースベース接地回路接地回路接地回路接地回路のののの小信号小信号小信号小信号モデルモデルモデルモデル

- +ｖ1

gmｖ1

C

B

E

re

EC

B

ro, rμ　および電荷蓄積素子を無視している。


T型モデルへの変換(付録参照）

m

o

o

mm

e

gg

rg

rα

βπ

=

+

=

+

=1

1

1

1

1



+++

-- -

Vi

Ve

Rc

gmve

re Vo

ベース接地段の小信号等価回路

ro, rb ,rμ は無視できるものとした。　

ベースベースベースベース接地回路接地回路接地回路接地回路のののの特性解析特性解析特性解析特性解析


アナログアナログアナログアナログ技術技術技術技術シリーズシリーズシリーズシリーズアナログアナログアナログアナログ集積回路集積回路集積回路集積回路ベースベースベースベース接地接地接地接地アンプアンプアンプアンプ上図にro、rb、ｒuを無視した場合の等価回路を示す。（１）　トランスコンダクタンス　Ｇｍは次式のようになる。（２）　入力抵抗　入力抵抗は次式のように、エミッタフォロアの出力抵抗と同じで、かなり小さい。　1/gm を５０Ωにすることにより、同軸ケーブルとの整合がとれ、効率よく増幅できる。（３）　出力抵抗

（４）　開放回路電圧ゲイン（５）　短絡回路電流ゲインmm gG =

erRi =

co RR =

cmomv RgRGa ==

0α=== emimi rgRGa



Rbの影響を考慮した

ベース接地小信号モデル

Vout

io

-

ii

+

+

-

①gmve

Rc

rbVb

-

++

-

Ve

Vin

re


アナログアナログアナログアナログ技術技術技術技術シリーズシリーズシリーズシリーズアナログアナログアナログアナログ集積回路集積回路集積回路集積回路　ｒ　ｒ　ｒ　ｒbをををを考慮考慮考慮考慮したしたしたしたベースベースベースベース接地接地接地接地アンプアンプアンプアンプ　上図にrbを考慮したベース接地アンプの等価回路を示す。（１）　トランスコンダクタンス　

π

πβ

r

r

gG

r

rr

g

v

v

vvv

r

v

r

vvg

v

vg

v

iG

b

mm

bb

o

m

e

i

bei

e

e

b

bem

in

emvo

i

om

+

=∴

+=+=∴

+=

=−+

==

=

1

11

0

0

、キルヒホフの法則より

+=

+=

===

ππ

α

r

r

gr

rr

v

vr

rv

v

i

vRi

b

m

obe

e

ie

e

e

i

i

i

11　　

（２）　入力抵抗



++

-

V1

Rs

Ri

Ri(ideal)

Gmv1

+

-

Vs

ii

ro

Vo

-

RLR

Ro

io

入力信号源

モデル

増幅器モデル負荷モデル

　　　　rorororoのののの影響影響影響影響をををを考慮考慮考慮考慮したしたしたしたベースベースベースベース接地小信号接地小信号接地小信号接地小信号モデルモデルモデルモデル


アナログアナログアナログアナログ技術技術技術技術シリーズシリーズシリーズシリーズアナログアナログアナログアナログ集積回路集積回路集積回路集積回路　ｒ　ｒ　ｒ　ｒoをををを考慮考慮考慮考慮したしたしたしたベースベースベースベース接地接地接地接地アンプアンプアンプアンプ　上図にroを考慮したベース接地アンプの等価回路を示す。ここで、R = Rdである。（１）　入力抵抗　キルヒホフの電流則を使うと　

( ))(

)(

)(

1

11

1

111

ideali

Lo

L

Lo

t

t

oL

o

oidealit

t

tmo

to

L

o

o

ot

ideali

t

t

R

RRrRRGm

RRr

i

vRi

rRR

rGm

rRv

i

vGr

vv

RR

v

r

vv

R

vi

++−

+==∴

+

+−+=∴

⋅=+

+=

−

−

RcRg

rR

gmGm

m

oeideali

=

==

=α

)(

( )

( )( )

( )

( ) ( )e

om

L

eom

L

m

om

om

Lo

Lo

oLm

Lo

omLm

Lo

rrg

RRcor

rg

RRco

g

oRi

org

o

rg

RRcrRi

RRcro

roRRco

g

RRcr

o

rg

o

RRcg

RRcr

t

tRi

iv

≈+=+

+

+

+

+++

+=

++

+==∴

ααα

α

α

β

ββ

αβ

≒

のときは≫

≒

のときは≫

1

1

11

1

ベース接地アンプでは


アナログアナログアナログアナログ技術技術技術技術シリーズシリーズシリーズシリーズアナログアナログアナログアナログ集積回路集積回路集積回路集積回路（２）　出力抵抗　出力抵抗は、次のステップで計算する。１の結果と並列接続とＳＴＥＰ２：の場合を計算ＳＴＥＰ１：である。のときの

stepR

R

o

oRos

ivv

∞→

== 0

−+

++

=

=

GmidealRiRs

roidealRiRsro

Rit

vtRRo

)(

11

1

)(

11

したがって、

キルヒホフの電流則から

m

ideali

oideali

o

t

t

oideali

o

m

oo

o

t

ideali

o

tm

GRRs

rRRsr

i

v

rRRs

rG

rrt

t

r

vv

R

v

Rs

v

r

vvvGt

vi

i

−+

++

=∴

++

+−=∴

=++

+−=

−

−

)(

)(

)(

)(

11

111

111

1

11

0111

1

1

ベース接地アンプではmg

rR

gmGm

oeideali

α==

=

)(

+

++

=

π

α

r

Rs

rgRsr

RRoo

omo

1

1

≅⇒

++≅⇒

+=⇒∞→

=⇒

Rsrg

RRoogmRsogmro

rgRsrRRorRs

rrg

RRoRs

rRRoRs

o

om

o

omo

o

om

o

ααα

απ

απ

　のとき　≫で≫

　のとき　≪

　　入力が理想電流源　

　　　＝入力が理想電圧源　

1

1

0



エミッタ接地とベース接地の比較

入力抵抗

エミッタ接地ベース接地

電流ゲイン

+

=

o

m

e

g

r

β

11

1

m

o

g

β ベース接地の方

が(βo+1）の割

合だけ小さい

oβo

oemrg

β

β

+=

1

ベース接地の方

が(βo+1）の割

合だけ小さい



１．基礎







８．付録　　





ro

S D

gmVgs

gmbVbs

(a)低周波ハイブリッドπ型モデル


T型モデルへの変換



DS

ro

(gm+gmb)Vsg

(b)2つの制御電流源をまとめる。



DS

ro

G

(gm+gmb)Vsg (gm+gmb)Vsg

（ｃ）　まとめた電流源を2つに変換する。



+

-

DS

ro

(gm+gmb)Vsg

G

Vsg

gmbgm +

1

(d)ソースとゲートの間の電流源を抵抗に変換する。



+++

-- -

Vi RD

Vogmbgm +

1

(gm+gmb)Vsg

Vsg

rorororo→∞→∞→∞→∞としたときのとしたときのとしたときのとしたときのゲートゲートゲートゲート接地増幅段接地増幅段接地増幅段接地増幅段のののの小信号等価回路小信号等価回路小信号等価回路小信号等価回路

•トランスコンダクタンスGm

•入力抵抗Ri

mbmm ggG +=

mbm ggRi

+=

1



１．基礎







８．付録　　





Cμ

Cπ

rb

rμ

rπ ro

gmｖ1

+

-

ｖ1

ベース

エミッタ

コレクタ


ベースベースベースベース接地回路接地回路接地回路接地回路のののの小信号小信号小信号小信号モデルモデルモデルモデル



-

+

rπ

gmｖ1

gmｖ1ｖ1

rb

Cπ

Cμ

rμ

ro

ベースコレクタ

エミッタ

(b)コレクタ電流源gmを2つの直列電流源に変換し、

中間点をベースに接続する。

この変換はベース電流に依存しない。



+

-

gmｖ1

Cπ

Cμ

エミッタ

コレクタ

ベース

rμ

re

ro

rb

ｖ1

(c)ベースとエミッタ間の電流源を1/gm値の抵抗に変換する。



EC

B

- +ｖ1

gmｖ1

C

B

E

re

(d)低周波用T型モデル．

ro, rμ　および電荷蓄積素子を無視している。

m

o

o

mm

e

gg

rg

rα

βπ

=

+

=

+

=1

1

1

1

1



演習２ー１

　以下のＮＭＯＳソース接地回路において、Id=1mA, ゲイン＝20dBになるようにバイア

ス電圧ＶＧＳおよびＲｄを設計しなさい。

ただし、電源電圧=3.3V, W/L=100um/0.5um, k’(=μCox)=160uA/V^2, Vth=0.6V, チャ

ネル長変調効果は無視。

　また、Rd, ＶＧＳをそのままにして、W/L=200um/0.5umにするとゲインはいくらになる

でしょう。

～

＋

－

＋

－

VDC

3.3V

Rd

ＶＧＳ

Ｉｄ



演習２ー１解説　以下のＮＭＯＳソース接地回路において、Id=1mA, ゲイン＝20dBになるようにバイアス電圧ＶＧＳ

およびＲｄを設計しなさい。ただし、電源電圧=3.3V, W/L=100um/0.5um, k’(=μCox)=160uA/V^2,

Vth=0.6V, チャネル長変調効果は無視。

　また、Rd, ＶＧＳをそのままにして、W/L=200um/0.5umにするとゲインはいくらになるでしょう。

～

＋

－

＋

－

VDC

3.3V

Rd

ＶＧＳ

Ｉｄ

Ω==

==−

=

=∴

=×

×=−

−=

kRRg

mSm

VV

Ig

VV

mVV

VVL

WkI

ddm

THGS

dm

GS

THGS

THGSd

25.110

825.0

22

85.0

16

1

200160

12)(

)('2

1

2

2

　より、　

　より、

µ

dBRg

mSm

VV

Ig

mAI

L

W

dm

THGS

dm

d

262025.116

1625.0

42

2

4005.0

200

==×=∴

==−

=

=

==

倍

　にすると、

Download - アナログ集積回路 基本回路（1） - Gunma University...Id-Vds 特性上の動作点の動き I V¡ V V V ΔVin ΔVout Vout =Vdd −Rd Id Vdd Vdd/Rd Rd: 大 Gunma University

Top Related

Download - アナログ集積回路基本回路（1） - Gunma University...Id-Vds 特性上の動作点の動き I V¡ V V V ΔVin ΔVout Vout =Vdd −Rd Id Vdd Vdd/Rd Rd: 大 Gunma University